KR20150022755A - 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 - Google Patents

저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 Download PDF

Info

Publication number
KR20150022755A
KR20150022755A KR20147030614A KR20147030614A KR20150022755A KR 20150022755 A KR20150022755 A KR 20150022755A KR 20147030614 A KR20147030614 A KR 20147030614A KR 20147030614 A KR20147030614 A KR 20147030614A KR 20150022755 A KR20150022755 A KR 20150022755A
Authority
KR
South Korea
Prior art keywords
hard mask
aluminum nitride
oxygen
containing gas
sputtering
Prior art date
Application number
KR20147030614A
Other languages
English (en)
Other versions
KR102073414B1 (ko
Inventor
용 카오
카즈야 다이토
라주쿠마 자카라주
시안민 탕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150022755A publication Critical patent/KR20150022755A/ko
Application granted granted Critical
Publication of KR102073414B1 publication Critical patent/KR102073414B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본원 발명은 일반적으로 도핑된 알루미늄 질화물 하드마스크 및 도핑된 알루미늄 질화물 하드마스크의 제조 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성할 때, 산소와 같은 소량의 도펀트를 첨가하는 것에 의해서, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해서, 하드마스크의 입자 크기가 도핑되지 않은 알루미늄 질화물 하드마스크에 대비하여 감소된다. 감소된 입자 크기는 하드마스크 내의 보다 매끄러운(smoother) 피쳐들을 유도하고, 이는 하드마스크를 이용할 때 하부 층의 보다 정밀한 에칭을 유도한다.

Description

낮은 에칭 레이트의 하드마스크 필름을 위한 산소 도핑된 ＰＶＤ ＡＬＮ 필름{PVD ALN FILM WITH OXYGEN DOPING FOR A LOW ETCH RATE HARDMASK FILM}
본원 발명은 일반적으로 도핑된 알루미늄 질화물 하드마스크 및 도핑된 알루미늄 질화물 하드마스크의 제조 방법에 관한 것이다.
반도체 디바이스들의 크기가 지속적으로 축소됨에 따라, 그러한 작은 디바이스들을 형성하는데 필요한 정밀도가 증가된다. 반도체 칩뿐만 아니라, 부가적으로, 전기적 인터커넥트들을 형성하는 개별적인 피쳐들(features)의 크기를 축소하는 것이 점점 더 어려워지기 시작하였다.
반도체 칩을 제조하기 위해서 실시되는 많은 프로세스들이 있다. 패터닝은 그러한 프로세스들 중 하나이다. 패터닝 프로세스에서, 하드마스크와 같은 마스크가 패터닝하고자 하는 하나 또는 둘 이상의 층들 위에 형성된다. 그 후에, 하드마스크를 이용하여, 하부 층 또는 층들이 에칭제에 노출되며, 그에 따라 노출된 재료(즉, 하드마스크 또는 포토마스크로 커버되지 않은 재료)가 제거되고 하드마스크의 패턴이 하부 층 또는 층들로 전사된다.
이상적인 에칭 프로세스에서, 노출된 재료가 에칭되는 한편, 하드마스크는 에칭되지 않는다. 다시 말해서, 하드마스크는 이상적으로 에칭제에 대해서 불활성적이고, 그러한 에칭제는 액체 에칭제 또는 기체 에칭제의 형태를 취할 수 있을 것이다. 만약 하드마스크가 에칭제에 대해서 불활성적이라면, 하드마스크의 피쳐들이 하부 층 또는 층들로 매우 양호하게 전사될 수 있을 것이다.
당연하게, 화학적으로 불활성인 하드마스크의 제조는 현실적(practical)이지 않다. 그에 따라 하드마스크의 일부 에칭이 예상된다. 하드마스크가 에칭됨에 따라, 패턴 전사의 정확성이 손상된다.
그에 따라, 하드마스크로부터 하부 층으로 패턴을 전사하기 위해서 이용되는 에칭 프로세스에 대해서 화학적으로 보다 불활성적인 하드마스크가 당업계에서 요구되고 있다.
본원 발명은 일반적으로 도핑된 알루미늄 질화물 하드마스크 및 도핑된 알루미늄 질화물 하드마스크의 제조 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성할 때, 산소와 같은 소량의 도펀트를 첨가하는 것에 의해서, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해서, 하드마스크의 입자(grain) 크기가 도핑되지 않은 알루미늄 질화물 하드마스크에 대비하여 감소된다. 감소된 입자 크기는 하드마스크 내의 보다 매끄러운(smoother) 피쳐들을 유도하고, 이는 하드마스크를 이용할 때 하부 층의 보다 정밀한 에칭을 유도한다.
하나의 실시예에서, 하드마스크가 알루미늄 질화물 및 도펀트를 포함한다. 다른 실시예에서, 하드마스크를 제조하는 방법은 산소 도핑된 알루미늄 질화물 재료를 형성하기 위해서 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 포함하는 대기에서 알루미늄 타겟을 스퍼터링하는 단계를 포함하고, 상기 질소 함유 가스의 양이 상기 산소 함유 가스의 양의 2배 초과이다. 상기 방법은 하드마스크를 형성하기 위해서 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 부가적으로 포함한다.
다른 실시예에서, 하드마스크를 제조하는 방법은 산소 도핑된 알루미늄 질화물 재료를 형성하기 위해서 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 포함하는 대기에서 알루미늄 질화물 타겟을 스퍼터링하는 단계를 포함하고, 상기 질소 함유 가스의 양이 상기 산소 함유 가스의 양의 2배 초과이다. 상기 방법은 하드마스크를 형성하기 위해서 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 부가적으로 포함한다.
본원 발명의 전술한 특징들이 구체적으로 이해될 수 있도록, 앞서서 간략히 요약된 발명의 보다 특별한 설명이, 일부가 첨부 도면들에 도시된 실시예들을 참조하여 이루어질 수 있을 것이다. 그러나, 발명이 다른 균등하게 효과적인 실시예들에 대해서도 인정될 수 있기 때문에, 첨부 도면들이 본원 발명의 단지 전형적인 실시예들을 도시한 것이고 그에 따라 발명의 범위를 제한하는 것으로 간주되지 않는다는 것을 주목하여야 할 것이다.
도 1은 일 실시예에 따른 물리 기상 증착(PVD) 장치의 개략적인 횡단면도이다.
도 2는 층 위에 형성된 하드마스크의 개략적인 횡단면도이다.
도 3a 및 3b는 각각 도핑되지 않은 알루미늄 질화물 필름 및 산소 도핑된 알루미늄 질화물 필름에 대한 입자 구조를 도시한다.
이해를 돕기 위해서, 가능한 경우에, 도면들에서 공통되는 동일한 요소들을 나타내기 위해서 동일한 참조 번호들을 사용하였다. 구체적인 언급이 없이도, 일 실시예에서 개시된 요소들이 다른 실시예들에서 유리하게 이용될 수 있다는 것을 이해할 수 있을 것이다.
본원 발명은 일반적으로 도핑된 알루미늄 질화물 하드마스크 및 도핑된 알루미늄 질화물 하드마스크의 제조 방법에 관한 것이다. 알루미늄 질화물 하드마스크를 형성할 때, 산소와 같은 소량의 도펀트를 첨가하는 것에 의해서, 하드마스크의 습식 에칭 레이트가 상당히 감소될 수 있다. 부가적으로, 도펀트의 존재로 인해서, 하드마스크의 입자 크기가 도핑되지 않은 알루미늄 질화물 하드마스크에 대비하여 감소된다. 감소된 입자 크기는 하드마스크 내에서 보다 매끄러운 피쳐들을 유도하고, 이는 하드마스크를 이용할 때 하부 층의 보다 정밀한 에칭을 유도한다.
도 1은 일 실시예에 따른 PVD 장치(100)의 개략적인 횡단면도를 도시한다. 장치(100)는 챔버 본체(102)를 포함한다. 가스가 가스 공급원(104)으로부터 챔버 본체(102)로 전달된다. 스퍼터링 타겟(108)이 기판(114)에 대향하여 챔버 본체(102) 내에 배치된다. 스퍼터링 타겟(108)이 백킹 플레이트(backing plate)(106)에 본딩된다. 바이어스가 전원(110)으로부터 백킹 플레이트(106)로 인가된다. 기판(114)이 기판 지지부(112) 상에 배치된다. 기판 지지부(112)가 전원(116)에 의해서 바이어스될 수 있을 것이다. 기판 지지부(112)가 전기적으로 플로팅(floating)될 수 있을 것이고 또는 접지에 직접적으로 커플링될 수 있을 것이다. 전원(110)이 DC 전원, 펄스형 DC 전원, AC 전원 또는 RF 전원을 포함할 수 있을 것이다. 백킹 플레이트(106)는 전기 전도적이다.
전술한 바와 같이, 여기에서 개시된 실시예들은 하드마스크 및 하드마스크 형성 방법에 관한 것이다. 도 2는 층(202) 위에 형성된 하드마스크(204)의 개략적인 횡단면도이다. 피쳐(206)가 내부에 형성되어 층(202)의 부분(208)을 노출시키도록, 하드마스크(204)가 패터닝되었다. 일 실시예에서, 층(202)이 텅스텐을 포함할 수 있을 것이다. 다른 실시예에서, 층(202)이 폴리실리콘을 포함할 수 있을 것이다. 하드마스크(204)는 도핑된 알루미늄 질화물을 포함한다. 도펀트는 산소, 실리콘, 불소, 탄소, 및 그 조합들로 이루어진 그룹으로부터 선택된 하나 또는 둘 이상의 도펀트들을 포함할 수 있을 것이다. 하드마스크(204)는 25 원자 퍼센트까지의 양으로 도펀트를 포함할 수 있을 것이다.
도펀트는 몇 가지 장점들을 가진다. 도펀트가 산소일 때, 산소는 하드마스크(204)의 응력을 제어할 수 있다. 도펀트로서 산소가 존재하지 않을 때, 도핑되지 않은 알루미늄 질화물 하드마스크는 약 400 MPa의 인장 응력을 가질 수 있을 것이다. 그러나, 산소는 응력을 매우 낮은 인장 응력 또는 심지어 압축 응력으로 상당히 감소시킬 수 있다. 하나의 실시예에서, 응력 레벨이 약 0이 되고, 그에 따라 하드마스크(204) 내에 응력이 실질적으로 존재하지 않는다. 하드마스크(204)의 응력은 모든 하부 층들의 잔류 응력을 보상한다. 그에 따라, 하드마스크(204)가 상부에 배치되는 구조물의 응력을 보상하도록 하드마스크(204)의 응력이 튜닝될(tuned) 수 있을 것이다.
부가적으로, 산소 도펀트는 결과적인 하드마스크(204)의 입자 크기를 감소시킨다. 구체적으로, 산소 도핑된 알루미늄 질화물 하드마스크의 입자 크기는 도핑되지 않은 알루미늄 질화물 하드마스크에 대비하여 더 작은 입자 크기를 가진다. 도핑되지 않은 알루미늄 질화물 하드마스크는 XRD 분석으로 측정할 때 [0002] 피크를 가진다. 그러나, 산소 도핑된 알루미늄 질화물 하드마스크는, 여전히 [0002] 피크를 가지면서, 도핑되지 않은 알루미늄 질화물 하드마스크 [0002] 피크의 높이의 약 1/10인 [0002] 피크를 가진다. 부가적으로, 산소 도핑된 알루미늄 질화물 하드마스크의 밀도는 도핑되지 않은 알루미늄 질화물 하드마스크의 밀도 보다 낮다.
산소 도펀트의 존재로 인해서, 결과적인 하드마스크가 (도핑되지 않은 알루미늄 질화물 하드마스크에 대비할 때) 더 작은 입자 크기들을 가지고, 이는 보다 매끄러운 피쳐들(206)을 유도하고, 그에 따라 이는 하부 층(202)을 에칭하기 위한 패터닝 프로세스 중에 보다 날카롭고 보다 직선적인 하부 층(202)의 에칭을 유도한다. 부가적으로, 산소 도핑된 알루미늄 질화물 하드마스크가, 도핑되지 않은 알루미늄 질화물 하드마스크들에 대비하여, 상당히 더 느린 에칭 레이트를 가진다. 구체적으로, 산소 도핑된 알루미늄 질화물 하드마스크는 희석된 HF 용액(100:1) 내에서 분당 약 4 옹스트롬의 습식 에칭 레이트를 가지는 한편, 도핑되지 않은 알루미늄 질화물 하드마스크는 분당 약 18 옹스트롬의 습식 에칭 레이트를 가진다. 그에 따라, 일 실시예에서, 전술한 바와 같이, 산소와 같은 도펀트를 첨가하는 것에 의해서 완전하게 불활성적인 하드마스크가 형성되지는 않으나, 산소와 같은 도펀트를 이용하는 것에 의해서 훨씬 더 에칭 내성적인 하드마스크가 형성된다. 더 에칭 내성적인 하드마스크로 인해서, 산소 도핑된 알루미늄 질화물 하드마스크는 에칭 프로세스 중에도 (도핑되지 않은 알루미늄 질화물 하드마스크 보다 더 양호하게) 그 구조를 유지하고, 그에 따라 하부 층(202) 내에서 보다 양호하게 형성된 피쳐들을 유도한다.
산소 도핑된 알루미늄 질화물 하드마스크를 형성하는데 있어서, 알루미늄-산소 결합들이 거의 형성되지 않거나 형성되지 않는, 그러한 적은 양의 산소가 이용된다. 하드마스크(204)는, 층(202)을 그 위에 포함하는 기판(114)에 대향하여 알루미늄 타겟(108)을 제공하는 것에 의해서 형성될 수 있을 것이다. 불활성 가스, 질소 함유 가스, 및 산소 함유 가스 모두가 가스 공급원(104)으로부터 챔버 본체(102)로 도입된다. 전기 바이어스가 전원(110)으로부터 백킹 플레이트(106)로 인가되는 한편, 기판(114)이 기판 지지부(112) 상에 전기적으로 접지된다. 전원(110)은 DC 전기 바이어스를 스퍼터링 타겟(108)으로 인가하여 챔버 본체 내에서 플라즈마를 생성하고 타겟(108)으로부터 알루미늄 원자들을 사출시킨다(eject). 알루미늄 원자들이 질소와 반응하여 알루미늄 질화물을 형성한다. 산소는 알루미늄과 반응하지 않고 그에 따라 기판(114) 상에 형성된 알루미늄 질화물 층을 도핑한다. 일 실시예에서, 타겟(108)이 알루미늄 질화물을 포함할 수 있는 한편, 전원(110)이 RF 전원을 포함한다. 일 실시예에서, 스퍼터링 타겟이 포이즌드(poisoned) 모드에서 동작할 수 있을 것이고, 그에 의해서 타겟이 알루미늄을 포함하나, 알루미늄 질화물 필름이 타겟의 노출된 표면 상에 형성된다. 그에 따라, 스퍼터링 프로세스의 시작에서, 알루미늄 질화물이 스퍼터링 타겟으로부터 스퍼터링된다.
일 실시예에서, 질소 함유 가스가 N2 를 포함하고 산소 함유 가스는 O2 를 포함한다. 불활성 가스가 아르곤을 포함할 수 있을 것이다. 불활성 가스 대 질소 함유 가스의 비율이 약 1:1 내지 약 1:20일 수 있을 것이다. 일 실시예에서, 불활성 가스 대 질소 함유 가스의 비율이 약 1:5 일 수 있을 것이다. 질소 함유 가스 대 산소 함유 가스의 비율이 2:1 초과이고 약 100:1 내지 약 20:1일 수 있을 것이다. 일 실시예에서, 질소 함유 가스 대 산소 함유 가스의 비율이 약 50:3일 수 있을 것이다.
일단 증착되면, 산소 도핑된 하드마스크가 약 25 원자 퍼센트까지의 산소 함량을 가질 수 있을 것이다. 일 실시예에서, 산소 함량이 약 10 원자 퍼센트까지일 수 있을 것이다. 챔버 본체(102)는 약 1 mTorr 내지 약 100 mTorr의 챔버 압력 및 약 25 ℃ 내지 약 500 ℃의 기판 지지부(112) 온도에서 유지될 수 있을 것이다. 약 1 kW 내지 약 20 kW 사이의 파워가 전원(110)으로부터 스퍼터링 타겟(108)으로 공급될 수 있을 것이다. 결과적인 도핑된 알루미늄 질화물 하드마스크가 다결정질이 된다. 도 3a 및 3b는 각각 도핑되지 않은 알루미늄 질화물 필름 및 산소 도핑된 알루미늄 질화물 필름에 대한 입자 구조를 도시한다. 도 3b에 도시된 바와 같이, 입자 크기가 상당히 감소된다.
산소와 같은 도펀트를 이용하는 것에 의해서, 도핑되지 않은 알루미늄 질화물 하드마스크에 대비하여 느린 에칭 레이트를 가지는 알루미늄 질화물 하드마스크가 제조될 수 있을 것이다. 부가적으로, 도핑된 알루미늄 질화물 하드마스크가 작은 입자 크기를 가지고, 그에 따라 패터닝될 때 더 매끄러운 표면을 가진다. 그에 따라, 도핑된 알루미늄 질화물 하드마스크는, 화학적으로 불활성적은 아니지만, 패터닝 프로세스 중에 하부의 층들 내에 보다 양호한, 보다 구체화된(detailed) 피쳐들이 형성되게 할 수 있을 것이다.
전술한 내용들이 본원 발명의 실시예들에 관한 것이지만, 발명의 다른 그리고 추가적인 실시예들이 발명의 기본적인 범위로부터 벗어나지 않고도 안출될 수 있을 것이고, 발명의 범위는 이하의 청구항들에 의해서 결정된다.

Claims (15)

  1. 하드마스크로서:
    알루미늄 질화물 및 도펀트를 포함하는, 하드마스크.
  2. 제 1 항에 있어서,
    상기 도펀트는 산소, 실리콘, 불소, 탄소, 및 그 조합들로 이루어진 그룹으로부터 선택되는, 하드마스크.
  3. 제 2 항에 있어서,
    상기 도펀트가 산소를 포함하는, 하드마스크.
  4. 제 3 항에 있어서,
    상기 산소가 25 원자 퍼센트까지의 양으로 존재하는, 하드마스크.
  5. 제 4 항에 있어서,
    상기 하드마스크는 도핑되지 않은 알루미늄 질화물 하드마스크의 하드마스크에 대한 [0002] 피크 보다 작은 [0002] 피크를 가지는, 하드마스크.
  6. 제 5 항에 있어서,
    상기 하드마스크는 도핑되지 않은 알루미늄 질화물 하드마스크의 입자 크기 보다 작은 입자 크기를 가지고, 상기 도핑된 알루미늄 질화물 하드마스크의 [0002] 피크는 도핑되지 않은 알루미늄 질화물 하드마스크의 [0002] 피크의 크기의 약 1/10인, 하드마스크.
  7. 제 1 항에 있어서,
    상기 하드마스크가 약 -5 MPa 내지 약 5 MPa의 응력을 가지는, 하드마스크.
  8. 하드마스크 제조 방법으로서:
    산소 도핑된 알루미늄 질화물 재료를 증착하기 위해서 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 포함하는 대기에서 알루미늄 타겟을 스퍼터링하는 단계로서, 상기 질소 함유 가스의 양이 상기 산소 함유 가스의 양의 2배보다 더 많은, 스퍼터링 하는 단계; 및
    하드마스크를 형성하기 위해서 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 질소 함유 가스가 N2 를 포함하는, 방법.
  10. 제 9 항에 있어서,
    상기 산소 함유 가스가 O2 를 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 불활성 가스 대 N2 의 비율이 약 1:1 내지 약 1:20이고, N2 대 O2 의 비율이 약 100:1 내지 약 20:1인, 방법.
  12. 제 8 항에 있어서,
    상기 스퍼터링하는 단계가 약 25 ℃ 내지 약 500 ℃의 온도에서 이루어지고, 상기 스퍼터링 하는 단계가 약 1 mTorr 내지 약 100 mTorr의 챔버 압력에서 이루어지는, 방법.
  13. 제 8 항에 있어서,
    상기 스퍼터링하는 단계가 DC 스퍼터링하는 단계 또는 펄스형 DC 스퍼터링하는 단계인, 방법.
  14. 하드마스크를 제조하는 방법으로서:
    산소 도핑된 알루미늄 질화물 재료를 형성하기 위해서 불활성 가스, 질소 함유 가스, 및 산소 함유 가스를 포함하는 대기에서 알루미늄 질화물 타겟을 스퍼터링하는 단계로서, 상기 질소 함유 가스의 양이 상기 산소 함유 가스의 양의 2배보다 더 많은, 스퍼터링하는 단계; 및
    하드마스크를 형성하기 위해서 산소 도핑된 알루미늄 질화물 재료를 패터닝하는 단계를 포함하는, 방법.
  15. 제 14 항에 있어서,
    상기 스퍼터링하는 단계가 RF 스퍼터링하는 단계인, 방법.
KR1020147030614A 2012-04-24 2013-04-18 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막 KR102073414B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261637804P 2012-04-24 2012-04-24
US61/637,804 2012-04-24
PCT/US2013/037245 WO2013163004A1 (en) 2012-04-24 2013-04-18 Pvd aln film with oxygen doping for a low etch rate hardmask film

Publications (2)

Publication Number Publication Date
KR20150022755A true KR20150022755A (ko) 2015-03-04
KR102073414B1 KR102073414B1 (ko) 2020-02-04

Family

ID=49483772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147030614A KR102073414B1 (ko) 2012-04-24 2013-04-18 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막

Country Status (7)

Country Link
US (1) US9162930B2 (ko)
EP (1) EP2842158A4 (ko)
JP (1) JP6272830B2 (ko)
KR (1) KR102073414B1 (ko)
CN (1) CN104170068B (ko)
TW (1) TWI575605B (ko)
WO (1) WO2013163004A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076239A1 (ja) * 2014-11-12 2016-05-19 シャープ株式会社 型の製造方法
US11410937B2 (en) 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
US12002773B2 (en) 2021-03-03 2024-06-04 Raytheon Company Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device
US11894477B2 (en) 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
CN115377400B (zh) * 2022-10-26 2022-12-27 星恒电源股份有限公司 钠离子电池正极材料及其制备方法、正极极片和钠离子电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
KR100636796B1 (ko) * 2005-08-12 2006-10-20 한양대학교 산학협력단 반도체 소자 및 그 제조방법
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
GB0116688D0 (en) * 2001-07-07 2001-08-29 Trikon Holdings Ltd Method of depositing aluminium nitride
JP4024510B2 (ja) * 2001-10-10 2007-12-19 株式会社半導体エネルギー研究所 記録媒体、および基材
KR100532446B1 (ko) * 2003-07-10 2005-11-30 삼성전자주식회사 반도체 소자의 금속배선층 형성방법
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
US6576482B1 (en) * 2002-05-07 2003-06-10 Texas Instruments Incorporated One step deposition process for the top electrode and hardmask in a ferroelectric memory cell
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US6927651B2 (en) * 2003-05-12 2005-08-09 Agilent Technologies, Inc. Acoustic resonator devices having multiple resonant frequencies and methods of making the same
JP3888386B2 (ja) * 2003-08-29 2007-02-28 日本電気株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
TW200839874A (en) * 2007-03-16 2008-10-01 Au Optronics Corp Manufacturing method for low leakage aluminum nitride dielectric layer
JP4997448B2 (ja) * 2007-12-21 2012-08-08 独立行政法人産業技術総合研究所 窒化物半導体の製造方法および窒化物半導体デバイス
GB0805328D0 (en) * 2008-03-25 2008-04-30 Aviza Technologies Ltd Deposition of an amorphous layer
JP5676429B2 (ja) * 2008-04-21 2015-02-25 ハネウェル・インターナショナル・インコーポレーテッド Ｄｃマグネトロンスパッタリングシステムの設計および使用
JP2011044493A (ja) * 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102263175A (zh) * 2010-05-26 2011-11-30 北京北方微电子基地设备工艺研究中心有限责任公司 Led衬底及其制备方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101925159B1 (ko) 2010-08-06 2018-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8467232B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646296B1 (ko) * 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
KR100636796B1 (ko) * 2005-08-12 2006-10-20 한양대학교 산학협력단 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2015515552A (ja) 2015-05-28
WO2013163004A1 (en) 2013-10-31
CN104170068A (zh) 2014-11-26
EP2842158A1 (en) 2015-03-04
CN104170068B (zh) 2019-05-10
JP6272830B2 (ja) 2018-01-31
KR102073414B1 (ko) 2020-02-04
US20130296158A1 (en) 2013-11-07
TWI575605B (zh) 2017-03-21
US9162930B2 (en) 2015-10-20
EP2842158A4 (en) 2015-12-02
TW201351503A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
US7364956B2 (en) Method for manufacturing semiconductor devices
KR102073414B1 (ko) 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 ｐｖｄ ａｌｎ 막
US9570317B2 (en) Microelectronic method for etching a layer
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
US7723221B2 (en) Stacked film patterning method and gate electrode forming method
US7056830B2 (en) Method for plasma etching a dielectric layer
US9780000B2 (en) Method for forming spacers for a transitor gate
WO2019212592A1 (en) Pulsed plasma (dc/rf) deposition of high quality c films for patterning
KR20210011945A (ko) 박막의 응력을 완화시키기 위한 인-시튜 고전력 주입
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
EP1232522A2 (en) Method of etching carbon-containing silicon oxide films
TWI404140B (zh) 乾蝕刻方法
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
CN102041508B (zh) 刻蚀沟槽的方法
US20190080925A1 (en) Selective oxide etching method for self-aligned multiple patterning
US11164752B2 (en) Method of etching a dielectric layer
EP1160849A2 (en) Method of anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
US20070128553A1 (en) Method for forming feature definitions
US7091081B2 (en) Method for patterning a semiconductor region
US10134601B2 (en) Zinc oxide-based mask for selective reactive ion etching
JP2001196355A (ja) 半導体装置の製造方法
US20240112919A1 (en) Low-Temperature Etch
US20220270888A1 (en) Method for etching a three-dimensional dielectric layer
US20220044926A1 (en) Deposition of low-stress carbon-containing layers
US20130122703A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant