JP2015515552A - 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜 - Google Patents

低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜 Download PDF

Info

Publication number
JP2015515552A
JP2015515552A JP2015509033A JP2015509033A JP2015515552A JP 2015515552 A JP2015515552 A JP 2015515552A JP 2015509033 A JP2015509033 A JP 2015509033A JP 2015509033 A JP2015509033 A JP 2015509033A JP 2015515552 A JP2015515552 A JP 2015515552A
Authority
JP
Japan
Prior art keywords
hard mask
aluminum nitride
oxygen
containing gas
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015509033A
Other languages
English (en)
Other versions
JP6272830B2 (ja
Inventor
ヨン カオ
ヨン カオ
和也 大東
和也 大東
ラジュクマール ジャクカラジュ
ラジュクマール ジャクカラジュ
シャンミン タン
シャンミン タン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015515552A publication Critical patent/JP2015515552A/ja
Application granted granted Critical
Publication of JP6272830B2 publication Critical patent/JP6272830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Structural Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、概して、ドープされた窒化アルミニウムのハードマスク、およびドープされた窒化アルミニウムのハードマスクを作製する方法に関する。窒化アルミニウムのハードマスクを形成するとき、酸素などの少量のドーパントを添加することによって、ハードマスクの湿式エッチング速度を著しく低減させることができる。さらに、ドープされていない窒化アルミニウムのハードマスクと比較すると、ドーパントの存在のため、ハードマスクの粒径が低減される。粒径が低減されることで、ハードマスク内の特徴がより平滑になり、このハードマスクを利用すると、下層がより精密にエッチングされる。

Description

本発明の実施形態は、一般に、ドープされた窒化アルミニウムのハードマスク、およびドープされた窒化アルミニウムのハードマスクを作製する方法に関する。
半導体デバイスの寸法が引き続き縮小するにつれて、そのような小さいデバイスを形成するために必要とされる精密さも増大している。半導体チップだけでなく、さらに電気相互接続を形成する個々の特徴の寸法を縮小することは、ますます困難になってきた。
半導体チップを製造するには、多数のプロセスが実行される。パターニングは、それらのプロセスの１つである。パターニングプロセスでは、パターニングすべき１つまたは複数の層の上に、ハードマスクなどのマスクが形成される。その後、このハードマスクを利用して、１つまたは複数の下層がエッチング剤に露出され、その結果、露出された材料（すなわち、ハードマスクまたはフォトマスクによって覆われていない材料）が除去され、ハードマスクのパターンが１つまたは複数の下層に転写される。
理想的なエッチングプロセスでは、露出された材料はエッチングされるが、ハードマスクはエッチングされない。言い換えれば、ハードマスクは、エッチング剤に対して理論上は不活性である。エッチング剤は、液体のエッチング剤または気体のエッチング剤の形態をとることができる。ハードマスクがエッチング剤に対して不活性である場合、ハードマスクの特徴は、１つまたは複数の下層に非常にうまく転写することができる。
しかし当然ながら、化学的に不活性のハードマスクを実際に製造することはできない。したがって、ハードマスクはある程度エッチングされることが予期される。ハードマスクがエッチングされると、パターン転写の精密さは損なわれる。
したがって、ハードマスクからのパターンを下層に転写するために利用されるエッチングプロセスに対して化学的により不活性のハードマスクが、当技術分野で必要とされている。
本発明は、概して、ドープされた窒化アルミニウムのハードマスク、およびドープされた窒化アルミニウムのハードマスクを作製する方法に関する。窒化アルミニウムのハードマスクを形成するとき、酸素などの少量のドーパントを添加することによって、ハードマスクの湿式エッチング速度を著しく低減させることができる。さらに、ドープされていない窒化アルミニウムのハードマスクと比較すると、ドーパントの存在のため、ハードマスクの粒径が低減される。粒径が低減されることで、ハードマスク内の特徴がより平滑になり、このハードマスクを利用すると、下層がより精密にエッチングされる。
一実施形態では、ハードマスクは、窒化アルミニウムおよびドーパントを含む。別の実施形態では、ハードマスクを作製する方法は、不活性ガス、窒素含有ガス、および酸素含有ガスを含有する雰囲気中でアルミニウムターゲットをスパッタリングして、酸素でドープされた窒化アルミニウム材料を形成するステップを含み、窒素含有ガスの量は、酸素含有ガスの量の２倍より大きい。この方法は、酸素でドープされた窒化アルミニウム材料をパターニングしてハードマスクを形成するステップをさらに含む。
別の実施形態では、ハードマスクを作製する方法は、不活性ガス、窒素含有ガス、および酸素含有ガスを含有する雰囲気中で窒化アルミニウムターゲットをスパッタリングして、酸素でドープされた窒化アルミニウム材料を形成するステップを含み、窒素含有ガスの量は、酸素含有ガスの量の２倍より大きい。この方法は、酸素でドープされた窒化アルミニウム材料をパターニングしてハードマスクを形成するステップをさらに含む。
本発明の上記の特徴を詳細に理解できるように、上記で簡単に要約した本発明のより詳細な説明は、実施形態を参照することによって得ることができる。これらの実施形態のいくつかを、添付の図面に示す。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
一実施形態による物理的気相堆積（ＰＶＤ）装置の概略横断面図である。 層の上に形成されたハードマスクの概略横断面図である。 ドープされていない窒化アルミニウム膜および酸素でドープされた窒化アルミニウム膜の粒子構造をそれぞれ示す図である。 ドープされていない窒化アルミニウム膜および酸素でドープされた窒化アルミニウム膜の粒子構造をそれぞれ示す図である。
理解を容易にするために、可能な場合、複数の図に共通の同一の要素を指すのに同一の参照番号を使用した。一実施形態で開示する要素は、特定の記述がなくても、他の実施形態で有益に利用することができることが企図される。
本発明は、概して、ドープされた窒化アルミニウムのハードマスク、およびドープされた窒化アルミニウムのハードマスクを作製する方法に関する。窒化アルミニウムのハードマスクを形成するとき、酸素などの少量のドーパントを添加することによって、ハードマスクの湿式エッチング速度を著しく低減させることができる。さらに、ドープされていない窒化アルミニウムのハードマスクと比較すると、ドーパントの存在のため、ハードマスクの粒径が低減される。粒径が低減されることで、ハードマスク内の特徴がより平滑になり、このハードマスクを利用すると、下層がより精密にエッチングされる。
図１は、一実施形態によるＰＶＤ装置１００の概略横断面図である。装置１００は、チャンバ本体１０２を含む。ガス源１０４からチャンバ本体１０２へ、ガスが供給される。チャンバ本体１０２内で基板１１４の反対側に、スパッタリングターゲット１０８が配置される。スパッタリングターゲット１０８は、バッキング板１０６に接合される。電源１１０からバッキング板１０６へ、バイアスが印加される。基板１１４は、基板支持体１１２上に配置される。基板支持体１１２には、電力供給１１６によってバイアスをかけることができる。基板支持体１１２は、電気的に浮動した状態とすることができ、または接地に直接結合することができることを理解されたい。電源１１０は、ＤＣ電源、パルスＤＣ電源、ＡＣ電源、またはＲＦ電源を備えることができる。バッキング板１０６は、導電性である。
上記で論じたように、本明細書に開示する実施形態は、ハードマスク、およびハードマスクを形成する方法に関する。図２は、層２０２の上に形成されたハードマスク２０４の概略横断面図である。ハードマスク２０４は、特徴２０６が形成されて層２０２の一部分２０８を露出させるようにパターニングされている。一実施形態では、層２０２は、タングステンを含むことができる。別の実施形態では、層２０２は、多結晶シリコンを含むことができる。ハードマスク２０４は、ドープされた窒化アルミニウムを含む。ドーパントは、酸素、シリコン、フッ素、炭素、およびこれらの組合せからなる群から選択された１つまたは複数のドーパントを含むことができる。ハードマスク２０４は、最高２５原子パーセントの量でドーパントを含むことができる。
ドーパントには、いくつかの利益がある。ドーパントが酸素であるとき、酸素は、ハードマスク２０４の応力を制御することができる。ドーパントとして作用する酸素がないとき、ドープされていない窒化アルミニウムのハードマスクは、約４００ＭＰａの引っ張り応力を有するはずである。しかし、酸素は、非常に低い引っ張り応力またはさらに圧縮応力まで、この応力を著しく低減させることができる。一実施形態では、応力レベルはほぼ０であり、その結果、ハードマスク２０４内には実質上応力がなくなる。ハードマスク２０４の応力は、すべての下層の残留応力を補償する。したがって、ハードマスク２０４の応力は、ハードマスク２０４が配置された構造の応力を補償するように調整することができる。
さらに、酸素ドーパントは、その結果得られるハードマスク２０４の粒径を低減させる。具体的には、酸素でドープされた窒化アルミニウムのハードマスクの粒径は、ドープされていない窒化アルミニウムのハードマスクと比較すると、より小さい粒径を有する。ドープされていない窒化アルミニウムのハードマスクは、ＸＲＤ分析によって測定されるとき、［０００２］ピークを有する。しかし、酸素でドープされた窒化アルミニウムのハードマスクは、やはり［０００２］ピークを有するが、ドープされていない窒化アルミニウムのハードマスクの［０００２］ピークの高さの約１／１０の［０００２］ピークを有する。さらに、酸素でドープされた窒化アルミニウムのハードマスクの密度は、ドープされていない窒化アルミニウムのハードマスクの密度より小さい。
酸素ドーパントの存在のため、その結果得られるハードマスクは、より小さい粒径を有し（ドープされていない窒化アルミニウムのハードマスクと比較）、特徴２０６がより平滑になり、したがって下層２０２をエッチングするパターニングプロセス中、下層２０２はより急な角度でまっすぐにエッチングされる。さらに、酸素でドープされた窒化アルミニウムのハードマスクは、ドープされていない窒化アルミニウムのハードマスクと比較すると、はるかに遅いエッチング速度を有する。具体的には、酸素でドープされた窒化アルミニウムのハードマスクは、希釈したＨＦ溶液（１００：１）中で毎分約４オングストロームの湿式エッチング速度を有するが、ドープされていない窒化アルミニウムのハードマスクは、毎分約１８オングストロームの湿式エッチング速度を有する。したがって、一実施形態では、上記で論じたように、酸素などのドーパントを添加することによって完全に不活性のハードマスクは形成されないが、酸素などのドーパントを利用することによって、エッチング耐性がはるかに高いハードマスクが形成される。ハードマスクのエッチング耐性がより高いため、酸素でドープされた窒化アルミニウムのハードマスクは、エッチングプロセス中、その構造を維持し（ドープされていない窒化アルミニウムのハードマスクより良好に）、したがって下層２０２内の特徴がより明確に画定される。
酸素でドープされた窒化アルミニウムのハードマスクを形成する際、アルミニウムと酸素の接合がほとんどまたはまったく形成されないほど少量の酸素が利用される。ハードマスク２０４は、上に層２０２を含む基板１１４の反対側にアルミニウムターゲット１０８を提供することによって形成することができる。不活性ガス、窒素含有ガス、および酸素含有ガスはすべて、ガス源１０４からチャンバ本体１０２へ導入される。基板１１４が基板支持体１１２上で電気的に接地されているとき、電源１１０からバッキング板１０６へ電気バイアスが印加される。電源１１０は、スパッタリングターゲット１０８にＤＣ電気バイアスを印加して、チャンバ本体内にプラズマを生成し、ターゲット１０８からアルミニウム原子を放出する。アルミニウム原子は、窒素と反応して窒化アルミニウムを形成する。酸素は、アルミニウムと反応せず、したがって基板１１４上に形成された窒化アルミニウム層をドープする。一実施形態では、電源１１０がＲＦ電源を備えるとき、ターゲット１０８は窒化アルミニウムを含むことができる。一実施形態では、スパッタリングターゲットは、毒入りモードで動作することができ、それによってターゲットはアルミニウムを含むが、ターゲットの露出された表面上には窒化アルミニウム膜が形成される。したがって、スパッタリングプロセスの初めに、スパッタリングターゲットから窒化アルミニウムがスパッタリングされる。
一実施形態では、窒素含有ガスはＮ2を含み、酸素含有ガスはＯ2を含む。不活性ガスは、アルゴンを含むことができる。不活性ガスと窒素含有ガスの比は、約１：１〜約１：２０とすることができる。一実施形態では、不活性ガスと窒素含有ガスの比は、約１：５とすることができる。窒素含有ガスと酸素含有ガスの比は２：１より大きく、約１００：１〜約２０：１とすることができる。一実施形態では、窒素含有ガスと酸素含有ガスの比は、約５０：３とすることができる。
堆積された後、酸素でドープされたハードマスクは、最高約２５原子パーセントの酸素含有率を有することができる。一実施形態では、酸素含有率は、最高約１０原子パーセントとすることができる。チャンバ本体１０２は、約１ミリトル〜約１００ミリトルのチャンバ圧力および摂氏約２５度〜摂氏約５００度の基板支持体１１２の温度で維持することができる。電源１１０からスパッタリングターゲット１０８へ、約１ｋＷ〜約２０ｋＷの電力を供給することができる。その結果得られるドープされた窒化アルミニウムのハードマスクは、多結晶である。図３Ａおよび図３Ｂは、ドープされていない窒化アルミニウム膜および酸素でドープされた窒化アルミニウム膜に対する粒子構造をそれぞれ示す。図３Ｂに示すように、粒径は著しく低減される。
酸素などのドーパントを利用することによって、ドープされていない窒化アルミニウムのハードマスクと比較するとより遅いエッチング速度を有する窒化アルミニウムのハードマスクを製造することができる。さらに、ドープされた窒化アルミニウムのハードマスクは、より小さい粒径を有し、したがってパターニングされたときにはより平滑な表面を有する。したがって、ドープされた窒化アルミニウムのハードマスクは、化学的に不活性ではないが、パターニングプロセス中、より微細でより細密な特徴を下層内に形成することを可能にすることができる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することもでき、本発明の範囲は、特許請求の範囲によって決定される。

Claims (15)

  1. 窒化アルミニウムおよびドーパント
    を含むハードマスク。
  2. 前記ドーパントが、酸素、シリコン、フッ素、炭素、およびこれらの組合せからなる群から選択される、請求項１に記載のハードマスク。
  3. 前記ドーパントが酸素を含む、請求項２に記載のハードマスク。
  4. 前記酸素が最高２５原子パーセントの量で存在する、請求項３に記載のハードマスク。
  5. 前記ハードマスクが、ドープされていない窒化アルミニウムのハードマスクのハードマスクに対する［０００２］ピークより小さい［０００２］ピークを有する、請求項４に記載のハードマスク。
  6. 前記ハードマスクが、ドープされていない窒化アルミニウムのハードマスクの粒径より小さい粒径を有し、前記ドープされた窒化アルミニウムのハードマスクの［０００２］ピークが、前記ドープされていない窒化アルミニウムのハードマスクの［０００２］ピークの寸法の約１／１０である、請求項５に記載のハードマスク。
  7. 前記ハードマスクが、約−５ＭＰａ〜約５ＭＰａの応力を有する、請求項１に記載のハードマスク。
  8. ハードマスクを作製する方法であって、
    不活性ガス、窒素含有ガス、および酸素含有ガスを含有する雰囲気中でアルミニウムターゲットをスパッタリングして、酸素でドープされた窒化アルミニウム材料を堆積させるステップであって、窒素含有ガスの量が酸素含有ガスの量の２倍より大きい、堆積させるステップと、
    前記酸素でドープされた窒化アルミニウム材料をパターニングして前記ハードマスクを形成するステップとを含む、方法。
  9. 前記窒素含有ガスがＮ2を含む、請求項８に記載の方法。
  10. 前記酸素含有ガスがＯ2を含む、請求項９に記載の方法。
  11. 不活性ガスとＮ2の比が約１：１〜約１：２０であり、Ｎ2とＯ2の比が約１００：１〜約２０：１である、請求項１０に記載の方法。
  12. 摂氏約２５度〜摂氏約５００度の温度でスパッタリングが行われ、約１ミリトル〜約１００ミリトルのチャンバ圧力で前記スパッタリングが行われる、請求項８に記載の方法。
  13. 前記スパッタリングが、ＤＣスパッタリングまたはパルスＤＣスパッタリングである、請求項８に記載の方法。
  14. ハードマスクを作製する方法であって、
    不活性ガス、窒素含有ガス、および酸素含有ガスを含有する雰囲気中で窒化アルミニウムターゲットをスパッタリングして、酸素でドープされた窒化アルミニウム材料を形成するステップであって、窒素含有ガスの量が酸素含有ガスの量の２倍より大きい、形成するステップと、
    前記酸素でドープされた窒化アルミニウム材料をパターニングして前記ハードマスクを形成するステップとを含む、方法。
  15. 前記スパッタリングがＲＦスパッタリングである、請求項１４に記載の方法。
JP2015509033A 2012-04-24 2013-04-18 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜 Active JP6272830B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261637804P 2012-04-24 2012-04-24
US61/637,804 2012-04-24
PCT/US2013/037245 WO2013163004A1 (en) 2012-04-24 2013-04-18 Pvd aln film with oxygen doping for a low etch rate hardmask film

Publications (2)

Publication Number Publication Date
JP2015515552A true JP2015515552A (ja) 2015-05-28
JP6272830B2 JP6272830B2 (ja) 2018-01-31

Family

ID=49483772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015509033A Active JP6272830B2 (ja) 2012-04-24 2013-04-18 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜

Country Status (7)

Country Link
US (1) US9162930B2 (ja)
EP (1) EP2842158A4 (ja)
JP (1) JP6272830B2 (ja)
KR (1) KR102073414B1 (ja)
CN (1) CN104170068B (ja)
TW (1) TWI575605B (ja)
WO (1) WO2013163004A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016076239A1 (ja) * 2014-11-12 2016-05-19 シャープ株式会社 型の製造方法
US11410937B2 (en) 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
US12002773B2 (en) 2021-03-03 2024-06-04 Raytheon Company Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device
US11894477B2 (en) 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
CN115377400B (zh) * 2022-10-26 2022-12-27 星恒电源股份有限公司 钠离子电池正极材料及其制备方法、正极极片和钠离子电池

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
JP2003118028A (ja) * 2001-10-10 2003-04-23 Semiconductor Energy Lab Co Ltd フィルム、包装材料、容器、レンズ、窓、眼鏡、記録媒体および成膜装置
US6576482B1 (en) * 2002-05-07 2003-06-10 Texas Instruments Incorporated One step deposition process for the top electrode and hardmask in a ferroelectric memory cell
JP2005033168A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd 半導体素子の金属配線の形成方法
JP2009149953A (ja) * 2007-12-21 2009-07-09 National Institute Of Advanced Industrial & Technology 窒化物半導体の製造方法および窒化物半導体デバイス
US20110042200A1 (en) * 2008-03-25 2011-02-24 Anthony Wilby Method of depositing amorphus aluminium oxynitride layer by reactive sputtering of an aluminium target in a nitrogen/oxygen atmosphere
JP2011044493A (ja) * 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0116688D0 (en) * 2001-07-07 2001-08-29 Trikon Holdings Ltd Method of depositing aluminium nitride
CN1332451C (zh) * 2001-09-12 2007-08-15 日本电气株式会社 半导体器件及其制造方法
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
US20030221620A1 (en) * 2002-06-03 2003-12-04 Semiconductor Energy Laboratory Co., Ltd. Vapor deposition device
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US6927651B2 (en) * 2003-05-12 2005-08-09 Agilent Technologies, Inc. Acoustic resonator devices having multiple resonant frequencies and methods of making the same
JP3888386B2 (ja) * 2003-08-29 2007-02-28 日本電気株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
KR100636796B1 (ko) * 2005-08-12 2006-10-20 한양대학교 산학협력단 반도체 소자 및 그 제조방법
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
TW200839874A (en) * 2007-03-16 2008-10-01 Au Optronics Corp Manufacturing method for low leakage aluminum nitride dielectric layer
KR101337306B1 (ko) * 2008-04-21 2013-12-09 허니웰 인터내셔널 인코포레이티드 필드-강화 스퍼터링 타겟 및 그 생산 방법
KR102344452B1 (ko) 2010-04-23 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102263175A (zh) * 2010-05-26 2011-11-30 北京北方微电子基地设备工艺研究中心有限责任公司 Led衬底及其制备方法
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2012017844A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8467232B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
JP2003118028A (ja) * 2001-10-10 2003-04-23 Semiconductor Energy Lab Co Ltd フィルム、包装材料、容器、レンズ、窓、眼鏡、記録媒体および成膜装置
US6576482B1 (en) * 2002-05-07 2003-06-10 Texas Instruments Incorporated One step deposition process for the top electrode and hardmask in a ferroelectric memory cell
JP2005033168A (ja) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd 半導体素子の金属配線の形成方法
JP2009149953A (ja) * 2007-12-21 2009-07-09 National Institute Of Advanced Industrial & Technology 窒化物半導体の製造方法および窒化物半導体デバイス
US20110042200A1 (en) * 2008-03-25 2011-02-24 Anthony Wilby Method of depositing amorphus aluminium oxynitride layer by reactive sputtering of an aluminium target in a nitrogen/oxygen atmosphere
JP2011044493A (ja) * 2009-08-19 2011-03-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201351503A (zh) 2013-12-16
US9162930B2 (en) 2015-10-20
WO2013163004A1 (en) 2013-10-31
EP2842158A1 (en) 2015-03-04
KR20150022755A (ko) 2015-03-04
TWI575605B (zh) 2017-03-21
JP6272830B2 (ja) 2018-01-31
CN104170068A (zh) 2014-11-26
EP2842158A4 (en) 2015-12-02
KR102073414B1 (ko) 2020-02-04
US20130296158A1 (en) 2013-11-07
CN104170068B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
JP6272830B2 (ja) 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うｐｖｄａｌｎ膜
TWI719015B (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
US7842622B1 (en) Method of forming highly conformal amorphous carbon layer
US7056830B2 (en) Method for plasma etching a dielectric layer
WO2014104290A1 (ja) ドライエッチング方法
US11251051B2 (en) Dry etching method
JPH05102107A (ja) 半導体装置の製造方法
TWI404140B (zh) 乾蝕刻方法
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
TW201835016A (zh) 電漿蝕刻方法
US20220319841A1 (en) Deposition of low-stress carbon-containing layers
TW200401946A (en) Process for etching photomasks
US11495454B2 (en) Deposition of low-stress boron-containing layers
US20070128553A1 (en) Method for forming feature definitions
JP2001196355A (ja) 半導体装置の製造方法
US10134601B2 (en) Zinc oxide-based mask for selective reactive ion etching
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
US11380553B2 (en) Method for fabricating semiconductor device using tilted etch process
KR100914301B1 (ko) 표면 거침도가 개선된 텅스텐층 형성 방법
KR20090043034A (ko) 반도체 소자의 식각 방법
KR20070089498A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180104

R150 Certificate of patent or registration of utility model

Ref document number: 6272830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250