CN113517189A - 碳膜的制备方法、碳膜、以及刻蚀方法 - Google Patents

碳膜的制备方法、碳膜、以及刻蚀方法 Download PDF

Info

Publication number
CN113517189A
CN113517189A CN202110342145.XA CN202110342145A CN113517189A CN 113517189 A CN113517189 A CN 113517189A CN 202110342145 A CN202110342145 A CN 202110342145A CN 113517189 A CN113517189 A CN 113517189A
Authority
CN
China
Prior art keywords
carbon film
atoms
wafer
unbound
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110342145.XA
Other languages
English (en)
Inventor
陈广辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110342145.XA priority Critical patent/CN113517189A/zh
Publication of CN113517189A publication Critical patent/CN113517189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种碳膜的制备方法、碳膜、以及刻蚀方法。包括如下步骤:将一晶圆置于反应室中;采用等离子体混合气体轰击石墨烯靶材,在晶圆表面形成包含未成键的C、N原子的碳膜;退火,以激活未成键的C、N原子,形成共价键,得到碳膜。本发明制备出的碳膜硬度高、选择比高,可以大大提高刻蚀的效率。

Description

碳膜的制备方法、碳膜、以及刻蚀方法
技术领域
本发明涉及半导体材料领域,尤其涉及一种碳膜的制备方法、碳膜、以及刻蚀方法。
背景技术
碳材料作为一种硬掩模被广泛应用在半导体集成工艺中。随着临界尺寸越来越小,存储空间越做越大,碳膜所需厚度也会越来越大。这样不仅增加成本,还极易造成倒塌现象,可以通过提高碳膜的选择比来解决相关问题。因此提高碳膜的选择比对半导体的集成工艺提升有重要意义。
通常碳膜是利用C2H2/C3H6在等离子体增强化学的气相沉积(PECVD)工艺下制备完成,制程过程中会形成氢键,氢的存在会严重影响碳膜的选择比。因此一种能制备无氢的高选择比碳膜的方法,可以大大提高刻蚀的效率,提高市场竞争力。
发明内容
本发明所要解决的技术问题是提供一种碳膜的制备方法、碳膜、以及刻蚀方法,提高碳膜的选择比。
本发明提供一种碳膜的制备方法,包括如下步骤:将一晶圆置于反应室中;采用等离子体混合气体轰击石墨烯靶材,在晶圆表面形成包含未成键的C、N原子的碳膜;退火,以激活未成键的C、N原子,形成共价键,得到碳膜。
本发明提供一种碳膜,所述碳膜中C、N原子以共价键相连,所述共价键中包括SP3杂化键。
本发明提供一种刻蚀方法,包括如下步骤:提供一晶圆,所述晶圆表面具有待刻蚀结构;形成碳膜,所述形成碳膜的步骤采用上述的方法;图形化所述碳膜形成硬掩模层;以所述硬掩膜层作为掩膜版刻蚀所述待刻蚀结构。
本发明制备出的碳膜不含氢,碳膜中SP3/SP2的比例高,硬度高,应用于半导体集成工艺中,作为掩膜版使用时所需碳膜的厚度更低、具有更高的选择比,可以大大提高刻蚀的效率,降低工艺成本。
附图说明
附图1所示是本发明一具体实施方式所述步骤示意图。
附图2所示是本发明一具体实施方式形成所述工艺示意图。
附图3所示是本发明一具体实施方式所述刻蚀方法步骤示意图。
附图4A-4D所示是附图3中步骤S31-S34工艺示意图。
具体实施方式
下面结合附图对本发明提供的一种碳膜的制备方法、碳膜、以及刻蚀方法的具体实施方式做详细说明。
附图1所示是本发明一具体实施方式所述步骤示意图,包括:步骤S11,将一晶圆置于反应室中;步骤S12,采用等离子体混合气体轰击石墨烯靶材,在晶圆表面形成包含未成键的C、N原子的碳膜;步骤S13,退火,以激活未成键的C、N原子,形成共价键,得到碳膜。
附图2所示是本发明一具体实施方式形成所述工艺示意图。
参考步骤S11,将一晶圆置于反应室中。在本具体实施方式中,所述晶圆的材料选自硅、锗、氧化硅、氮化硅、碳化硅、砷化镓、以及磷化铟等材料中的一种或几种。
参考步骤S12,采用等离子体混合气体轰击石墨烯靶材22,在晶圆23表面形成包含未成键的C、N原子的碳膜。在本发明的一个具体实施方式中,所述等离子体混合气体包括Ar、N2、以及等离子体。所述石墨烯靶材22纯度大于99%,所述石墨烯靶材22在制备过程中以5rad/min-20rad/min的速度旋转,以保证C原子在晶圆表面均匀分布。所述包含未成键的C、N原子的碳膜具体为掺N的SP3杂化碳膜,所述包含未成键的C、N原子的碳膜的制备过程采用物理气相沉积方法,温度10℃-300℃。
参考步骤S13,退火,以激活未成键的C、N原子,形成共价键,得到碳膜。所述退火在流量为5000sccm-15000sccm的氮气保护下进行,温度400℃-800℃,时间30min-200min。
在本发明的一个具体实施方式中,所述等离子体混合气体的激发条件是采用13.56MHz的高频电极21,腔体压力为0.01mtorr~5mtorr,Ar流量为5000sccm-15000sccm,N2流量为500sccm-5000sccm,且Ar、N2的气体分子比例在1:1-1:10。在本发明的其他具体实施方式中,所述等离子体混合气体能够采用Ar以外的其他惰性气体与N2、以及等离子体进行混合。
通过实施上述步骤得到的所述碳膜中C、N原子以共价键相连,所述共价键中包括SP3杂化键。即所述碳膜为无氢碳膜。并且,采用上述方法形成的共价键中,由于N原子的引入替代了H原子,使共价键中SP3/SP2的比例较含氢碳膜有很大提高。
由于上述实验步骤中将一晶圆置于反应室,即在所述碳膜制备过程中不引入外界杂质;采用等离子体混合气体轰击石墨烯靶材,所述等离子体混合气体包括Ar、N2、以及等离子体,其中不含H2,即不引入H原子。经过退火,以激活未成键的C、N原子,形成共价键,得到碳膜。形成的所述碳膜即为无氢碳膜。现有技术中含氢碳膜中存在C、H原子以共价键相连,所以共价键中SP3/SP2的比例较低;上述技术方案制备的所述碳膜中C、N原子以共价键相连,所以共价键中SP3/SP2的比例较含氢碳膜有很大提高。由于SP2杂化轨道为平面三角形;SP3杂化轨道为空间四面体,更加稳定。SP3/SP2的比例更高,获得的碳膜就具有更高的硬度,因此上述方法制备的无氢碳膜比现有技术中含氢碳膜的硬度更高。高硬度的碳膜在应用于半导体集成工艺中,作为光刻掩膜版具有更高的选择性。可以大大提高刻蚀的效率,降低工艺成本。
附图3所示是本发明一具体实施方式所述刻蚀方法步骤示意图,包括:步骤S31,提供一晶圆,所述晶圆表面具有待刻蚀结构;步骤S32,形成碳膜,所述形成碳膜的步骤采用上述的方法;步骤S33,图形化所述碳膜形成硬掩模层;步骤S34,以所述硬掩膜层作为掩膜层刻蚀所述待刻蚀结构。
附图4A-4D所示是附图3中步骤S31-S34工艺示意图。
附图4A所示,参考步骤S31,提供一晶圆40,所述晶圆表面具有待刻蚀结构41。在本具体实施方式中,以氧化硅/氮化硅的叠层结构为例进行叙述。
附图4B所示,参考步骤S32,形成碳膜42,所述形成碳膜42的步骤采用上述具体实施方式中所述方法。在本发明的一个具体实施方式中,所述碳膜中C、N原子以共价键相连,所述共价键中包括SP3杂化键。
附图4C所示,参考步骤S33,图形化所述碳膜42形成硬掩模层43。
附图4D所示,参考步骤S34,以所述硬掩膜层43作为掩膜版刻蚀所述待刻蚀结构41。由于N原子的引入替代了H原子,使碳膜中SP3/SP2的比例更高,硬度更高,选择性更高,作为掩膜版使用的碳膜比含氢碳膜的厚度更低,不易造成倒塌,降低了成本和工艺难度。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种碳膜的制备方法,其特征在于,包括如下步骤:
将一晶圆置于反应室中;
采用等离子体混合气体轰击石墨烯靶材,在晶圆表面形成包含未成键的C、N原子的碳膜;
退火,以激活未成键的C、N原子,形成共价键,得到碳膜。
2.根据权利要求1中所述的方法,其特征在于,所述石墨烯靶材纯度大于99%,所述石墨烯靶材在制备过程中以5rad/min-20rad/min的速度旋转。
3.根据权利要求1中所述的方法,其特征在于,所述包含未成键的C、N原子的碳膜具体为掺N的SP3杂化碳膜。
4.根据权利要求1中所述的方法,其特征在于,所述包含未成键的C、N原子的碳膜的制备过程采用物理气相沉积方法,温度10℃-300℃。
5.根据权利要求1中所述的方法,其特征在于,所述退火在流量为5000sccm-15000sccm的氮气保护下进行,温度400℃-800℃,时间30min-200min。
6.根据权利要求1中所述的方法,其特征在于,所述等离子体混合气体包括Ar、N2、以及等离子体。
7.一种碳膜,其特征在于,所述碳膜中C、N原子以共价键相连,所述共价键中包括SP3杂化键。
8.根据权利要求7中所述的碳膜,其特征在于,所述碳膜的厚度为20nm-500nm。
9.一种刻蚀方法,其特征在于,包括如下步骤:
提供一晶圆,所述晶圆表面具有待刻蚀结构;
形成碳膜,所述形成碳膜的步骤采用权利要求1-6中任意一项所述的方法;
图形化所述碳膜形成硬掩模层;
以所述硬掩膜层作为掩膜版刻蚀所述待刻蚀结构。
10.根据权利要求9中所述的方法,其特征在于,所述碳膜的厚度为20nm-500nm。
CN202110342145.XA 2021-03-30 2021-03-30 碳膜的制备方法、碳膜、以及刻蚀方法 Pending CN113517189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110342145.XA CN113517189A (zh) 2021-03-30 2021-03-30 碳膜的制备方法、碳膜、以及刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110342145.XA CN113517189A (zh) 2021-03-30 2021-03-30 碳膜的制备方法、碳膜、以及刻蚀方法

Publications (1)

Publication Number Publication Date
CN113517189A true CN113517189A (zh) 2021-10-19

Family

ID=78062317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110342145.XA Pending CN113517189A (zh) 2021-03-30 2021-03-30 碳膜的制备方法、碳膜、以及刻蚀方法

Country Status (1)

Country Link
CN (1) CN113517189A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024016381A1 (zh) * 2022-07-20 2024-01-25 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573864A (en) * 1994-10-25 1996-11-12 The United States Of America As Represented By The Secretary Of Commerce Transparent carbon nitride films and compositions of matter comprising transparent carbon nitride films
JPH09227298A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化炭素単結晶膜
US5840435A (en) * 1993-07-15 1998-11-24 President And Fellows Of Harvard College Covalent carbon nitride material comprising C2 N and formation method
JP2002085963A (ja) * 2000-09-12 2002-03-26 Ulvac Japan Ltd プラズマ発生装置並びにこの装置を利用した緻密な硬質薄膜の形成装置及び硬質薄膜の形成方法
CN104518083A (zh) * 2013-09-26 2015-04-15 中国科学院宁波材料技术与工程研究所 一种电阻型随机存储器的存储单元及其制备方法
CN111500982A (zh) * 2020-05-09 2020-08-07 艾瑞森表面技术(苏州)股份有限公司 一种四面体非晶碳复合涂层及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840435A (en) * 1993-07-15 1998-11-24 President And Fellows Of Harvard College Covalent carbon nitride material comprising C2 N and formation method
US5573864A (en) * 1994-10-25 1996-11-12 The United States Of America As Represented By The Secretary Of Commerce Transparent carbon nitride films and compositions of matter comprising transparent carbon nitride films
JPH09227298A (ja) * 1996-02-23 1997-09-02 Sumitomo Electric Ind Ltd 窒化炭素単結晶膜
JP2002085963A (ja) * 2000-09-12 2002-03-26 Ulvac Japan Ltd プラズマ発生装置並びにこの装置を利用した緻密な硬質薄膜の形成装置及び硬質薄膜の形成方法
CN104518083A (zh) * 2013-09-26 2015-04-15 中国科学院宁波材料技术与工程研究所 一种电阻型随机存储器的存储单元及其制备方法
CN111500982A (zh) * 2020-05-09 2020-08-07 艾瑞森表面技术(苏州)股份有限公司 一种四面体非晶碳复合涂层及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024016381A1 (zh) * 2022-07-20 2024-01-25 长鑫存储技术有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10954129B2 (en) Diamond-like carbon as mandrel
TWI791678B (zh) 高蝕刻選擇性的非晶碳膜
KR102040022B1 (ko) 합성의 제거가능한 하드마스크
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
TW200908151A (en) Boron nitride and boron nitride-derived materials deposition method
JP2006501634A5 (zh)
JP2005251877A (ja) シリコン窒化膜の形成方法
TW201437416A (zh) 低收縮介電薄膜
CN107980172A (zh) Vnand拉伸厚teos氧化物
US20220251707A1 (en) Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same
CN113517189A (zh) 碳膜的制备方法、碳膜、以及刻蚀方法
TW200919540A (en) SOI substrate and semiconductor device using the SOI substrate
US11894230B2 (en) Tribological properties of diamond films
CN112760615A (zh) 一种二氧化硅薄膜及其低温制备方法
US11495454B2 (en) Deposition of low-stress boron-containing layers
JP2023017773A (ja) Dram stiアクティブカットパターニングへのマルチカラーアプローチ
US20230059262A1 (en) Method of manufacturing semiconductor structure
CN102110635A (zh) 减少hdp cvd工艺中的等离子体诱发损伤的方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
CN102832119A (zh) 低温二氧化硅薄膜的形成方法
US20220127721A1 (en) Depositing Low Roughness Diamond Films
CN115160025B (zh) 一种制备基于金刚石表面终端的异质结的方法
CN108573851B (zh) 自对准晶种层及自对准薄膜的制备方法
TW582088B (en) Method of filling trench
US7560387B2 (en) Opening hard mask and SOI substrate in single process chamber

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211019