CN102750979A - 阻变存储器单元 - Google Patents

Abstract

一种阻变存储器单元，该阻变存储器单元包括：阻变存储器和双态电阻器，其中，所述阻变存储器串接所述双态电阻器，所述双态电阻器为具有双向非对称整流特性的选通器件。通过以双态电阻器为选通器件，由于双态电阻器具有双向非对称整流特性，可以在正反两个电压极性下提供足够的电流，同时，既可以作为单极性阻变存储器的选通器件，也可以作为双极性阻变存储器的选通器件，从而解决双极性和单极性阻变存储器的串扰问题。

Description

阻变存储器单元

技术领域

本发明涉及半导体器件及制造技术，更具体地说，涉及一种阻变存储器单元。

背景技术

随着可携式个人设备的流行，非挥发性存储器由于具有在无电源供应时仍能维持记忆状态和操作低功耗等优点，逐渐成为半导体工业中的研发重点。目前市场上的非挥发性存储器仍以闪存(Flash)为主流，而相对于Flash，阻变存储器，即电阻转变型随机存取存储器(RRAM，Resistiverandom access memory)，在单元面积、器件密度、功耗、编程/擦除速度、3D集成和多值实现等诸多方面都具有极大优势，受到国内外大公司和科研院所的高度关注，逐渐成为目前新型非挥发性存储器件中的研究重点。

RRAM的基本结构为上电极-阻变功能层-下电极的垂直结构，通过阻变功能层中阻变材料的特性，在上下电极所加电压的作用下，器件的电阻会在高阻态、低阻态之间发生转变，实现“0”和“1”的存储。通常地，RRAM在外加电压下的转变特性有两种，一种是单极性RRAM，即电阻的转变发生在相同的电压极性上，另一种是双极性RRAM，即电阻的转变发生在相反的电压极性上。

对于RRAM，可以采用交叉阵列结构来实现高密度存储。在交叉阵列结构中，在相互垂直的字线(WL，Word Line)和位线(BL，Bit Line)的交叉点处确定一个存储器件，每个存储器件通过位线和字线实现其选通和读写操作。然而，由于交叉阵列中存储器件具有对称的电学特性，使得该结构存在串扰(crosstalk)的问题，如图1所示，在一个2x2的交叉存储阵列中，坐标为(1，1)的存储器件处于高阻状态，其余三个相邻存储器件(1，2)、(2，2)和(2，1)都处于低阻状态，这时在(1，1)存储器件所在的字线上加读电压时，希望的电流通路为(1，1)→(2，1)(如图1中实线所示)，但实际上电流会沿着低阻通道(2，1)→(2，2)→(1，2)(图1中实线所示)进行传导，形成一个漏电通道，使得这时本处于高阻状态的(1，1)存储器件被误读成低阻态，这就是串扰。这种串扰问题会导致的受访存储器件的误读，这种误读会大大降低存储器的可靠性。

通常地，将整流二极管串联到RRAM上组成阻变存储器单元，由阻变存储器单元组成的交叉阵列，以整流二极管为选通器件，通过具有整流特性的整流二极管来解决串扰问题。但是，目前的整流二极管都只具有单向的整流特性，不能在反方向上提供足够的电流，因此该整流二极管只能够同单极性RRAM相串联，来解决单极性RRAM的串扰问题，而不能解决双极性RRAM的串扰问题。

发明内容

本发明实施例提供一种阻变存储器单元，可以解决单极性和双极性阻变存储器的串扰问题，提高了阻变存储器的可靠性。

为实现上述目的，本发明实施例提供了如下技术方案：

一种阻变存储器单元，包括：阻变存储器和双态电阻器，其中，所述阻变存储器串接所述双态电阻器，所述双态电阻器为具有双向非对称整流特性的选通器件。

可选地，所述阻变存储器具有单极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set、重置电压为V_reset，其中，V_set＞|V₁|，V_reset＞|V₁|，|V₃|＞|V₁|。

可选地，所述阻变存储器具有单极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的重置电压为V_reset，当阻变存储器处于低阻态时，对阻变存储器单元加读电压为V_read，其中，|V₁|＜V_read＜V_reset，|V_read|＜|V₃|。

可选地，所述阻变存储器具有双极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set、重置电压为V_reset，其中，V_set＞|V₁|。

可选地，所述阻变存储器具有双极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set，当阻变存储器处于低阻态时，对阻变存储器单元加读电压为V_read，其中，|V₁|＜V_read＜V_set，|V_read|＜|V₃|。

本发明实施例还公开了一种阻变存储器单元，包括：

下电极；

下电极上的n型第一半导体层、n型第一半导体层上的p型第二半导体层以及p型第二半导体层上的n型第三半导体层；

n型第三半导体层上的共用电极；

共用电极上的阻变功能层；

阻变功能层上的上电极；

其中，所述下电极、n型第一半导体层、p型第二半导体层、n型第三半导体层以及中间电极组成双态电阻器，所述中间电极、阻变功能层和上电极组成阻态存储器，所述双态电阻器为具有双向非对称整流特性的选通器件。

可选地，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

本发明还提供了另一种阻变存储器单元，包括：

下电极；

下电极之上的阻变功能层；

阻变功能层上的共用电极；

共用电极上的n型第一半导体层、n型第一半导体层上的p型第二半导体层以及p型第二半导体层上的n型第三半导体层；

n型第三半导体层上的上电极；

其中，所述下电极、n型第一半导体层、p型第二半导体层、n型第三半导体层以及中间电极组成双态电阻器，所述中间电极、阻变功能层和上电极组成阻态存储器，所述双态电阻器为具有双向非对称整流特性的选通器件。

可选地，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例的阻变存储器单元，将阻变存储器同双态电阻器串联，以双态电阻器为选通器件，由于双态电阻器具有双向非对称整流特性，可以在正反两个电压极性下提供足够的电流，同时，既可以作为单极性阻变存储器的选通器件，也可以作为双极性阻变存储器的选通器件，从而解决双极性和单极性阻变存储器的串扰问题。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为RRAM交叉存储阵列中串扰问题的示意图；

图2为根据本发明实施例的阻变存储器单元的等效电路示意图；

图3为本发明实施例中双态电阻器的双向整流的I-V曲线示意图；

图4为单极性阻变存储器的I-V曲线示意图；

图5为阻变存储器在低阻态下的读操作的I-V曲线示意图；

图6为本发明实施例阻变存储器单元中阻变存储器在低阻态下的读操作的具有整流特性的I-V曲线示意图；

图7为双极性阻变存储器的I-V曲线示意图；

图8根据本发明的一实施例的阻变存储器单元的结构示意图；

图9根据本发明的另一实施例的阻变存储器单元的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，将二极管串联到RRAM的结构，只能解决单极性RRAM的串扰问题，却不能解决双极性RRAM的串扰问题，为此，本发明提出了一种阻变存储器单元，解决单极性和双极性阻变存储器的串扰问题。

参考图2，所述阻变存储器单元包括：

双态电阻器(1)和阻变存储器(2)，其中所述阻变存储器串接所述双态电阻器，所述双态电阻器为具有双向非对称整流特性的选通器件。

需要说明的是，本申请中的阻变存储器仅指具有电阻转变特性并用于存储数据的器件，本申请中的阻变存储单元指阻变存储器件连接其他功能器件而组成的存储单元，该阻变存储单元中的阻变存储器件具有电阻转变特性并用于存储数据，该存储单元可以为组成交叉阵列的最小单元。

在本发明中，所述双态电阻器为阻变存储器的选通器件，具有双向非对称整流特性，也就是说，所述双态电阻器在正反电压极性下都具有整流特性，且所述双态电阻器的正向阈值电压的绝对值不等于负向阈值电压的绝对值。对于非对称整流特性，具体来说，当第一电压极性下的最大阈值电压为V₁、最小阈值电压为V₂，第二电压极性下的最大阈值电压为V₃、最小阈值电压为V₄，第一电压极性为正向电压时，第二电压极性为反向电压，反之，第一电压极性为反向电压时，第二电压极性为正向电压，其中，本发明中，|V₁|＜|V₃|，其中所述最大阈值电压均指电压绝对值为最大时的阈值点，例如，参考图3，在反向电压时，最大阈值电压指V₃。

对于本发明，在所加电压超过阈值电压时，该双态电阻器可以在正反两个电压极性下提供较大的工作电流，同阻变存储器串联后，在保证阻变存储器高低阻转变功能的同时，使其在读状态表现出整流特性，规避不必要的电流，从而解决串扰问题。

为了更好的理解本发明的发明点、技术手段和效果，在以下实施例和图例中，均以双态电阻器的第一电压极性为正向电压、第二电压极性为反向电压的实施例进行描述，但其中的电压关系的表述仍然适用于双态电阻器的第一电压极性为反向电压、第二电压极性为正向电压的实施例。

以下将结合双态电阻器的电学特性及附图和实施例，分别对单极性阻变存储器和双极性阻变存储器的阻变存储单元的实施例进行详细的描述。

第一实施例

在此实施例中，所述阻变存储器为单极性阻变存储器，具有单极性转变特性。

参考图4，图4为没有连接任何整流器件的单极性阻变存储器的I-V曲线示意图，该单极性阻变存储器开始处于高阻态，在一个带有限流的正向扫描电压下，当电压到达设置电压V_set时，阻变存储器由高阻态变为低阻态，而当撤掉电压时，阻变存储器仍然可以保持在低阻状态；在擦除操作中，在器件两端加一个没有限流的正向扫描电压，当电压到达重置电压V_reset时，这时器件回到高阻状态，在撤掉电压的情况下，器件仍然保持在高阻态。本发明实施例中的单极性阻变存储器的读写电压满足以下关系：V_read＜V_reset＜V_set。当单极性阻变存储器分别处于高阻态和低阻态时，采用直流扫描-V_read→V_read时，器件在正反电压极性下，表现出对称的电流-电压曲线，如图5所示。

参考图3，图3为本发明实施例中双态电阻器的双向整流的电流-电压(I-V)曲线示意图，为双态存储器开始处于高阻态的直流扫描模式下的I-V曲线，在此实施例中，|V₁|＜|V₃|，可以看到，当正向扫描电压到达V₁时，双态电阻器导通，这时器件处于低阻态，当扫描电压由V₁向V₂回扫时，器件的低阻状态可以保持，但是当器件电压小于V₂时，器件由低阻态回到高阻态。在反向扫描电压下，双态电阻器也有类似的电学特性，即，扫描电压大于V₃电压时，器件由高阻态变到低阻态，而在回扫的过程中，当扫描电压小于V₄时，器件重新回到高阻态。可以看出，双态电阻器在V₁-V₂和V₃-V₄区间能够表现出两种电阻状态。

由于双态电阻器在正反两个方向上都有整流特性，而将具有上述电学特性的单极性阻变存储器同双态电阻器串联，组成本发明实施例的阻变存储器单元后，在合理的设计双态电阻器的正反导通电压和单极性阻变存储器的操作电压的下，双态电阻器可以作为单极性阻变存储器的选通器件。

具体来说，阻变存储单元的操作方式如下：初始态单极性阻变电阻器与双态电阻器均处于高阻状态时，当在阻变存储单元上加一个编程电压V_编程，编程电压满足V_编程＞V_set＞|V₁|条件，这时单极性阻变存储器被编程到低阻状态；而当在串联结构上加一个擦除电压V_擦除，擦除电压满足|V₁|＜V_reset＜V_{擦 除}＜V_set条件，这时单极性阻变存储器从低阻状态被编程回到高阻状态，从而实现阻变存储器的高低阻态转变。当单极性阻变存储器处于低阻状态时，采用读电压V_read来读取器件的状态，读电压满足|V₁|＜V_read＜V_reset和|V_read|＜|V₃|，此时在正反读电压扫描下，阻变存储器表现出具有整流特性的I-V曲线，如图6所示。

当采用这种串联双态电阻器的存储单元结构时，结合图1所示的交叉阵列漏电通道示意图可以看出，读取(1，1)存储单元数据，其三个相邻存储器件(1，2)、(2，2)和(2，1)无论处于高阻态还是低阻态，由于整流特性其反方向的读出电流都比较小，图1所示的漏电通道相当于被断开，交叉阵列中的电流只能通过(1，1)器件来进行传输，因此消除了“误读”的现象，即串扰问题。

第二实施例

在此实施例中，所述阻变存储器为双极性阻变存储器，具有双极性转变特性。

参考图7，图7为没有连接任何整流器件的双极性阻变存储器的I-V曲线示意图，该双极性阻变存储器开始处于高阻态，在正向扫描电压下(采用限流模式)，当电压到达设置电压V_set时，阻变存储器由高阻态变为低阻态，而当撤掉电压时，阻变存储器仍然可以保持在低阻状态；与第一实例中单极性阻变存储器不同，双极性阻变存储器的擦除操作必须在相反的极性下实现，在器件两端加一个负向扫描电压，当扫描电压到达重置电压V_reset时，这时器件的电流值突然降低，器件由低阻态重新回到高阻状态，在撤掉电压的情况下，器件仍然能够保持高阻状态。由于双极性阻变存储器的编程和擦除操作必须在相反的极性下实现，因此普通的单向整流的二极管无法为擦除过程提供足够的操作电流。当双极性阻变存储器处于低阻态时，采用直流扫描V_read～-V_read时，器件在正反电压极性下，表现出对称的电流-电压曲线，如图5中所示。

双态电阻器的电流-电压曲线同第一实施例中的双态电阻器，参考图3。

由于双态电阻器在正反两个方向上都有整流特性，而将具有上述电学特性的双极性阻变存储器同双态电阻器串联，组成本发明实施例的阻变存储器单元后，在合理的设计双态电阻器的正反导通电压和双极性阻变存储器的操作电压下，双态电阻器可以作为双极性阻变存储器的选通器件。

具体地，阻变存储单元的操作方式如下：初始态双极性阻变存储器与双态电阻器均处于高阻状态，当在阻变存储单元上加一个编程电压V_编程，编程电压满足V_编程＞V_set＞|V₁|条件，这时双极性阻变存储器被编程到低阻状态；而当在串联结构上加一个擦除电压V_擦除，擦除电压满足|V_擦除|＞|V₃|条件，这时双极性阻变存储器从低阻状态被编程到高阻状态，从而实现阻变存储器的高低阻态转变。当双极性阻变存储器处于低阻状态时，采用读电压V_read来读取器件的状态，读电压满足|V₁|＜V_read＜V_set和|V_read|＜|V₃|，此时在正反读电压扫描下，阻变存储器表现出具有整流特性的电流-电压曲线，如图6所示。

当采用这种串联双态电阻器的存储单元结构时，结合图1所示的交叉阵列漏电通道示意图可以看出，读取(1，1)存储单元数据，其三个相邻存储器件(1，2)、(2，2)和(2，1)无论处于高阻态还是低阻态，由于整流特性其反方向的读出电流都比较小，图1所示的漏电通道相当于被断开，交叉阵列中的电流只能通过(1，1)器件来进行传输，因此消除了“误读”的现象，即串扰问题。

以上对本发明实施例及其原理进行了详细的描述，此外，本发明还提供了根据上述思想的一种阻变存储器单元，参考图8，图8为阻变存储器单元的结构示意图，包括：

下电极101；

下电极101之上的n型第一半导体层102、n型第一半导体层102上的p型第二半导体层103以及p型第二半导体层103上的n型第三半导体层104；

n型第三半导体层104上的共用电极105；

共用电极105上的阻变功能层106；

阻变功能层106上的上电极107；

其中，所述下电极101、n型第一半导体层102、p型第二半导体层103、n型第三半导体层104以及共用电极105组成双态电阻器11，所述共用电极105、阻变功能层106和上电极107组成阻态存储器12，所述双态电阻器为具有双向非对称整流特性的选通器件。

通过n型第一半导体层102、p型第二半导体层103、n型第三半导体层104组成n-p-n型双态电阻器的双态电阻功能层，所述双态电阻器具有双向非对称整流特性，为阻变存储器的选通器件，同其上的阻变存储器组成阻变存储单元，实现阻变存储，并解决串扰问题。

其中，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

以下结合该阻变存储器单元的制造步骤对该阻变存储器单元的结构进行详细的阐述。

在步骤S21，提供衬底。

在一个实施例中，所述衬底可以为SiO₂/n-Si，在其他实施例中，所述衬底还可以包括但不限于其他半导体或化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟等。此外，根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底可以包括各种掺杂配置。

在步骤S22，在所述衬底上形成下电极101。

可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射或其他合适的方法形成下电极101，所述下电极由至少一种以下材料构成：金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni，导电金属化合物TiN、TaN、IrO₂、ITO、IZO或者其它的导电电极材料，所述下电极的厚度可以为1nm～500nm。

在步骤S23，在所述下电极101上从下到上依次形成n型第一半导体层102、p型第二半导体层103以及n型第三半导体层104。

在一个实施例中，可以通过采用化学气相沉积、原子层沉积和分子束外延方法或其他合适的方法，在所述下电极上淀积双态电阻功能层，而后，经过不同掺杂后形成包括n型第一半导体层102、p型第二半导体层103以及n型第三半导体层104的n-p-n结构，所述双态电阻功能层可以为：Si、Ge、GaAs，LnP、SiGe或其他合适的材料，双态电阻功能层的厚度可以为10nm～500nm。

在另一个实施例中，可以通过淀积第一半导体层102后进行掺杂形成n型第一半导体层102，而后，淀积第二半导体层103后进行掺杂形成p型第二半导体层103，而后，淀积第三半导体层104后进行掺杂形成n型第三半导体层104，从而形成n-p-n结构，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

在步骤S24，在所述n型第三半导体层104上形成共用电极105。

可以通过采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射或其他合适的方法形成共用电极105，共用电极可以由至少一种以下材料构成：金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni，导电金属化合物TiN、TaN、IrO₂、ITO、IZO或者其它的导电电极材料，其厚度可以为1nm～500nm。

在步骤S25，在所述共用电极105上形成阻变功能层106。

可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射其他合适的方法，在所述共用电极上形成阻变功能层，所述阻变功能层可以由至少一种或至少一种以下材料经掺杂改性后形成的材料组成：CuS、AgS、AgGeSe、CuI_xS_y、ZrO₂、HfO₂、TiO₂、SiO₂、WO_x、NiO、CuO_x、ZnO、TaO_x、CoO、Y₂O₃、Si、PCMO、SZO、STO或有机材料，其厚度可以为5nm～500nm。

在步骤S26，在所述阻变功能层106上形成上电极107。

可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射或其他合适的方法，在所述阻变功能层上形成上电极，所述上电极可以由至少一种以下材料构成：W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir、Ni或TiN、TaN、IrO₂、ITO、IZO，其厚度可以为1nm～500nm。

从而形成了以具有双向整流特性的双态电阻器为选通器件的阻变存储器单元。

此外，本发明还提供了另一种阻变存储器单元，参考图9，包括：

下电极201；

下电极之上的阻变功能层202；

阻变功能层上的共用电极203；

共用电极203上的n型第一半导体层204、n型第一半导体层204上的p型第二半导体层205以及p型第二半导体层205上的n型第三半导体层206；

n型第三半导体层上的上电极207；

其中，所述下电极201、阻变功能层202和所述中间电极203构成阻态存储器21，所述中间电极203、n型第一半导体层204、p型第二半导体层205、n型第三半导体层206以及上电极207组成双态电阻器22，所述双态电阻器为具有双向非对称整流特性的选通器件。

其中，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

通过n型第一半导体层204、p型第二半导体层205、n型第三半导体层206组成n-p-n型双态电阻器的双态电阻功能层，所述双态电阻器具有双向非对称整流特性，为阻变存储器的选通器件，同其下的阻变存储器组成阻变存储单元，实现阻变存储，并解决串扰问题。

其形成步骤包括：

形成下电极201；

在所述下电极上形成阻变功能层202；

在所述阻变功能层上形成共用电极203；

在所述共用电极上从下到上依次形成n型第一半导体层204、p型第二半导体层205、n型第三半导体层206；

在所述n型第三半导体层上形成上电极207。

具体的制备方法及材料选择可以根据上述实施例中的具体步骤，在此不在赘述。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (9)

1.一种阻变存储器单元，其特征在于，包括：

阻变存储器和双态电阻器，其中，所述阻变存储器串接所述双态电阻器，所述双态电阻器为具有双向非对称整流特性的选通器件。

2.根据权利要求1所述的阻变存储器单元，其特征在于，所述阻变存储器具有单极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set、重置电压为V_reset，其中，V_set＞|V₁|，V_reset＞|V₁|，|V₃|＞|V₁|。

3.根据权利要求1所述的阻变存储器单元，其特征在于，所述阻变存储器具有单极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的重置电压为V_reset，当阻变存储器处于低阻态时，对阻变存储器单元加读电压为V_read，其中，|V₁|＜V_read＜V_reset，|V_read|＜|V₃|。

4.根据权利要求1所述的阻变存储器单元，其特征在于，所述阻变存储器具有双极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set、重置电压为V_reset，其中，V_set＞|V₁|。

5.根据权利要求1所述的阻变存储器单元，其特征在于，所述阻变存储器具有双极性阻变特性，所述双态电阻器的第一电压极性下的最大阈值电压为V₁、第二电压极性下的最大阈值电压为V₃，所述阻变存储器的设置电压为V_set，当阻变存储器处于低阻态时，对阻变存储器单元加读电压为V_read，其中，|V₁|＜V_read＜V_set，|V_read|＜|V₃|。

6.一种阻变存储器单元，其特征在于，包括：

下电极；

下电极上的n型第一半导体层、n型第一半导体层上的p型第二半导体层以及p型第二半导体层上的n型第三半导体层；

n型第三半导体层上的共用电极；

共用电极上的阻变功能层；

阻变功能层上的上电极；

其中，所述下电极、n型第一半导体层、p型第二半导体层、n型第三半导体层以及中间电极组成双态电阻器，所述中间电极、阻变功能层和上电极组成阻态存储器，所述双态电阻器为具有双向非对称整流特性的选通器件。

7.根据权利要求6中所述的阻变存储器单元，其特征在于，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

8.一种阻变存储器单元，其特征在于，包括：

下电极；

下电极之上的阻变功能层；

阻变功能层上的共用电极；

共用电极上的n型第一半导体层、n型第一半导体层上的p型第二半导体层以及p型第二半导体层上的n型第三半导体层；

n型第三半导体层上的上电极；

其中，所述下电极、n型第一半导体层、p型第二半导体层、n型第三半导体层以及中间电极组成双态电阻器，所述中间电极、阻变功能层和上电极组成阻态存储器，所述双态电阻器为具有双向非对称整流特性的选通器件。

9.根据权利要求8所述的阻变存储器单元，其特征在于，所述n型第一半导体层、p型第二半导体层和n型第三半导体层包括：Si、Ge、GaAs、InP或SiGe。

Images