CN111933197B - 一种对检测到的信号进行处理的方法及电路 - Google Patents

一种对检测到的信号进行处理的方法及电路 Download PDF

Info

Publication number
CN111933197B
CN111933197B CN202010656891.1A CN202010656891A CN111933197B CN 111933197 B CN111933197 B CN 111933197B CN 202010656891 A CN202010656891 A CN 202010656891A CN 111933197 B CN111933197 B CN 111933197B
Authority
CN
China
Prior art keywords
random access
access memory
capacitor
resistive random
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010656891.1A
Other languages
English (en)
Other versions
CN111933197A (zh
Inventor
卢年端
李泠
吴全潭
王嘉玮
耿玓
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010656891.1A priority Critical patent/CN111933197B/zh
Publication of CN111933197A publication Critical patent/CN111933197A/zh
Application granted granted Critical
Publication of CN111933197B publication Critical patent/CN111933197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种对检测到的信号进行处理的方法及电路，该电路包括：阻变存储器、负载电阻、电容器、外加电源，阻变存储器与电容器并联，阻变存储器与负载电阻串联，该外加电源施加外加电压于阻变存储器和负载电阻串联形成的电路两端，将检测到的信号作为外加电压，经过该电路的处理后，输出振荡信号，在该外加电压超出第一阈值电压时，该阻变存储器从高阻态转变为低阻态，且电容器开始放电；外加电压降至第二阈值电压以下时，阻态存储器从低阻态转变为高阻态，且该电容器开始放电；基于该电容器的充电时长、放电时长、以及经过充电和放电得到的振荡频率，获得振荡信号的波形，进而用于模拟神经元系统中对采集到的信号进行处理的过程。

Description

一种对检测到的信号进行处理的方法及电路
技术领域
本发明涉及半导体技术领域，尤其涉及一种对检测到的信号进行处理的方法及电路。
背景技术
阻变存储器(RRAM)是一种使用薄膜绝缘体电阻变化来存储信息的器件，具有三层结构，该RRAM在低阻态(LRS)和高阻态(HRS)之间转换，该RRAM中电阻变化的操作有两种模式：单极型和双极型，其中，单极型时开关方向与电压极性无关，而双极型的SET电压和RESET电压以相反的极性偏置发生。
对于上述单极型和双极型两种类型的电阻转变模式，单极型器件使用电压幅度来执行开关变化，通常需要精确控制事假在器件上的电压，双极型器件由于SET和RESET操作时电压极性分开，因此具有更好的电压裕度。
但是，如何利用该阻变存储器实现神经元信号的模拟过程是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的对检测到的信号进行处理的方法及电路。
一方面，本发明提供了一种对检测到的信号进行处理的电路，包括：
阻变存储器、负载电阻、电容器、外加电源；
所述阻变存储器与所述电容器并联，所述阻变存储器与所述负载电阻串联，所述外加电源施加外加电压于所述阻变存储器和所述负载电阻串联形成的电路两端；
将检测到的信号作为外加电压，经过所述对检测到的信号进行处理的电路的处理后，输出振荡信号；
其中，在所述外加电压超过第一阈值电压时，所述阻变存储器从高阻态转变为低阻态，且所述电容器开始放电；在所述外加电压降至第二阈值电压以下时，所述阻变存储器从低阻态转变为高阻态，且所述电容器开始充电；
基于所述电容器的充电时长、放电时长、以及经过所述充电和所述放电得到的振荡频率，获得所述振荡信号的波形。
进一步地，所述负载电阻的阻值介于所述阻变存储器处于开状态的第一阻值与处于关状态的第二阻值之间。
进一步地，所述阻变存储器具体为双极型的阻变存储器。
进一步地，所述阻变存储器，包括：
上电极层、下电极层以及所述上电极层与所述下电极层之间的阻变层。
进一步地，所述阻变层为如下任意一种：
NbOx层、HfOx层和TiOx层。
进一步地，所述上电极层为Pt，下电极层为Ta。
进一步地，在所述电容器开始充电时，所述充电时长按照如下公式得到：
其中，trise表示所述充电时长，Rr表示电容器开始充电状态时，所述阻变存储器的电阻，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，VDD表示所述阻变存储器的工作电压，C表示所述电容器的电容，RL表示所述负载电阻；
Rr＝RL//Roff，其中，Roff为所述阻变存储器处于关状态的第二阻值；
进一步地，在所述电容器开始放电时，所述放电时长按照如下公式得到：
其中，tfall表示所述放电时长，Rf表示电容器处于放电状态时，所述阻变存储器的电阻；
Rf＝RL//Ron，其中，Ron为所述阻变存储器处于开状态的第一阻值。
进一步地，所述振荡信号的振荡频率基于所述阻变存储器的第一阈值电压和第二阈值电压、所述负载电阻、电容器以及所述外加电压所确定，具体按照如下公式确定：
其中，f为所述振荡频率，α为缩小因子，Vin为所述外加电源的外加电压，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，RL表示所述负载电阻。
另一方面，本发明提供了一种对检测到的信号进行处理的方法，应用于上述的电路中，包括：
获得检测到的信号，将所述检测到的信号作为外加电源的外加电压；
在所述外加电压超过第一阈值电压时，阻变存储器从高阻态转变为低阻态，且电容器开始放电；
在所述外加电压降至第二阈值电压以下时，所述阻变存储器从低阻态转变为高阻态，且所述电容器开始充电；
基于所述电容器的放电时长、充电时长以及经过所述充电和所述放电得到的振荡频率，获得振荡信号的波形。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种对检测到的信号进行处理的电路，包括阻变存储器、负载电阻、电容器、外加电源，其中，阻变存储器与电容器并联，所述阻变存储器与负载电阻串联，该外加电源施加外加电压于阻变存储器和负载电阻串联形成的电路两端，将检测到的信号作为外加电压，经过该电路的处理后，输出振荡信号，其中，在该外加电压超出第一阈值电压时，该阻变存储器从高阻态转变为低阻态，且电容器开始放电；外加电压降至第二阈值电压以下时，阻态存储器从低阻态转变为高阻态，且该电容器开始放电；基于电容器的充电时长、放电时长、以及经过该充电和放电得到的振荡频率，获得振荡信号的波形，进而将检测到的信号作为该电路的外加电压信号，经过该电路进行处理之后，输出振荡信号，用于模拟神经元系统中对采集到的信号进行处理的过程，为后续开发出具有人工视觉感知功能的系统提供指导。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例一中对检测到的信号进行处理的电路的结构示意图；
图2示出了本发明实施例一中阻变存储器的结构示意图；
图3示出了本发明实施例二中对检测到的信号进行处理的方法的步骤流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
本发明实施例一提供了一种对检测到的信号进行处理的电路，如图1所示，包括：
阻变存储器101、负载电路102、电容器103、外加电源104。
其中，该阻变存储器101与电容器103并联，阻变存储器101与负载电阻102串联，外加电源104施加外加电压于阻变存储器101和负载电阻102串联形成的电路两端。
将检测到的信号作为外加电压，经过该对检测到的信号进行处理的电路的处理后，输出振荡信号。
其中，该外加电压超过第一阈值电压时，该阻变存储器101从高阻态转变为低阻态，且电容器103开始放电，在外加电压降至第二阈值电压以下时，阻态存储器101从低阻态转变为高阻态，且电容器103开始充电。
基于该电容器的充电时长、放电时长、以及经过充电和放电得到的振荡频率，获得振荡信号的波形。
采用上述的电路，实现了阻变存储器101的信号随时间变化的振荡输出，进而使得该电路能够模拟神经元系统中对采集到的信号进行处理的过程。
在一种可选的实施方式中，该负载电阻的阻值介于该阻变存储器在处于开(ON)状态的第一阻值与处于关(OFF)状态的第二阻值之间。若所选择的负载电阻的阻值不是位于该两个阻值之间，则无法实现该电路随时间变化的振荡输出。
在一种可选的实施方式中，该阻变存储器101具体为双极型的阻变存储器，双极型器件的置位(SET)和复位(RESET)操作时电压极性是分开的，因此，更适合该电路中用于模拟神经突触相关的功能。
如图2所示，该双极型的阻变存储器包括：上电极层201、下电极层202以及该上电极层201和下电极层202之间的阻变层203，该阻变层203具体为氧化物阻变层。具体为如下任意一种：
NbOx层、HfOx层和TiOx层。在此不再具体限定。
该上电极层201为Pt(铂)，该下电极层202为Ta(钽)。
在该阻变存储器101与电容器103并联时，该电容器103具体可以是阻变存储器101内部存在的本征器件，也可以是在该阻变存储器101外部并联的电容器103，在本发明实施例中不作限定。
在外加电源104施加外加电压Vin时，电容器被充电，此时，阻变存储器承受着大部分的电压降(即RHRS＞RL)；在外加电压Vin超过第一阈值电压时，即超过Vth时，该阻变存储器从高阻态转变为低阻态，该阻变存储器的电压降将突然减小(即RLRS＜RL)，从而使得电容器放电；在外加电压Vin降至第二阈值电压以下时，该阻变存储器将重新由低阻态转变为高阻态，且由于分压效应，电容器将开始再次充电。
该检测到的信号作为外加电源104施加的外加电压，该检测到的信号具体是图像数据。
其中，在该电容器开始充电时，该充电时长按照如下公式得到：
其中，trise表示充电时长，Rr表示电容器开始充电时，阻变存储器的电阻，Vth表示第一阈值电压，Vhold表示第二阈值电压，VDD表示阻变存储器的工作电压，C表示电容器的电容，RL表示负载电阻。
Rr＝RL//Roff，具体地，该电容器开始充电时，阻变存储器的电阻等于该负载电阻RL的阻值与该阻变存储器101处于关(OFF)状态的第二阻值并联后的阻值相等。Roff为阻变存储器处于关(OFF)状态的第二阻值。
在该电容器开始放电时，放电时长按照如下公式得到：
tfall表示放电时长，Rf表示电容器开始放电时，阻变存储器的电阻，Vth表示第一阈值电压，Vhold表示第二阈值电压，VDD表示阻变存储器的工作电压，C表示电容器的电容，RL表示负载电阻。
Rf＝RL//Ron，具体地，该电容器开始放电时，阻变存储器的电阻等于该负载电阻RL的阻值与该阻变存储器101处于开(ON)状态的第一阻值并联后的阻值相等。Ron为阻变存储器处于开(ON)状态的第一阻值。
在使用不同的负载电阻元件或者电容器时，阻变存储器输出的信号将表现出不同的振荡行为。例如，振荡频率会随着负载电阻或电容器的减小而增加，由于该振荡达到第一阈值电压Vth之前充电时间的减少。
该振荡频率基于该阻变存储器的第一阈值电压和第二阈值电压、负载电阻、电容器以及外加电压所确定，具体是按照如下公式确定：
其中，f为振荡频率，α为缩小因子，Vin为外加电源的外加电压，Vth为第一阈值电压，Vhold为第二阈值电压，RL为负载电阻。
基于该电容器的充电时长、放电时长、以及经过充电和放电得到的振荡频率，获得振荡信号的波形。
通过输出该振荡信号，以实现对神经元系统中对采集到的信号进行处理的过程，为后续开发出具有人工视觉感知功能的系统提供指导。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种对检测到的信号进行处理的电路，包括阻变存储器、负载电阻、电容器、外加电源，其中，阻变存储器与电容器并联，所述阻变存储器与负载电阻串联，该外加电源施加外加电压于阻变存储器和负载电阻串联形成的电路两端，将检测到的信号作为外加电压，经过该电路的处理后，输出振荡信号，其中，在该外加电压超出第一阈值电压时，该阻变存储器从高阻态转变为低阻态，且电容器开始放电；外加电压降至第二阈值电压以下时，阻态存储器从低阻态转变为高阻态，且该电容器开始放电；基于电容器的充电时长、放电时长、以及经过该充电和放电得到的振荡频率，获得振荡信号的波形，进而将检测到的信号作为该电路的外加电压信号，经过该电路进行处理之后，输出振荡信号，用于模拟神经元系统中对采集到的信号进行处理的过程，为后续开发出具有人工视觉感知功能的系统提供指导。
实施例二
基于相同的发明构思，本发明提供了一种对检测到的信号进行处理的方法，应用于实施例一中对检测到的信号进行处理的电路中，如图3所示，包括：
S301，获得检测到的信号，将所述检测到的信号作为外加电源的外加电压；
S302a，在所述外加电压超过第一阈值电压时，阻变存储器从高阻态转变为低阻态，且电容器开始放电；
S302b，在所述外加电压降至第二阈值电压以下时，所述阻变存储器从低阻态转变为高阻态，且所述电容器开始充电；
S303，基于所述电容器的放电时长、充电时长以及经过所述充电和所述放电得到的振荡频率，获得振荡信号的波形。
在一种可选的实施方式中，所述充电时长按照如下公式得到：
其中，trise表示所述充电时长，Rr表示电容器开始充电状态时，所述阻变存储器的电阻，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，VDD表示所述阻变存储器的工作电压，C表示所述电容器的电容，RL表示所述负载电阻；
Rr＝RL//Roff，其中，Roff为所述阻变存储器处于关状态的第二阻值。
在一种可选的实施方式中，所述放电时长按照如下公式得到：
其中，tfall表示所述放电时长，Rf表示电容器处于放电状态时，所述阻变存储器的电阻；
Rf＝RL//Ron，其中，Ron为所述阻变存储器处于开状态的第一阻值。
在一种可选的实施方式中，所述振荡频率具体按照如下公式得到：
其中，f为所述振荡频率，α为缩小因子，Vin为所述外加电源的外加电压，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，RL表示所述负载电阻。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种对检测到的信号进行处理的电路，其特征在于，包括：
阻变存储器、负载电阻、电容器、外加电源；
所述阻变存储器与所述电容器并联，所述阻变存储器与所述负载电阻串联，所述外加电源施加外加电压于所述阻变存储器和所述负载电阻串联形成的电路两端；
将检测到的信号作为所述外加电压，经过所述对检测到的信号进行处理的电路的处理后，输出振荡信号；
其中，在所述外加电压超过第一阈值电压时，所述阻变存储器从高阻态转变为低阻态，且所述电容器开始放电；在所述外加电压降至第二阈值电压以下时，所述阻变存储器从低阻态转变为高阻态，且所述电容器开始充电；
基于所述电容器的充电时长、放电时长、以及经过所述充电和所述放电得到的振荡频率，获得所述振荡信号的波形；
所述振荡频率具体按照如下公式得到：
其中，f为所述振荡频率，α为缩小因子，Vin为所述外加电源的外加电压，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，RL表示所述负载电阻。
2.如权利要求1所述的电路，其特征在于，所述负载电阻的阻值介于所述阻变存储器处于开状态的第一阻值与处于关状态的第二阻值之间。
3.如权利要求1所述的电路，其特征在于，所述阻变存储器具体为双极型的阻变存储器。
4.如权利要求1所述的电路，其特征在于，所述阻变存储器，包括：
上电极层、下电极层以及所述上电极层与所述下电极层之间的阻变层。
5.如权利要求4所述的电路，其特征在于，所述阻变层为如下任意一种：
NbOx层、HfOx层和TiOx层。
6.如权利要求4所述的电路，其特征在于，所述上电极层为Pt，下电极层为Ta。
7.如权利要求2所述的电路，其特征在于，所述充电时长按照如下公式得到：
其中，trise表示所述充电时长，Rr表示电容器开始充电状态时，所述阻变存储器的电阻，Vth表示所述第一阈值电压，Vhold表示所述第二阈值电压，VDD表示所述阻变存储器的工作电压，C表示所述电容器的电容，RL表示所述负载电阻；
Rr＝RL//Roff，其中，Roff为所述阻变存储器处于关状态的第二阻值。
8.如权利要求7所述的电路，其特征在于，所述放电时长按照如下公式得到：
其中，tfall表示所述放电时长，Rf表示电容器处于放电状态时，所述阻变存储器的电阻；
Rf＝RL//Ron，其中，Ron为所述阻变存储器处于开状态的第一阻值。
9.一种对检测到的信号进行处理的方法，应用于权利要求1-8任一项中所述的对检测到的信号进行处理的电路中，其特征在于，包括：
获得检测到的信号，将所述检测到的信号作为外加电源的外加电压；
在所述外加电压超过第一阈值电压时，阻变存储器从高阻态转变为低阻态，且电容器开始放电；
在所述外加电压降至第二阈值电压以下时，所述阻变存储器从低阻态转变为高阻态，且所述电容器开始充电；
基于所述电容器的放电时长、充电时长以及经过所述充电和所述放电得到的振荡频率，获得振荡信号的波形。
CN202010656891.1A 2020-07-09 2020-07-09 一种对检测到的信号进行处理的方法及电路 Active CN111933197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010656891.1A CN111933197B (zh) 2020-07-09 2020-07-09 一种对检测到的信号进行处理的方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010656891.1A CN111933197B (zh) 2020-07-09 2020-07-09 一种对检测到的信号进行处理的方法及电路

Publications (2)

Publication Number Publication Date
CN111933197A CN111933197A (zh) 2020-11-13
CN111933197B true CN111933197B (zh) 2023-08-11

Family

ID=73312778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010656891.1A Active CN111933197B (zh) 2020-07-09 2020-07-09 一种对检测到的信号进行处理的方法及电路

Country Status (1)

Country Link
CN (1) CN111933197B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750979A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 阻变存储器单元
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324976B2 (en) * 2011-04-01 2012-12-04 Hewlett-Packard Development Company, L.P. Oscillator circuitry having negative differential resistance
US10700638B2 (en) * 2016-04-28 2020-06-30 Hewlett Packard Enterprise Development Lp Spike train generating circuit
US10528865B2 (en) * 2016-06-21 2020-01-07 International Business Machines Corporation System to duplicate neuromorphic core functionality

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750979A (zh) * 2011-04-21 2012-10-24 中国科学院微电子研究所 阻变存储器单元
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法

Also Published As

Publication number Publication date
CN111933197A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US9564218B2 (en) Associative memory circuit
Mehonic et al. Emulating the electrical activity of the neuron using a silicon oxide RRAM cell
US11024378B2 (en) Memory systems and memory programming methods
US8675391B2 (en) Refreshing memristive systems
JP4248187B2 (ja) 集積回路装置及びニューロ素子
KR102358622B1 (ko) 오보닉 임계 스위치를 이용한 인공 뉴런 소자, 그것을 포함하는 인공 신경 칩 및 사용자 장치
US8324976B2 (en) Oscillator circuitry having negative differential resistance
Wang et al. A configurable artificial neuron based on a threshold-tunable TiN/NbOₓ/Pt Memristor
US20130173515A1 (en) Electronic synapses from stochastic binary memory devices
US11043265B2 (en) Memory devices with volatile and non-volatile behavior
Mahalanabis et al. Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons
US11849654B2 (en) Proton-based two-terminal volatile memristive devices
CN111933197B (zh) 一种对检测到的信号进行处理的方法及电路
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
Xie et al. Temporal Pattern Coding in Ionic Memristor‐Based Spiking Neurons for Adaptive Tactile Perception
US9001558B2 (en) Method for nondestructively reading resistive memory elements
Wang et al. Unconventional computing with diffusive memristors
KR101510991B1 (ko) 저항변화 메모리를 이용한 신경회로망 형태 분류기 및 형태 분류 방법
US5223750A (en) Artificial neural function circuit having organic thin film elements
CN111985633A (zh) 一种模拟人工感知神经元的方法及电路
Gale et al. The short-term memory (dc response) of the memristor demonstrates the causes of the memristor frequency effect
KR20190066400A (ko) 다중 레벨의 가중치 소자
CN111630528B (zh) 类神经电路以及运作方法
CN113532489A (zh) 一种基于莫特绝缘体忆阻器的电容型传感架构
JPH08522U (ja) 静電印刷書込み装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant