JPWO2013046643A1 - 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 - Google Patents
不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 Download PDFInfo
- Publication number
- JPWO2013046643A1 JPWO2013046643A1 JP2013523405A JP2013523405A JPWO2013046643A1 JP WO2013046643 A1 JPWO2013046643 A1 JP WO2013046643A1 JP 2013523405 A JP2013523405 A JP 2013523405A JP 2013523405 A JP2013523405 A JP 2013523405A JP WO2013046643 A1 JPWO2013046643 A1 JP WO2013046643A1
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- memory element
- state
- electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
Abstract
Description
[不揮発性記憶素子の構成]
図1Aは、本発明の実施の形態1に係る不揮発性記憶素子の構成を示す断面図である。
次に、本実施の形態の不揮発性記憶素子100の製造方法の一例について説明する。なお、以下で説明する、各工程における手法、材料、膜厚、その他の条件等についてはあくまでも例示であり、本実施の形態はこれに限定されない。
以下では、上述のようにして作製された不揮発性記憶素子100の抵抗状態の保持特性について、本発明者等が実験によって新たに見出した知見について詳細に説明する。なお、以下で説明する、電圧値、パルス幅、印加回数、抵抗値等はあくまでも、当該知見を説明する実験例を示すものであり、本実施の形態はこれに限定されない。
不揮発性記憶素子100の第1の電極103及び第2の電極105間に電気的パルス信号を与えることにより抵抗変化を起こさせた。以下では、電気的パルス信号として電圧パルスを用いた場合について説明する。なお、本明細書では、第1の電極103を基準にして電圧の正負を表現する。すなわち、第1の電極103に対して、高い電圧を第2の電極105に印加した場合の電圧は“正”であり、同じく低い電圧を第2の電極105に印加した場合の電圧は“負”である。不揮発性記憶素子100は、正の電圧が与えられた場合に高抵抗化し、負の電圧が与えられた場合に低抵抗化する。
上述したようにして抵抗値を設定した不揮発性記憶素子201を室温に保持し、20秒毎に50mVの電圧を印加して不揮発性記憶素子201の抵抗値を測定した。なお、このような50mV程度の低い電圧では、不揮発性記憶素子201の抵抗値は変化しない。
上述したように、抵抗変化現象は、抵抗変化層104中に微小なフィラメントが形成され、この微小なフィラメント中で酸化還元反応が起こり、抵抗変化層104の抵抗値が変化することによって発生すると考えられる。したがって、今回発明者等が発見した揺らぎ現象も、この微小なフィラメント中の導通状態が何らかの影響で変化することにより発生していると考えられる。具体的には、酸素原子が不完全な結合をしたり、乖離をしたりすることで揺らぎが発生している可能性があると考えられる。また、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり、放出されたりすることで、電気的なポテンシャルが変化して抵抗状態が揺らいでいる可能性も考えられる。したがって、微小なフィラメントが関係して抵抗値が増減するような構造を有する抵抗変化型の不揮発性記憶素子であれば、その程度の大小はあるものの、揺らぎ現象は必然的に発生するものであると推測される。
本実施の形態のデータ書き込み方法は、上述の新規の知見に基づいて見出されたものである。以下に、本実施の形態のデータ書き込み方法について説明する。
以下、HR書き込み及びLR書き込みの際に用いられる揺らぎ判定電圧パルスの電圧値の望ましい範囲について説明する。
実施の形態2は、実施の形態1において説明した不揮発性記憶素子を用いて構成される、1トランジスタ/1不揮発性記憶部型(いわゆる1T1R型)の不揮発性記憶装置である。
図12は、本発明の実施の形態2に係る不揮発性記憶装置の構成の一例を示すブロック図である。図12に示すとおり、本実施の形態の不揮発性記憶装置300は、不揮発性記憶素子R311〜R322を具備するメモリセルアレイ301と、アドレスバッファ302と、制御部303と、行デコーダ304と、ワード線ドライバ305と、列デコーダ306と、ビット線/プレート線ドライバ307とを備えている。また、ビット線/プレート線ドライバ307はセンス回路(センスアンプ)を備えており、ビット線またはプレート線に流れる電流を測定することができる。
以下、上述しように構成される不揮発性記憶装置300の動作例を、上記の書き込みモード、読み出しモード、及び消去モードの各モードに分けて説明する。
制御部303は、書き込みモードにおいて、実施の形態1において図7Aを参照しながら説明したS105〜S109を実行する。具体的に説明すると、制御部303は、ビット線/プレート線ドライバ307に対して、「書き込み電圧印加」及び「第1揺らぎ判定電圧」をそれぞれ指示する制御信号CONTをこの順に出力する。これにより、メモリセルMC311に対して、「LR書き込み処理」(S105)及び「揺らぎ判定書き込み処理」(S106)が行われることになる。
制御部303は、読み出しモードにおいて、「読み出し電圧印加」を指示する制御信号CONTをビット線/プレート線ドライバ307に出力する。これを受けたビット線/プレート線ドライバ307は、ビット線B1とプレート線P1との間に読み出し電圧VREAD(読み出し電圧パルス)を印加し、その後、プレート線P1に流れる電流の電流値を示す信号IREADを制御部303に出力する。
制御部303は、消去モードにおいて、実施の形態1において図7Aを参照しながら説明したステップS102〜S104、S108及びS109を実行する。具体的に説明すると、制御部303は、ビット線/プレート線ドライバ307に対して、「消去電圧印加」及び「第2揺らぎ判定電圧」をそれぞれ指示する制御信号CONTをこの順に出力する。これにより、メモリセルMC311に対して、「HR書き込み処理」(S102)及び「揺らぎ判定書き込み処理」(S103)が行われることになる。
実施の形態3は、実施の形態1において説明した不揮発性記憶素子を用いて構成される、クロスポイント型の不揮発性記憶装置である。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点(立体交差点)にアクティブ層を介在させた態様の記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。
図13は、本発明の実施の形態3に係る不揮発性記憶装置の構成の一例を示すブロック図である。図13に示すように、本実施の形態の不揮発性記憶装置400は、不揮発性記憶素子R11〜R33を具備するメモリセルアレイ401と、アドレスバッファ402と、制御部403と、行デコーダ404と、ワード線ドライバ405と、列デコーダ406と、ビット線ドライバ407とを備えている。また、ビット線ドライバ407はセンス回路を具備しており、ビット線に流れる電流を測定することができる。
次に、上述したように構成された不揮発性記憶装置400の動作例を、書き込みモード、消去モード及び呼び出しモードの各モードに分けて説明する。なお、ビット線及びワード線を選択する方法、並びに電圧パルスを印加する方法等については、周知のものが利用可能であるため、詳細な説明を省略する。
制御部403は、書き込みモードにおいて、実施の形態1において図7Aを参照しながら説明したS105〜S109を実行する。具体的に説明すると、メモリセルMC22に“1”を表すデータを書き込む場合、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403によって、ワード線W2に書き込み電圧パルスが印加され、さらに、ワード線W2に第1揺らぎ判定電圧パルスが印加される。これにより、メモリセルMC22に対して、「LR書き込み処理」(S105)及び「揺らぎ判定書き込み処理」(S106)が行われることになる。
メモリセルMC22に書き込まれているデータを読み出す場合、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403により、ワード線W2に読み出し電圧パルスが印加される。
制御部403は、消去モードにおいて、実施の形態1において図7Aを参照しながら説明したS102〜S104、S108及びS109を実行する。具体的に説明すると、メモリセルMC22に“0”を表すデータを書き込む場合、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403によって、ワード線W2に消去電圧パルスが印加され、さらに、ワード線W2に第2揺らぎ判定電圧パルスが印加される。これにより、メモリセルMC22に対して、「HR書き込み処理」(S102)及び「揺らぎ判定書き込み処理」(S103)が行われることになる。
上記の各実施の形態においては、HR書き込み及びLR書き込みの両方の場合に揺らぎ判定電圧パルスの書き込みを行っているが、いずれか一方の場合のみに行うようにしてもよい。特に、抵抗値の揺らぎ現象は低抵抗状態の場合よりも高抵抗状態の場合の方がより顕著に表れることが観察されていることから、HR書き込みの場合にのみ揺らぎ判定電圧パルスの書き込みを行うようにしてもよい。
101 基板
102 層間絶縁膜
103 第1の電極
104 抵抗変化層
104a 第1の金属酸化物層
104b 第2の金属酸化物層
105 第2の電極
202 負荷抵抗
203、204 端子
300、400 不揮発性記憶装置
301、401 メモリセルアレイ
302、402 アドレスバッファ
303、403 制御部
304、404 行デコーダ
305、405 ワード線ドライバ
306、406 列デコーダ
307 ビット線/プレート線ドライバ
407 ビット線ドライバ
MC11〜MC33、MC311〜MC322 メモリセル
T311〜T322 選択トランジスタ
D11〜D33 電流制御素子
前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加する第1の印加ステップと、前記第1の印加ステップの後で、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する第2の印加ステップと、前記第2の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定ステップと、前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する第3の印加ステップとを含み、前記判定ステップは、前記第2の印加ステップの後に、前記不揮発性記憶素子の抵抗状態を変化させるための他の電圧パルスが印加されることなく実行される。
[0014]
また、上述した課題を解決するために、本発明の一の態様の不揮発性記憶装置は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加し、その後、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する書き込み部と、前記第2の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定部と、前記判定部により前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する再書き込み部とを備え、前記判定部による判定は、前記書き込み部による前記第2の電圧パルスの印加の後に、前記不揮発性記憶素子の抵抗状態を変化させるための他の電圧パルスが印加されることなく実行される。
発明の効果
み方法は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加する第1の印加ステップと、前記第1の印加ステップの後で、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する第2の印加ステップと、前記第2の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定ステップと、前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する第3の印加ステップとを含み、前記第1の状態が低抵抗状態であり、前記第2の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態であり、前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに、前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下である。
また、本発明の他の態様の不揮発性記憶素子のデータ書き込み方法は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加する第1の印加ステップと、前記第1の印加ステップの後で、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する第2の印加ステップと、前記第2の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定ステップと、前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する第3の印加ステップとを含み、前記第1の状態が高抵抗状態であり、前記第2の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態であり、前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに、前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である。
また、本発明の他の態様の不揮発性記憶装置は、第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加し、その後、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する書き込み部と、前記第2の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定部と、前記判定部により前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する再書き込み部とを備え、前記第1の状態が高抵抗状態であり、前記第2の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態であり、前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに、前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である。
Claims (26)
- 第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、
前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加する第1の印加ステップと、
前記第1の印加ステップの後で、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する第2の印加ステップと、
前記第2の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定ステップと、
前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する第3の印加ステップと
を含む不揮発性記憶素子のデータ書き込み方法。 - 前記第1の状態が低抵抗状態であり、前記第2の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態である
請求項1に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下である
請求項2に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記最小の電圧は、0.6Vであり、
前記最大の電圧は、1.3Vである
請求項3に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第1の状態が高抵抗状態であり、前記第2の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態である
請求項1に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である
請求項5に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記最小の電圧は、0.05Vであり、
前記最大の電圧は、0.75Vである
請求項6に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第3の電圧パルスが、前記第1の電圧パルスと同じ電圧値である
請求項1〜7のいずれか1項に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第3の電圧パルスが、前記第1の電圧パルスに比べて電圧値の絶対値が大きい
請求項1〜7のいずれか1項に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記金属酸化物がタンタル酸化物である
請求項1〜9のいずれか1項に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記不揮発性記憶素子は、前記第1の電極及び前記第2の電極間に印加される電圧パルスの極性に応じて、当該不揮発性記憶素子の抵抗状態が前記第1の状態から前記第2の状態、又は、前記第2の状態から前記第1の状態に遷移するバイポーラ型の記憶素子である
請求項1〜10のいずれか1項に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記抵抗変化層は、第1の金属の酸化物を含む第1の金属酸化物層と、第2の金属の酸化物を含む第2の金属酸化物層とを含む積層構造を有し、
前記第1の金属酸化物層の酸素不足度は、前記第2の金属酸化物層の酸素不足度よりも大きい
請求項1〜11のいずれか1項に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第2の金属酸化物層は、当該第2の金属酸化物層内に、局所的に高い電流密度の電流を流す電流経路であるフィラメントを有する
請求項12に記載の不揮発性記憶素子のデータ書き込み方法。 - 前記第2の金属酸化物層は、当該第2の金属酸化物層内に、局所的に高い酸素欠陥濃度をもつ領域を有する
請求項12に記載の不揮発性記憶素子のデータ書き込み方法。 - 第1の電極と、第2の電極と、前記第1の電極及び前記第2の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、
前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を第1の状態から第2の状態へ変化させるための第1の電圧パルスを印加し、その後、前記第1の電極及び前記第2の電極間に、前記第1の電圧パルスと同じ極性で、かつ前記第1の電圧パルスよりも電圧値の絶対値が小さい第2の電圧パルスを印加する書き込み部と、
前記第2の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第2の状態であるか否かを判定する判定部と、
前記判定部により前記不揮発性記憶素子の抵抗状態が前記第2の状態でないと判定された場合、前記第1の電極及び前記第2の電極間に、前記不揮発性記憶素子の抵抗状態を前記第1の状態から前記第2の状態へ変化させるための第3の電圧パルスを印加する再書き込み部と
を備える不揮発性記憶装置。 - 前記第1の状態が低抵抗状態であり、前記第2の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態である
請求項15に記載の不揮発性記憶装置。 - 前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下である
請求項16に記載の不揮発性記憶装置。 - 前記最小の電圧は、0.6Vであり、
前記最大の電圧は、1.3Vである
請求項17に記載の不揮発性記憶装置。 - 前記第1の状態が高抵抗状態であり、前記第2の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態である
請求項15に記載の不揮発性記憶装置。 - 前記第2の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第1の電極及び前記第2の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である
請求項19に記載の不揮発性記憶装置。 - 前記最小の電圧は、0.05Vであり、
前記最大の電圧は、0.75Vである
請求項20に記載の不揮発性記憶装置。 - 前記金属酸化物がタンタル酸化物である
請求項15〜21のいずれか1項に記載の不揮発性記憶装置。 - 前記不揮発性記憶素子は、前記第1の電極及び前記第2の電極間に印加される電圧パルスの極性に応じて、当該不揮発性記憶素子の抵抗状態が前記第1の状態から前記第2の状態、又は、前記第2の状態から前記第1の状態に遷移するバイポーラ型の記憶素子である
請求項15〜22のいずれか1項に記載の不揮発性記憶装置。 - 前記抵抗変化層は、第1の金属の酸化物を含む第1の金属酸化物層と、第2の金属の酸化物を含む第2の金属酸化物層とを含む積層構造を有し、
前記第1の金属酸化物層の酸素不足度は、前記第2の金属酸化物層の酸素不足度よりも大きい
請求項15〜23のいずれか1項に記載の不揮発性記憶装置。 - 前記第2の金属酸化物層は、当該第2の金属酸化物層内に、局所的に高い電流密度の電流を流す経路であるフィラメントを有する
請求項24に記載の不揮発性記憶装置。 - 前記第2の金属酸化物層は、当該第2の金属酸化物層内に、局所的に高い酸素欠陥濃度をもつ領域を有する
請求項24に記載の不揮発性記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013523405A JP5390730B2 (ja) | 2011-09-28 | 2012-09-25 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212088 | 2011-09-28 | ||
JP2011212088 | 2011-09-28 | ||
PCT/JP2012/006093 WO2013046643A1 (ja) | 2011-09-28 | 2012-09-25 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
JP2013523405A JP5390730B2 (ja) | 2011-09-28 | 2012-09-25 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5390730B2 JP5390730B2 (ja) | 2014-01-15 |
JPWO2013046643A1 true JPWO2013046643A1 (ja) | 2015-03-26 |
Family
ID=47994726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013523405A Active JP5390730B2 (ja) | 2011-09-28 | 2012-09-25 | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20130286714A1 (ja) |
JP (1) | JP5390730B2 (ja) |
CN (1) | CN103314411A (ja) |
WO (1) | WO2013046643A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038675A (ja) * | 2012-08-15 | 2014-02-27 | Sony Corp | 記憶装置および駆動方法 |
TWI584283B (zh) | 2014-07-16 | 2017-05-21 | 東芝股份有限公司 | 非揮發性記憶裝置及其控制方法 |
US9246091B1 (en) * | 2014-07-23 | 2016-01-26 | Intermolecular, Inc. | ReRAM cells with diffusion-resistant metal silicon oxide layers |
TWI556245B (zh) * | 2015-02-16 | 2016-11-01 | 國立中山大學 | 電阻式記憶體 |
JP6628053B2 (ja) * | 2015-03-27 | 2020-01-08 | パナソニックIpマネジメント株式会社 | 半導体記憶装置の書き換え方法 |
CN107342105B (zh) * | 2016-04-28 | 2020-02-07 | 华邦电子股份有限公司 | 电阻式记忆胞的写入方法及电阻式内存 |
WO2018004697A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Dual layer metal oxide rram devices and methods of fabrication |
JP2018156701A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8022502B2 (en) * | 2007-06-05 | 2011-09-20 | Panasonic Corporation | Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element |
WO2008153124A1 (ja) * | 2007-06-15 | 2008-12-18 | Nec Corporation | 半導体装置及びその駆動方法 |
FR2922184B1 (fr) * | 2007-10-10 | 2010-01-08 | Faurecia Bloc Avant | Procede de construction d'un vehicule automobile. |
JP5082130B2 (ja) * | 2008-02-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5171955B2 (ja) * | 2008-08-29 | 2013-03-27 | 株式会社東芝 | 多値抵抗変化型メモリ |
US8406035B2 (en) * | 2009-05-14 | 2013-03-26 | Panasonic Corporation | Nonvolatile memory device and method of writing data to nonvolatile memory device |
-
2012
- 2012-09-25 US US13/989,282 patent/US20130286714A1/en not_active Abandoned
- 2012-09-25 WO PCT/JP2012/006093 patent/WO2013046643A1/ja active Application Filing
- 2012-09-25 JP JP2013523405A patent/JP5390730B2/ja active Active
- 2012-09-25 CN CN2012800038012A patent/CN103314411A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20130286714A1 (en) | 2013-10-31 |
JP5390730B2 (ja) | 2014-01-15 |
CN103314411A (zh) | 2013-09-18 |
WO2013046643A1 (ja) | 2013-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5390730B2 (ja) | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 | |
US9378817B2 (en) | Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device | |
JP5450911B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
JP5313413B2 (ja) | 抵抗変化素子の駆動方法、及び不揮発性記憶装置 | |
JP4607252B2 (ja) | 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置 | |
JP5352032B2 (ja) | 不揮発性記憶素子および不揮発性記憶装置 | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
JP5128718B2 (ja) | 不揮発性記憶素子の駆動方法および不揮発性記憶装置 | |
WO2010109876A1 (ja) | 抵抗変化素子の駆動方法及び不揮発性記憶装置 | |
JPWO2007023569A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP5400253B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
WO2007046145A1 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
JP5966150B2 (ja) | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 | |
WO2013021649A1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
JP7080178B2 (ja) | 不揮発性記憶装置、及び駆動方法 | |
JP5680927B2 (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
JP5380611B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
JP2013254539A (ja) | 半導体記憶装置 | |
JP5431267B2 (ja) | 抵抗変化素子の駆動方法及び不揮発性記憶装置 | |
JP5291270B1 (ja) | 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法 | |
JP2012169000A (ja) | 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5390730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |