KR101081739B1 - 비휘발성 저항 스위칭 메모리 소자 - Google Patents

Abstract

본 발명에 따라서 비휘발성 저항 스위칭 메모리 소자가 제공되는데, 바닥 전극 역할을 하는 p형 Si 기판과; 상기 Si 기판 위에 형성되어, 비휘발성 메모리 소자의 동작 전압을 제어하고 전류의 ON/OFF 비를 증대시키는 절연층과; 상기 절연층 상에 형성되는 저항성 스위칭 거동층과; 상기 저항성 스위칭 거동층 상에 형성되는 금속층을 포함하는 것을 특징으로 한다.

Description

비휘발성 저항 스위칭 메모리 소자{NON-VOLATILE RESISTIVE SWITCHING MEMORY STRUCTURE}

본 발명은 비휘발성 저항 스위칭 메모리 소자에 관한 것으로서, 보다 구체적으로는 제어 가능한 저항성 스위칭 거동(resistive switching behavior)을 나타내는 구조를 포함하는 비휘발성 저항 스위칭 메모리 소자에 관한 것이다.

나노 크기의 비휘발성 메모리 소자에 대한 최근의 시장 요구는 여러 저항성 스위칭 현상에 대한 관심을 일으키고 있다. 포토리소그래피 기법을 이용하여, 현대의 반도체 비휘발성 메모리 소자의 크기를 줄여 대용량을 달성하였다. 그러나, 종래의 메모리 소자 스케일링은 가까운 장래에 기술적으로 그리고 물리적으로 한계에 도달할 것으로 예상된다.

상기 문제를 극복하기 위하여, 종래의 스케일링 기술에 대한 대안으로서 다른 재료 및/또는 3차원 구조가 제안되고 있다. ReRAM(resistance random access memory)의 카테고리에 속하는 전압 제어식 쌍안정(bi-stable) 저항성 스위칭 거동은 테라-비트 비휘발성 메모리 소자에 대한 대안을 제시할 수 있을 것으로 예상된 다. 상기 ReRAM 메모리 소자는 두 금속 전극 사이에 절연성 혹은 반도체 재료가 샌드위치되어 있는 커패시터형 구조이다.

저항성 스위칭은 Cu₂O, ZrO₂, Ta₂O₅, SiO, NiO와 같은 바이너리 금속 산화물로 이루어진 매우 다양한 금속-절연체-금속(MIM) 구조에서 보고되고 있다. 여러 산화물 재료 중에서, NiO는 그 단순한 조성, 명확한 스위칭 특성 및 높은 ON/OFF 비 때문에, 집중적으로 연구되고 있다. 저항성 스위칭의 구동 메커니즘을 위한 여러 모델들이 제안되었다(예컨대, 전하 트랩 모델(charge trap model), 전도성 필라멘트 모델(conductive filamemt model)). 최근에, 몇몇 논문들은 NiO 필름 중에 있는 금속 Ni 결함과 관련되는 필라멘트 채널의 기원에 대한 통찰력을 제공하였다(예컨대 Son and Y.H. Shin, Appl. Phys. Lett., 92, 222106(2008) 참조).

다른 한편으로, 실리콘은 미소 전자소자 및 MEMS에서 가장 인기 있는 기판이며, 훌륭한 집적 플랫폼(integration platform)의 역할을 수행한다. 베어 산화물(bare oxides) 상의 박막 소자에서 누설, 이력 및 다른 비-이상적인 거동이 관찰된다.

그러나, 종래의 ReRAM과 같은 비휘발성 메모리에서는 저항성 스위칭 거동을 제어할 수 있는 수단이 제공되지 않고 있으며, 동작 전압 역시 특성 소자 용례에 맞게 조절하거나 최적화하지 못하고 있다.

본 발명은 제어 가능한 저항성 스위칭 거동을 나타내는 이중층을 갖는 비휘발성 저항 스위칭 메모리 소자를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 메모리 소자의 동작 전압을 제어할 수 있는 구조를 갖는 비휘발성 저항 스위칭 메모리 소자를 제공하는 것이다.

본 발명의 또 다른 목적은 데이터를 빨리 정확하게 읽을 수 있는 수단이 마련된 비휘발성 저항 스위칭 메모리 소자를 제공하는 것이다.

본 발명의 또 다른 목적은 저항성 스위칭 거동 특성을 나타내는 박막을 이용하여 동작 전압을 제어할 수 있는 수단이 구비된 비휘발성 저항 스위칭 메모리 소자를 제공하는 것이다.

상기 과제를 달성하기 위하여, 본 발명에 따라서 비휘발성 저항 스위칭 메모리 소자가 제공되는데, 바닥 전극 역할을 하는 p형 Si 기판과; 상기 Si 기판 위에 형성되어, 비휘발성 메모리 소자의 동작 전압을 제어하고 전류의 ON/OFF 비를 증대시키는 절연층과; 상기 절연층 상에 형성되는 저항성 스위칭 거동층과; 상기 저항성 스위칭 거동층 상에 형성되는 금속층을 포함하는 것을 특징으로 한다.

본 발명에 따르면, 상기 비휘발성 저항 스위칭 메모리 소자의 저항 스위칭 특성은 상기 절연층의 두께에 의존한다.

본 발명에 따르면, 상기 비휘발성 저항 스위칭 메모리 소자의 동작 전압은 상기 절연층의 두께를 조절하여 제어할 수 있다.

한 가지 실시예에 있어서, 상기 절연층은 SiO₂로 이루어질 수 있고, 상기 저항성 스위칭 거동층은 NiO로 이루어질 수 있으며, 이 경우 상기 비휘발성 저항 스위칭 메모리 소자의 임의의 전압에서의 ON/OFF 비는 약 10⁵이다.

본 발명에 따르면, 종래의 비휘발성 메모리 구조와는 달리 NiO-SiO₂와 같은 이중층 구조가 제공된다. 저항성 스위칭 거동층만을 제공하는 것이 아니라, 그 층 밑에 SiO2 층을 제공함으로써, 이를 통해 높은 ON/OFF 비를 달성하고 동작 전압을 제어할 수가 있게 된다. 즉 SiO₂와 같은 절연층을 기판과 저항 스위칭 거동을 나타내는 층 사이에 삽입하고, 또 그 두께를 변화시키면 저항 스위칭 특성이 변화되어, 구동 전압의 변화를 조절할 수가 있다.

이하에서는 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. 이하의 설명에서, 당업계에 널리 알려진 구성 및 동작 등에 대한 설명은 생략한다. 특히, 본 발명이 적용되는 비휘발성 메모리,예컨대 ReRAM의 일반적인 구조는 이미 널리 알려져 있으므로, 본 발명의 특징을 제외한 공지의 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특 징을 아무런 어려움 없이 이해할 수 있을 것이다.

본 발명자는 종래의 비휘발성 메모리 구조와 달리, 소자의 구동 전압을 제어하기 위해 이하에서 설명하는 바와 같이, 단일층이 아닌 이중층 구조를 갖는 비휘발성 메모리 구조를 형성하여, 그 특성을 연구하였다. 도 1에는 본 발명의 한 가지 실시예에 따라 구성한 NiO-SiO₂ 이중층을 포함하는 ReRAM의 개략적인 구조가 도시되어 있다.

구체적으로, 먼저 퇴행식으로 도핑한(degenrately doped) p형 Si 기판(Si/p⁺)(10)을 일반적인 회로에서 전극이 위치하는 바닥 전극으로 하여 그 위에 850℃에서 건식 산화에 의해 각각 300 nm, 200 nm 및 50 nm 두께의 SiO₂ 층(12)을 형성하였다. 이 SiO₂ 층은 후술하는 바와 같이, 본 발명에서 메모리 소자의 동작 전압을 제어하고 전류의 ON/OFF 비를 크게 해주는 역할을 한다. 한편, 본 발명이 SiO₂로 한정되는 것은 아니며, 절연성이며 스위칭 효과를 보이지 않는 다른 임의의 재료층을 형성할 수도 있다.

상기 과정에 따라 형성한 각각의 SiO₂ 층 위에 100℃에서 NiO 타겟을 이용하여 RF 마그네트론 스퍼터링에 의해 NiO 박막(14)을 40 nm의 두께로 형성하였다. 이 NiO 층은 본 발명의 메모리 구조에서 저항성 스위칭 거동을 위해 제공되는 층으로서, 본 발명이 NiO 재료에 한정되는 것은 아니며, 스위칭 특성을 나타내는 재료라면 임의의 재료가 적용될 수 있다.

후속하여, NiO 박막 상에, 섀도우 마스크를 이용한 DC 스퍼터링에 의해 실온에서 Au 접촉 패드층(16)을 100 nm의 두께로 형성하였다. 이 금속층은 전기장을 인가해 주는 역할을 하며, 스위칭 특성 거동층, 즉 본 실시예에서는 NiO 층과 저항이 적은 재료를 사용하여, Au/NiO 사이의 저항을 줄여 전류의 흐름이 방해되지 않게 하는 역할을 수행한다.

상기와 같이 형성한 NiO 및 SiO₂ 층의 특성을 FESEM(Field Emission Scanning Electron Microscope)(Hitachi S-4200) 및 HRTEM(High-Resolution Transmission Electron Microscope)(JEOL JEM-2100F)를 이용하여 살펴보았다.

상기한 과정에 따라 형성한 SiO₂층(300 nm, 50 nm 두께)을 갖고 있는 NiO/SiO₂ 이중층 메모리 소자의 전류-전압(I-V) 특성을 도 2a 및 도 2b에 나타내었다. 도 2a는 SiO₂ 두께가 300 nm인 비휘발성 저항 스위칭 메모리 소자의 I-V 특성을 나타내고, 도 2b는 SiO₂ 두께가 50 nm인 비휘발성 저항 스위칭 메모리 소자의 I- V 특성을 나타내며, 각각의 도면에서 삽입 이미지는 Au/Nio/SiO₂/p⁺-Si 메모리 소자의 대응하는 단면 FESEM 사진이다.

도면에 나타낸 그래프를 통해 알 수 있는 바와 같이, 본 발명에 따라서 구성한 비휘발성 메모리 소자는 명확한 쌍안정성(bi-stability)을 보이는 I-V 특성을 나타낸다. 특정 전압에서의 쌍안정성, 즉 높고 낮은 전류값은 본 발명의 메모리 소자의 활성층(NiO)에서의 Ni 필라멘트에 의한 스위칭 거동에 기인하는 것으로 보인다. 즉 스위칭 거동을 나타내는 NiO 층 밑에 SiO₂와 같은 절연층을 형성하여도 일반적인 저항성 스위칭 거동 및 쌍안정성을 나타내며, 이는 본 발명의 중요한 한 가지 특징을 구성한다.

구체적으로, 바닥 전극의 전극을 가로지르는 높은 전압 스트레스 때문에, NiO 층 중에서 이어서 NiO 층 밑의 SiO₂ 층을 관통하는 핀홀 형성에 의해 Ni 필라멘트가 형성된다. 이를 형성 프로세스(forming process)라 지칭한다. 상기 형성 프로세스 후에, 저 저항성 상태(low resistive state; LRS)의 소자는 문턱 전압(threshold voltage)을 인가함으로써 고 저항성 상태(high resistive state; HRS)로 스위칭된다(이 과정을 리셋 프로세스라 지칭한다).

상기 리셋 천이 중에, 상기 전도성 필라멘트는 높은 파워 밀도 때문에 파열 된다. HRS에서 LRS로의 스위칭(이를 셋 프로세스라 지칭한다)은 리셋 전압보다 더 큰 문턱 전압을 인가함으로써 이루어진다. 두 상이한 두께의 SiO₂ 층을 갖고 있는 소자에 대한 I-V 그래프를 비교해 보면, 300 nm 두께의 SiO₂ 층을 갖고 있는 소자의 형성 프로세스를 위해 필요한 전압은 50 nm 두께의 SiO₂ 층을 갖고 있는 소자에 비해 더 큼을 알 수 있다(약 2배). LRS 전류 역시 50 nm 두께의 SiO₂ 층을 갖고 있는 소자에 대하여 더 크다.

또한, 임의의 전압에서 두 상이한 상태 중의 전류들 사이의 비, 즉 ON/OFF 비는 두 소자에 대하여 거의 동일하다(10⁵). LRS 전류의 진폭이 증가함에 따른 이러한 높은 비는 그 자체로 상당히 중요한 사항이다.(이는 종래 기술과 비교하여 본 발명의 중요한 한 가지 특징이다. 예컨대, NiO를 기반으로 하는 소자의 경우 보통 대략 10² 정도의 on/off 비가 나오며, 다른 재료를 이용한 소자의 경우에도 대략 10²~10³ 정도의 특성을 나타낸다.) 즉 OFF 전류가 매우 낮기 때문에(NiO/SiO₂ 층 사이의 계면의 결함이 적다), LRS의 전류(ON)의 크기가 커짐에 따라 OF/OFF 비가 커지는 것이다. 이러한 높은 비는 두 상태를 읽을 때 불일치를 감소시킬 수 있으며, 이는 메모리 용례에 본 발명을 적용하는 것이 적합하다는 것을 나타낸다. 구체적으로, ON/OFF 비가 높다는 것은 데이터를 받아들여 수집할 때 ON과 OFF의 차이 가 크기 때문에, 데이터를 정확하게 받아들일 수 있다는 것을 의미하므로, 본 발명을 메모리 용례에 적용하는 것이 적합하다. 이와 같이 본 발명에 따르면, 단일층 NiO 기반 메모리 소자와 비교하여, ON/OFF 비가 현저히 개선되는데, SiO₂ 층이 오프 상태에서 전류 성분에 영향을 미치는 것으로 생각된다. 즉 ON 상태와 비교하여, OFF 상태에서의 전류의 크기가 상대적으로 많이 낮기 때문에, 높은 ON/OFF 비를 얻을 수 있다.

한편, 도 2의 그래프는 LRS 및 HRS 전류에 대응하는 궤적이 전압 사이클 전체에 걸쳐 거의 이탈하지 않는다는 것을 보여주는데, 이는 높은 신뢰성을 유지한다는 것을 의미한다. 이러한 결과는 RAM에 적용하기 위한 소자의 잠재력을 나타낸다. 본 발명의 메모리 소자에의 적용 가능성은 그 소자를 저 전도 상태 및 고 전도 상태로 반복하여 스위칭함으로써 증명할 수 있다.

구체적으로, 도 3은 100회의 스위칭 동안 0.5V에서 측정한 ON/OFF 상태 저항을 나타낸다. 50 nm 두께의 SiO₂ 층을 포함하는 소자는 HRS, LRS에서 300 nm 두께의 SiO₂ 층을 갖고 있는 소자보다 약간 더 낮은 저항을 나타내었다. 일부 초기 변화는 별론으로, 두 상태에서의 저항은 시간에 따라 거의 변하지 않았다.

도 4a 및 도 4b는 300 nm, 50 nm 두께의 SiO₂ 층을 갖고 있는 소자에 대한 100회의 스위칭 전압 분포를 보여준다. 동작 전압에 대한 SiO₂ 층 두께의 유효성은 도면의 결과로부터 알 수 있다. SiO₂ 층은 리셋 프로세스보다 셋 프로세스에 더 큰 영향을 미친다. 도면의 그래프는 50 nm 두께의 SiO₂ 층을 갖고 있는 소자가 셋 프로세스에서 평균 값에 걸쳐 더 큰 요동을 한다는 것을 보여준다. 두 소자는 셋 전압 및 리셋 전압이 증가함에 따라 유사한 스위칭 거동을 나타내고, 비교하여 SiO₂ 두께가 증가함에 따라 셋 프로세스에서 요동이 덜하다는 것을 보여준다. 이는 SiO₂ 층 내부의 국부화된 상태 밀도의 감소 때문인 것으로 보인다.

재현성(reproducbility)을 검토하기 위하여(특성의 신뢰성 평가를 위한 실험), 본 발명자는 각각의 SiO₂ 두께(50 nm, 200 nm, 300 nm)에 대하여 적어도 10개의 소자를 제작하고 그 결과를 도 4c에 요약하였다. 도 4c는 SiO₂ 두께를 변화시킴으로써 동작 전압이 의도한 대로 변화될 수 있다는 것을 보여준다. 도 3 및 도 4에 도시한 스위칭 파라미터를 다음의 표 1에 요약하였다.

	Av. Vset(V)	Av. Vreset(V)	Av. Ron(Ω)	Av. Roff(Ω)
Au/NiO(40nm)-SiO2(300 nm)/p+-Si	8.66	6.52	8.67×105	3.06×109
Au/NiO(40nm)-SiO2(200 nm)/p+-Si	7.12	5.23	7.93×105	2.83×109
Au/NiO(40nm)-SiO2(50 nm)/p+-Si	3.46	2.43	1.64×105	1.33×109

상기 소자는 NiO 층 및 SiO₂ 층 모두가 LRS에 있는 경우 LSR인 것으로 고려되고, 그렇지 않은 경우 HRS인 것으로 고려된다. NiO 층 내부에서, 단일극 특성(unipolar characteristics)이 나타나는데, 이는 방전 필라멘트(discharge filament) 내의 재료가 주울 가열(Joule heating)에 의해 변성되는 전압-유도 부분 유전체 파괴에 의해 개시된다. 구체적으로, 필라멘트 효과를 통해 전류의 급격한 증가(on-state)를 보이는데,이는 Ni 원소를 통해 이루어진다. 전압이 증가함에 따라 재료 내의 주울 가열에 의해 Ni이 산화되고, 이때 전류의 급격한 감소(off-state)가 나타난다. 순응 전류(compliance current) 때문에, 제어된 저항을 갖는 약한 전도성의 필라멘트만이 형성된다. 두 전극 사이의 전압이 증가함에 따라, 전도성이 덜한 작은 Ni 필라멘트가 초기에 NiO 층 내부의 결함을 관통하여 형성된다. 전압을 더 증가시키면, 필라멘트는 더 강해지고 전도성은 커진다. SiO₂ 층 내부의 핀홀 형성 때문에, Ni 이온은 이들 핀홀을 쉽게 통과할 수 있고, 전도성 필라멘트 경로를 생성할 수 있다. 리셋 천이 중에, 이러한 전도성 필라멘트는, 종래의 가정집 휴즈(그러나, 그 크기는 나노스케일)와 유사하게, 높은 파워 밀도 때문에, 다시 열적으로 파열된다.

본 발명자는 SiO₂ 층 내부에서의 저항성 스위칭의 메커니즘을 연구하기 위하여, NiO/SiO₂ 이중층 메모리 소자에 대한 HRTEM 분석을 수행하였다. 도 5a는 두 NiO/SiO₂(300 nm), NiO/SiO₂(50 nm) 샘플에 대한, 저항성 스위칭 전의 NiO/SiO₂ 계면의 HRTEM 사진이다. NiO, SiO₂ 층은 각각 다결정이고, 비정질 상이라는 것을 보여주고 있다. 그러나, 저항성 스위칭 후에, NiO/SiO₂ (300 nm) 샘플은 Ni (100) 면 및 NiO (012) 면을 나타내는데, 이는 각각 0.205 nm, 0.197 nm의 격자 간격에 대응한다(도 5b). 또한, 도 5c에서 볼 수 있는 바와 같이, NiO/SiO₂ (50 nm) 샘플은 0.209nm의 격자 간격에 대응하는 NiO(100) 면을 갖는 두 면을 보여준다. 이들 사실은 저항성 스위칭 중에 SiO₂ 층에 금속 경로들이 형성되었다는 것을 나타낸다. 일단 금속 필라멘트가 형성되면, 전류는 주로 그 필라멘트를 통해 흐르고, 따라서 그 밖의 곳에서는 필라멘트 형성 프로세스를 중단시킬 것이다. 다음에, 온-상태로의 스위칭 중에 그 경로는 지워질 것이고, 온-상태로의 후속 스위칭은 다시, 아마도 동일한 영역에서 우선적으로 새로운 필라멘트를 형성할 것이다. NiO/SiO₂ 계면 에서, 높은 밀도의 NiO는, 다른 금속 채널이 각 스위칭시 형성되었다는 것을 드러내었다. SiO₂ 층 내부로의 Ni 이온의 전해질 도입 및 전하의 이송에 필요한 에너지는 SiO₂ 층의 두께에 의존한다. 따라서, SiO₂ 층 두께를 변화시키면 소자의 특성에 영향을 미치게 된다.

요약하여, 상이한 SiO₂ 두께를 갖는 SiO₂/Si 기판들 상에 NiO를 RF 스퍼터링에 의해 NiO/SiO₂ 이중층 메모리 소자를 합성하였다. 이러한 소자는 전기적 쌍안정성을 나타내고, 메모리 소자에 적용하기에 유용하다. 삼투 경로와 같은 필라멘트의 형성 및 파열을 통한 저항성 스위칭 거동을 고려하면, SiO₂ 층은 전체 메커니즘을 조절하는 것으로 보인다. NiO 단일층 메모리 소자에 SiO₂ 층을 삽입함으로써, 제어 가능한 저항 스위칭 거동과 함께, 매우 높은 ON/OFF 비 (10⁵), 신뢰할만한 리텐션(retention) 및 사이클 스위칭 특성을 얻을 수 있다는 것을 확인할 수 있었다. HRTEM 분석으로부터, SiO₂ 층 중의 금속 필라멘트의 형성이 저항성 스위칭을 담당하는 것으로 관찰된다. 본 발명에서 제시한 결과는 스위칭 전압을 조절할 수 있고, SiO₂ 층 두께를 변화시킴으로써 소자 용례에 맞게 최적화할 수 있다는 것을 암시한다. 즉 본 발명에 따른 ReRAM 소자는 전압 제어를 할 수 있기 때문에, 절연층, 즉 SiO2 층의 두께를 조절하여, 전압 요구 조건을 충족시킬 수가 있다.

이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 본 발명은 후술하는 특허청구범위 내에서 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.

도 1은 본 발명의 한 가지 실시예에 따른 ReRAM 소자의 구조를 개략적으로 보여주는 도면이다.

도 2a 및 도 2b는 본 발명에 따른 비휘발성 메모리 구조를 갖는 소자에서, SiO₂ 두께가 300 nm, 50 nm인 비휘발성 메모리 소자의 I-V 특성을 나타내는 도면이다.

도 3은 본 발명에 따른 비휘발성 메모리 구조를 갖는 소자에서, 스위칭 사이클에 따른 Au/NiO(40 nm)/SiO2(300 nm)/p+-Si 구조 및Au/NiO(40 nm)/SiO2(50 nm)/p+-Si 구조의 ON 및 OFF 상태에서의 저항 분포를 나타내는 도면이다.

도 4a 내지 도 4c는 본 발명에 따른 비휘발성 메모리 구조를 갖는 소자에서, 스위칭 사이클에 따른 Au/NiO(40 nm)/SiO2(300 nm)/p+-Si 구조 및Au/NiO(40 nm)/SiO2(50 nm)/p+-Si 구조의 셋 전압 및 리셋 전압의 분포 및 SiO2 두께에 따른 스위칭 전압의 변화를 보여주는 도면이다.

도 5는 저항성 스위칭 전후의 NiO/SiO2 계면의 HRTEM 이미지이다.

Claims (6)

1. 비휘발성 저항 스위칭 메모리 소자로서,

   바닥 전극 역할을 하는 p형 Si 기판과;

   상기 Si 기판 위에 50 nm~300 nm의 두께로 형성되어, 비휘발성 메모리 소자의 동작 전압을 제어하고 전류의 ON/OFF 비를 증대시키는 절연층과;

   상기 절연층 상에 형성되는 저항성 스위칭 거동층과;

   상기 저항성 스위칭 거동층 상에 형성되는 금속층

   을 포함하고, 상기 저항 스위칭 메모리 소자의 저항 스위칭 동작 중에 상기 절연층 내부에 상기 저항성 스위칭 거동층을 구성하는 금속 산화물의 금속에 의해 금속 경로가 형성되어, 상기 메모리 소자의 임의의 전압에서의 상기 ON/OFF 비를 증대시키며,

   상기 비휘발성 저항 스위칭 메모리 소자의 동작 전압은 상기 절연층의 두께를 조절하여 제어되는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리 소자.
2. 삭제
3. 청구항 1에 있어서, 상기 비휘발성 저항 스위칭 메모리 소자의 동작 전압은 상기 절연층의 두께가 증가함에 따라 증가하는 것인 비휘발성 저항 스위칭 메모리 소자.
4. 청구항 1 또는 청구항 3에 있어서, 상기 절연층은 SiO₂로 이루어지는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리 소자.
5. 청구항 4에 있어서, 상기 저항성 스위칭 거동층은 NiO로 이루어지는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리 소자.
6. 청구항 5에 있어서, 상기 비휘발성 저항 스위칭 메모리 소자의 임의의 전압에서의 ON/OFF 비는 10⁵인 것을 특징으로 하는 비휘발성 저항 스위칭 메모리 소자.

Images