CN100334735C - 固体电解质开关元件及使用其的fpga、存储元件及其制造方法 - Google Patents

固体电解质开关元件及使用其的fpga、存储元件及其制造方法 Download PDF

Info

Publication number
CN100334735C
CN100334735C CNB03809827XA CN03809827A CN100334735C CN 100334735 C CN100334735 C CN 100334735C CN B03809827X A CNB03809827X A CN B03809827XA CN 03809827 A CN03809827 A CN 03809827A CN 100334735 C CN100334735 C CN 100334735C
Authority
CN
China
Prior art keywords
solid electrolyte
layer
mentioned
switch element
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03809827XA
Other languages
English (en)
Other versions
CN1650419A (zh
Inventor
阪本利司
青野正和
长谷川刚
中山知
砂村润
川浦久
杉林彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Napoli Semiconductor Co ltd
Original Assignee
Institute Of Physics And Chemistry
Japan Science and Technology Agency
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute Of Physics And Chemistry, Japan Science and Technology Agency, NEC Corp filed Critical Institute Of Physics And Chemistry
Publication of CN1650419A publication Critical patent/CN1650419A/zh
Application granted granted Critical
Publication of CN100334735C publication Critical patent/CN100334735C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种即使切断电源也能保持导通或断开状态，能降低在导通状态下的电阻，实现集成化，并且能够再编程的固体电解质开关元件及使用其的FPGA、存储元件及其制造方法。固体电解质开关元件(10、10′、20、20′)，其特征在于具有：用绝缘层来覆盖表面的基片(11)、布置在基片(11)上的第1布线层(13)、布置在第1布线层(13)上的离子供给层(17)、设置在离子供给层(17)上的固体电解质层(16)、布置成对第1布线层(13)、离子供给层(17)和固体电解质层(16)进行覆盖，并具有导通孔的层间绝缘层(12)、通过层间绝缘层(12)的导通孔而布置成与固体电解质层(16)相接触的对置电极层(15)、以及布置成对对置电极层(15)进行覆盖状态的第2布线层(14)。能够提供利用离子供给层(17)和对置电极层(15)之间所加的阈值电压来任意设定导通状态和断开状态，是非挥发性，而且导通状态电阻小的开关元件。并且，因为本发明的开关元件结构简单，微细，所以，与现有的开关元件相比能够大幅度地提高微细化。若把本发明的开关元件使用于FPGA(30)的开关元件，则能够提供能够再编程式而且动作速度快的FPGA(30)。并且，若把本发明的开关元件使用于存储元件的存储媒体中，则能够提供写入和读出速度快的非挥发性存储元件(50)。

Description

固体电解质开关元件 及使用其的FPGA、存储元件及其制造方法
技术领域
本发明涉及固体电解质开关元件及使用其的FPGA、存储元件以及固体电解质开关元件的制造方法。
背景技术
具有一种即使在切断了电源的状态下也能保持接通或断开状态的功能的(非挥发性)开关元件，有以下几种的元件：第1现有的反相元件、第2现有的EEPROM(电可擦只读存储器)、第3现有的利用固体电解质的一种即混合导电体的能够控制导通的电子元件、第4现有的PMC(可编程金属化单元)、第5现有的PCRAM(可编程导通随机存取存储器)、以及第6现有的PCM(相变存储器)等。
第1现有的反相元件是具有电通和断状态的2种状态，利用电气或物理方法，能够从断开状态向接通状进行不可逆性转移的开关元件。通常反相元件形成在2个布线层之间，通过有选择地在这些布线层之间加高电压，即可编程序(从断开状态向接通状态转移)，在布线层之间进行电气连接。并且，电源切断后也能保持该接通状态(参见专利文献1～5)。
第2现有的EEPROM，其结构是浮置栅电极被夹持在晶体管的控制栅电极和沟道层之间。在浮游栅电极中产生电荷充电或放电，使晶体管变成接通状态或断开状态。该充电或放电，利用通过氧化膜的隧道电流来使电子注入到浮置栅内或者从浮置栅电极中放出。浮置栅电极，周围由绝缘膜包围，所以，贮存的电荷在电源切断后也不会消失，能实现非挥发性(参见专利文献6和7)。
反相元件和EEPROM近几年用于FPGA(现场可编程门阵列)。FPGA是在对每个应用程序能够更改硬件结构的元件。用户可以用开关元件来对逻辑电路块等进行接线，形成随接线位置不同而异的硬件结构。该FPGA与ASIC(专用集成电路)相比有许多优点，因是通用产品，所以制造成本低，而且TAT(研制周期)短，其市场规模正在迅速扩大。
关于第3现有电子元件，有一种开关元件是利用银离子导电性固体电解质的硫化银(参见专利文献8)。
固体电解质是离子能够在固体中自由移动的物质，至今已发现了许多显示阳离子或阴离子的导电性的材料。并且在固体电解质是包含金属的材料的情况下，若加上电场，则金属离子在固体中移动，形成电流。另外，固体电解质之一的混合导电体，除离子导电外，也能够电子导电。
图18表示专利文献8所公开的电子元件的结构。图中，在半导体基片63上使银线表面硫化，形成硫化银61，把作为其对置电极的白金线62布置在接近的位置上。硫化银61和白金线62之间的距离很微小，若利用电源67在硫化银61上加正电压，在白金线62上加负电压，则硫化银61内的银离子64在表面上作为银原子而析出，在与白金之间的空隙内形成银的交联65，形成点接触。这时，硫化银61和白金线62之间的电流，在未形成交联65的情况下，几乎不流动，当形成交联65时才流动。交联65的形成和消失，即通和断，在约0.2V以内产生，按微秒以下的高速度进行。
第4现有PMC所用的电子元件，例如是采用硫族化合物的2端子开关(参见专利文献9)。
图19是表示上述第4现有例的电子元件结构的剖视图。PMC70，其结构是在基片71上把离子导电层72布置在阴极电极导通孔73和阳极电极74之间。若在阴极电极73和阳极电极74之间加电压，则从阴极电极73向阳极电极74，在离子导电层72的外周侧面上生长枝状晶体75，形成电流通路，产生开关。图中表示枝状晶体75在离子导电层72的表面上传递生长的情况。离子导电层72由As2S3-Ag(砷化三硫化物-银)构成，是和上述硫化银相同的固体电解质材料，该电子元件的电阻变化，例如断开状态为2.65MΩ，接通状态2.1MΩ。
第5现有例的PCRAM所使用的电子元件，例如是利用银离子导电性固体电解质的锗-硒化银的2端子开关(参见专利文献10)。
图20是表示上述现有例5的电子元件结构的剖视图。PCRAM80的结构是：在半导体基片87上布置绝缘材料81，导电材料82，介电材料83，在介电材料83的一部分上布置凹槽结构(沟结构)。在凹槽结构中布置离子导电材料86和金属材料84，电极85被布置在金属材料84和介电材料83上。离子导电材料86是与上述硫化银相同的固体电解质材料。在此，若在电极85和导电材料82之间加电压，则所谓树枝状晶体的电流通路被形成在离子导电材料86的表面上，对电极85和导电材料82进行电气连接。若加相反的电压，则树枝状晶体消失，对电极85和导电材料82进行电气绝缘。
在第6的现有例的PCM中，使用的电子元件利用了由硫族化合物半导体的晶相和非晶相的变化而产生的电导率变化。硫族化合物半导体的相变化，对硫族化合物半导体施加使脉冲宽度和脉冲振幅发生变化的2种中的任一种脉冲，对硫族化合物半导体进行加热和冷却，这样能使硫族化合物半导体产生晶体状和非晶体状的2相变化。该相变化与所加电压极性无关，与电压脉冲的宽度、振幅等有关(参见专利文献11)。
[专利文献1]美国专利5,070,384号
[专利文献2]美国专利5,171,715号
[专利文献3]美国专利5,387,8 12号
[专利文献4]美国专利5,543,656号
[专利文献5]特开平8-78532号公报
[专利文献6]美国专利4,203,158号
[专利文献7]美国专利4,366,555号
[专利文献8]特开2002-76325号公报
[专利文献9]美国专利5,761,115号(图1和图4B)
[专利文献10]美国专利6,348,365B1号(图6)
[专利文献11]美国专利公开公报US2002/0081804-A1号
第1现有反相元件是主要用于FPGA的开关，接通时阻值小，所以，其特征在于信号延迟时间短。但存在的问题是不能再编程。所以，对FPGA进行编程时，不能适应调试或动作中希望切换程序等的要求。
另一方面，第2现有EEPROM，虽然能够再编程，但是，由于是3端子元件，所以缺点是：布线复杂，集成度低，并且，导通电阻受MOS晶体管的电阻限制，高达数kΩ。并且，第3现有电子元件，必须在混合导电体和对置电极之间设置空隙。为制作空隙需要额外的工序，成为造成合格率降低的主要原因。
并且，第4和第5现有电子元件，作为电流路的树枝状晶体生成在固体电解质周围的表面上，所以，存在的问题是：长期使用是否能够实现高可靠性，尚不清楚。
再者，第5现有电子元件，离子导电材料86被埋入到形成在介电材料83内的凹槽结构中。为了把离子导电材料86埋入到凹槽结构内，必须利用CMP法(化学机械研磨法)进行平坦化加工。再者，存在的缺点是，必须利用干腐蚀法或湿腐蚀法中的任一种方法，制作一种空间，以便把金属材料84埋入到介电材料78内，制造工序复杂，成本高。
再者，第6现有电子元件，利用2种波形不同的脉冲来对硫族化合物半导体进行加热，有效地改变其冷却时间，形成晶相和非晶相，所以，存在的问题是：脉冲波形的控制复杂，电阻变化小。
发明的内容
本发明的目的在于针对上述问题，提供一种即使切断电源也能保持导通或断开状态、能降低在导通状态下的电阻，实现集成化，并且能够对导通或断开状态再编程的开关元件及使用其的FPGA、存储元件及其制造方法。
为了达到上述目的，本发明的第1结构的固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在基片上的第1布线层，布置在第1布线层上的离子供给层，设置在离子供给层上的固体电解质层，布置成对第1布线层、离子供给层和固体电解质层进行覆盖的、并具有导通孔的层间绝缘层，通过层间绝缘层的导通孔而布置成与固体电解质层相接触的对置电极层，以及布置成对对置电极层进行覆盖状态的第2布线层；上述离子供给层由可向上述固体电解质层供给金属离子的材料构成。
并且，本发明的第2结构的固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在基片上的第1布线层，布置在第1布线层上的对置电极层，设置在对置电极层上的固体电解质层，布置成对第1布线层、对置电极层和固体电解质层进行覆盖的、并具有导通孔的层间绝缘层，通过层间绝缘层的导通孔而布置成与固体电解质层相接触的离子供给层，以及布置成对离子供给层进行覆盖状态的第2布线层。
若采用上述结构，则以对置电极层为负而施加到离子供给层和对置电极层之间的电压超过了阈值电压时，第1电极层和第2电极层之间的电阻减小，转移到接通状态。相反，当以对置电极层为正而施加到离子供给层和对置电极层之间的电压超过了阈值电压时，第1电极层和第2电极层之间的电阻增大，转移到断开状态。即使加上阈值电压以下的电压，并且去掉电源，也能保持上述导通状态、断开状态。导通状态的电阻小于同等尺寸的MOS晶体管的导通电阻。
在上述结构中，固体电解质层，希望由离子导电材料构成，离子供给层由向离子导电材料供给离子的材料构成。固体电解质层可以采用：硫化铜、硫化铬、硫化银、硫化钛、硫化钨、硫化镍、硫化钽、硫化钼、硫化锌、锗-锑-碲化合物、砷-碲-锗-硅化合物中的任一种。并且，离子供给层可以采用银或铜。
再者，在上述结构中，固体电解质层，是由离子传导和电子传导并存的混合导电材料构成，离子供给层是由能向混合导电材料供给离子的材料构成。
并且，固体电解质层和离子供给层的组合可以是硫化铜和铜、硫化铬和铬、硫化银和银、硫化钛和钛、硫化钨和钨、硫化镍和镍、硫化钽和钽中的任一组合。
并且，本发明的另一种结构的固体电解质开关元件，其特征在于具有：用绝缘层来覆盖表面的基片、布置在基片上的第1布线层、由离子导电材料或者具有金属离子，离子导电和电子导电共存的混合导电材料而构成，布置在第1布线层上的固体电解质层、布置成对第1布线层和固体电解质层进行覆盖，并具有导通孔的层间绝缘层、通过层间绝缘层的导通孔而布置成与固体电解质层相接触的对置电极层、以及布置成对对置电极层进行覆盖状态的第2布线层，第1布线层包括固体电解质层中所含的金属。
并且，本发明的另一结构的固体电解质开关元件，其特征在于具有：用绝缘层来覆盖表面的基片、布置在基片上的第1布线层、由离子导电材料或者具有金属离子，离子导电和电子导电共存的混合导电材料而构成，布置在第1布线层上的固体电解质层、布置成对第1布线层和固体电解质层进行覆盖，被形成在基片上并具有导通孔的层间绝缘层、通过层间绝缘层的导通孔而布置成与固体电解质层相接触的对置电极层、以及布置成对对置电极层进行覆盖状态的第2布线层，第2布线层包括固体电解质层中所含的金属。
希望上述固体电解质层是金属硫化物，第1布线层或第2布线层含有金属硫化物中所包含的金属即可。并且，金属硫化物是硫化铜，第1布线层或第2布线层是铜即可。
若采用上述结构，则第1布线层或第2布线层是与固体电解质层的金属离子相同的金属，这些布线层具有离子供给层的作用，即使没有离子供给层也能作为固体电解质开关元件而进行工作。以对置电极层为负施加到固体电解质层和对置电极层之间的电压超过了阈值电压时，第1电极层和第2电极层之间的电阻减小，转移到接通状态。相反，当以对置电极层为正施加到离子供给层和对置电极层之间的电压超过了阈值电压时，第1电极层和第2电极层之间的电阻增大，转移到断开状态。在此，即使加上阈值电压以下的电压，并且去掉电源，也能保持上述导通状态、断开状态。导通状态的电阻小于同等尺寸的MOS晶体管的导通电阻。
对置电极层可以是白金、铝、铜、钛、钨、钒、铌、钽、铬、钼、这些金属的氮化物或者这些金属的硅化物中的任一种或其组合。
并且，上述结构的固体电解质开关元件，在施加电压前的初始状态下能够是断开特性。并且，固体电解质开关元件在施加电压前的初始状态下能够是导通特性。
并且，希望在固体电解质开关元件中，在使导通状态和断开状态间进行转移时，对输入电压的施加时间或对输入电压进行反馈控制，以使导通电阻和断开电阻成为所需的值。
再者，本发明的FPGA，其特征在于：把上述固体电解质开关元件用于FPGA的程序用开关元件。若采用该结构，则固体电解质开关元件具有非挥发性存储功能，能够使导通状态和断开状态进行切换的阈值电压大于FPGA的信号电压，而且由于导通电阻小，所以能够提供能再编程的高速FPGA。
再者，采用本发明的固体电解质开关元件的存储元件，其特征在于：具有上述固体电解质开关元件和MOS晶体管，固体电解质开关元件的第1布线层或第2布线层与MOS晶体管的漏或源相连接。
并且，采用本发明的固体电解质开关元件的存储元件，其特征在于：具有上述固体电解质开关元件和MOS晶体管，固体电解质开关元件的第1布线层与MOS晶体管的漏相连接；固体电解质开关元件的第2布线层与接地线相连接，将MOS晶体管的源作为地址线，将MOS晶体管的栅作为字线。
若采用上述结构，则如果选择字线和地址线，从而选择所需的存储单元，使MOS晶体管导通，在地址线和接地线上施加阈值电压以上的电压，把导通状态或断开状态写入到固体电解质开关元件内。选择字线和地址线，选择所需的存储单元，使MOS晶体管导通，对地址线和接地线之间的电阻进行检测，那么，能够读出固体电解质开关元件的存储内容。所以，若采用本发明，则能够提供能高速读出和高速写入的非挥发性存储器。
本发明的第1结构的固体电解质开关元件的制造方法，其特征在于具有以下工序：
在基片上形成第1布线层的工序、在第1布线层上形成离子供给层的工序、在离子供给层上被覆具有导通孔的层间绝缘层的工序、通过导通孔而形成固体电解质层的工序、形成对置电极层并使其通过导通孔而与固体电解质层相接触的工序、以对对置电极层进行覆盖的方式形成第2布线层的工序。
并且，本发明的第2结构的固体电解质开关元件的制造方法，其特征在于具有以下工序：
在基片上形成第1布线层的工序、在第1布线层上形成对置电极层的工序、在对置电极层上被覆具有导通孔的层间绝缘层的工序、通过导通孔而形成固体电解质层的工序、形成离子供给层使其通过导通孔而与固体电解质层相接触的工序、以对离子供给层进行覆盖的方式形成第2布线层的工序。
在上述结构中，通过导通孔来形成固体电解质层的情况下，以具有导通孔的层间绝缘层为掩模，在硫化钠水溶液中，以金属薄膜为阳极，通过阳极极化而进行硫化。
希望上述固体电解质层的膜厚的控制，在对固体电解质层的膜厚进行控制时，最好在硫化中对金属薄膜的电导率进行测量并控制，同时形成固体电解质层和离子供给层。
希望上述固体电解质开关元件从切断状态向导通状态转移的导通电压，对在制造时固体电解质层和对置电极层之间所加的电压的大小进行调节控制，以形成阈值电压。
希望上述固体电解质开关元件从导通状态向切断状态转移的切断电压，对在制造时固体电解质层和对置电极层之间所加的电压的大小进行调节控制，以形成阈值电压。
若采用上述结构，则能够制造低成本而且控制性良好的固体电解质开关元件、以及采用该固体电解质开关元件的FPGA和存储元件。
附图说明
本发明根据以下的详细说明和表示本发明的几个实施方式的附图即可很好的理解。而且，附图所示的各种实施例并不是对本发明的特定或限制，而仅仅是为了容易说明和理解本发明。
图1是表示涉及本发明第1实施方式的固体电解质开关元件的结构的局部剖视图。
图2是表示涉及本发明第2实施方式的固体电解质开关元件的结构的局部剖视图。
图3是表示涉及本发明第3实施方式的固体电解质开关元件的结构的局部剖视图。
图4是表示涉及本发明第4实施方式的固体电解质开关元件的结构的局部剖视图。
图5是表示涉及本发明第1实施方式的固体电解质开关元件的电流电压特性的图。
图6是表示涉及本发明第1实施方式的固体电解质开关元件的另一电流电压特性的图。
图7表示具有图5的电流电压特性的涉及本发明第1实施方式的固体电解质开关元件的施加脉冲电压时的开关波形，(a)表示对固体电解质开关元件施加的输入脉冲电压波形，(b)表示固体电解质开关元件的脉冲电流波形。
图8是说明在固体电解质开关元件中生成金属丝的模型用的剖视图。
图9是表示为检查本发明第1实施方式的固体电解质开关元件的电流通路而试制的固体电解质开关元件的结构图，(a)是俯视图，(b)是沿(a)的X-X线的剖视图。
图10表示图9的固体电解质开关元件的电流电压特性，(a)是把第1布线层和第2对置电极层接地，在对置电极层上施加输入电压时第1布线层内流过的输出电流；(b)是把第1布线层和第2对置电极层接地，在对置电极层上施加输入电压时第2对置电极内流过的输出电流。
图11表示在本发明的固体电解质开关元件中，对导通电阻或断开电阻进行控制的电路的一例。
图12是表示把本发明固体电解质开关元件的输出电压控制到预定值上的反馈控制方法的流程图。
图13表示具有图5的电流电压特性的固体电解质开关元件中，输入电压的反馈控制波形和这时的输出电压波形，(a)表示施加到固体电解质开关元件上的输入电压波形，(b)表示固体电解质开关元件的输出电压波形。
图14是采用了第5实施方式的固体电解质开关元件的FPGA的方框图。
图15是涉及第6实施方式的固体电解质开关元件和采用了MOS晶体管的存储元件的电路图。
图16是依次表示涉及第7实施方式的固体电解质开关元件的制造工序的剖视图。
图17是依次表示涉及第8实施方式的固体电解质开关元件的制造工序的剖视图。
图18是现有例3的电子元件的概要图。
图19是现有例4的电子元件的结构的剖视图。
图20是现有例5的电子元件的结构的剖视图。
具体实施方式
以下参照附图，详细说明本发明的实施方式。
首先表示本发明固体电解质开关元件的第1实施方式。
图1是表示涉及本发明第1实施方式的固体电解质开关元件的结构的局部剖视图。如图所示，本发明固体电解质开关元件10，例如在用绝缘层对硅基片表面进行覆盖的基片11上，布置第1布线层13，在第1布线层13上布置离子供给层17，在离子供给层17上布置固体电解质层16，在固体电解质层16上通过层间绝缘层12的导通孔(ビァホ一ル)来布置对置电极层15，使其与固体电解质层16相接触。在对置电极15上形成第2布线层14，对对置电极15进行覆盖，第2布线层和基片11之间的空隙由层间绝缘层12来填埋。并且，第1布线层13成为离子供给层17的引出电极，第2布线层14成为对置电极15的引出电极。
在此，作为固体电解质层16的材料采用离子导电体或者离子和电子两者均能传导的混合导电体。作为混合导电体例如以采用硫化铜这样的金属硫化物为宜。离子供给层17由固体电解质层16中含有的金属所构成的材料来形成，从离子供给层17向固体电解质层16供应金属离子，或者从固体电解质层16向离子供给层17内供应金属离子。例如在采用硫化铜作为固体电解质层16的材料的情况下，固体电解质层16的膜厚以2nm～200nm左右为宜，离子供给层17由铜形成，膜厚以20nm～500nm左右为宜，第1布线层13的膜厚以20nm～300nm左右为宜。
固体电解质层16和离子供给层17的组合，除了上述硫化金属的硫化铜和铜外，也可以是硫化铬和铬、硫化银和银、硫化钛和钛、硫化钨和钨、硫化镍和镍、硫化钽和钽。
并且，在固体电解质层16为离子导电体材料的情况下，除了上述金属硫化物外，也可以是硫化钼、硫化锌、锗-锑-碲化合物、砷-碲-锗-硅化合物中的任一种，离子供给层17可以是银或铜。
对置电极层15由不和混合导电体物质进行化学反应的物质来形成，该材料可以使用钛。除了钛外，也可以使用白金、铝、铜、钨、钒、铌、钽、铬、钼以及这些金属的氮化物、这些金属的硅化物。第1布线层13和第2布线层14可以使用铜。铜以外的材料也可以是现有的集成电路用的布线材料，例如铝、金等。若在第1布线层13和第2布线层14上加电压，则第1布线层13、第2布线层14、离子供给层17和对置电极层15由于是金属，所以电阻可忽略不计，所加的电压几乎都是加在固体电解质层16上。
以下说明涉及本发明的第2实施方式的固体电解质开关元件的结构。
图2是表示涉及本发明第2实施方式的固体电解质开关元件的结构的图。图示的固体电解质开关元件10′的结构是利用和离子供给层17相同的金属来形成图1所示的固体电解质开关元件10的第1布线层13。在此情况下，由于第1布线层13本身成为对固体电解质层16的离子供给源，所以能够省去离子供给层17，在第1布线层13上设置固体电解质层16。其他结构与图1相同，所以其说明从略。在此，固体电解质16是硫化铜，第1布线层13可以是铜。并且，固体电解质16是金属硫化物，第1布线层13也包括与金属硫化物中所含的金属相同的金属。
以下说明涉及本发明的第3实施方式的固体电解质开关元件的结构。
图3是表示涉及本发明第3实施方式的固体电解质开关元件的结构的图。如图所示，本发明的固体电解质开关元件20是在第1布线层13上对对置电极15进行积层，在对置电极层15上对固体电解质层16进行积层，在固体电解质层16上对离子供给层17进行积层，在离子供给层17上对第2布线层14进行积层而形成。该结构是以与本发明第一实施方式的固体电解质开关元件10中按离子供给层17、固体电解质层16、对置电极层15的顺序进行积层的结构相反的顺序进行积层的。
并且，固体电解质开关元件20，例如是用绝缘层来覆盖在硅基片表面上的基片11上，布置第1布线层13，在第1布线层13上布置对置电极层15，在对置电极层15上通过层间绝缘层12的导通孔来布置固体电解质层16，在固体电解质层16上布置离子供给层17并使其与固体电解质层16相接触。在离子供给层17上布置第2布线层14，并使其覆盖离子供给层17，第2布线层和基片11之间的空隙用层间绝缘层12填埋。第1布线层13成为对置电极15的引出电极，第2布线层14成为离子供给层17的引出电极。
作为固体电解质层16的材料采用离子导电体或者能够离子和电子两种导电的混合导电体。混合导电体，例如使用像硫化铜那样的金属硫化物。离子供给层17由固体电解质层16中包含的金属构成的材料来形成，由离子供给层17向固体电解质层16供应金属离子，或者从固体电解质层16向离子供给层17内供应金属离子。例如在使用硫化铜作为固体电解质层16的材料的情况下，固体电解质层16的膜厚以2nm～200nm左右为宜，离子供给层17由铜形成，膜厚以20nm～500nm左右为宜，第2布线层14的膜厚以20nm～300nm左右为宜。固体电解质层16和离子供给层17的组合，除了上述硫化金属的硫化铜和铜以外，也可以是硫化铬和铬、硫化银和银、硫化钛和钛、硫化钨和钨、硫化镍和镍、硫化钽和钽。
并且，在固体电解质层16为离子导电材料的情况下，除了上述金属硫化物以外，也可以是硫化钼、硫化锌、锗-锑-碲化物、砷-碲-锗-硅化合物中的任一种，离子供给层17可以是银或铜。
并且，对置电极层15由混合导电体物质和不产生化学反应的物质来形成。对置电极层15的材料可以采用钛。除了钛外，也可以是白金、铝、铜、钨、钒、铌、钽、铬、钼或这些金属的氮化物、这些金属的硅化物。
第1布线层13和第2布线层14可以利用铜。铜以外的材料也可以是现有的集成电路用的布线材料，例如铝、金等。若在第1布线层13和第2布线层14上加电压，则第1布线层13、第2布线层14、离子供给层17、对置电极层15由于是金属，所以，电阻可以忽略不计，所加的电压几乎都是加在固体电解质层16上。
以下说明涉及本发明的第4实施方式的固体电解质开关元件的结构。
图4是表示涉及本发明第4实施方式的固体电解质开关元件的结构的图。图示的第4实施方式的固体电解质开关元件20′的结构是利用和离子供给层17相同的金属来形成图3所示的固体电解质开关元件20的第2布线层14。在此情况下，第2布线层14本身成为向固体电解质层16的离子供给源，所以，能够省略离子供给层17，在固体电解质层16上布置第2布线层14。其他结构和图3相同，所以其说明从略。在此，固体电解质层16是硫化铜，第2布线层14可以是铜。并且，固体电解质层16是金属硫化物，第2布线层14也可包含与金属硫化物中所含的金属相同的金属。
以下说明上述结构的第1实施方式的固体电解质开关元件的作用。
图5是表示涉及本发明第1实施方式的固体电解质开关元件10的电流电压特性的图。测量中所使用的试样的各层材料、形状和厚度表示如下。基片11采用在500μm厚的硅基片上形成了200nm厚的Si氧化膜的，第1布线层13采用50nm的厚度的金。离子供给层17使用60nm厚的铜。固体电解质层16采用20nm厚的硫化铜，对置电极层15采用10nm厚的钛，第2布线层14采用50nm厚的白金。在层间绝缘层12上形成直径0.03～0.3μm的导通孔，规定了固体电解质层16和对置电极层15的接触面积。层间绝缘层采用所谓氯甲基化杯芳烃的聚合物。
在图5中，横轴以第2布线层14侧为正表示第1布线层13、第2布线层14之间所加的电压，纵轴表示流过固体电解质层16的电流。如图所示，本发明的固体电解质开关元件的电流电压特性具有滞后特性。该电流电压特性过去人们不知道，本发明人首次发现。
(1)在刚刚制作了固体电解质开关元件10之后，处于断开状态，电导率为7nS以下(测量极限以下)，非常小。也就是说，在所加电压为-0.28V到0.3V的范围内，保持断开状态(图5的①和⑤)。
(2)若施加-0.28V以上的电压，则电流急剧流动，转移到电导率高的状态，即接通状态(图5的②)。在所加电压约从0.15V上升到约0.07V期间，电流与电压成正比地增加，表示电导率大的状态，即导通状态。导通电阻极小，在该例中约为50Ω。也就是说，在所加电压为-0.15V到约0.07V的范围内即使改变电压，也能保持导通状态(图5的③)。
(3)若施加约0.07V以上的电压，则电流突然不能流动，返回到电导率小的断开状态(图5的④)。一旦达到断开状态，不管有无电压，均能保持断开状态(图5的⑤)。
也就是说，本发明的固体电解质开关元件10具有上述(1)、(2)、(3)所示的滞后特性。图示的电气特性，表示导通孔直径为0.03μm的电气元件。在0.3μm以内的所有电气元件中，均可获得同样的滞后特性。固体电解质开关元件10的断开电阻/导通电阻之比为106以上。在导通状态下的电导率，随着元件工作温度的下降，呈增加趋势，在77K下约增加10％左右。
以下说明上述结构的第1实施方式的固体电解质开关元件的另一电流电压特性。
图6是表示涉及本发明第1实施方式的固体电解质开关元件的另一电流电压特性的图。测量中所使用的试样的各层材料、形状和厚度表示如下。基片11采用在500μm厚的硅基片上形成了200nm厚的SiO2氧化膜的基片，第1布线层13采用60nm的厚度的铜。固体电解质层16采用具有0.5μmΦ的圆面积的60nm厚的硫化铜，对置电极层15采用10nm厚的钛，第2布线层14采用50nm厚的白金。
在图6中，横坐标以第2布线层14侧为正表示第1布线层13、第2布线层14之间所加的电压，纵坐标表示流过固体电解质层16的电流。如图所示，本发明的固体电解质开关元件的电流电压特性具有滞后特性。该电流电压特性和图5一样，过去人们不知道，本发明人首次发现。
(4)在所加电压从约-0.5V上升到约0.5V期间，电流与电压成正比地增加，表示电导率大的状态，即导通状态。导通电阻极小，在该例中约为800Ω。不管有无所加电压，均能保持导通状态。也就是说，电压在-0.5V～0.5V的范围内，无论对电压进行多少次通、断，均能保持约800Ω的电阻值(图6的⑥)。
(5)若施加约0.5V以上的电压，则电流变得不能流动，转换到电导率小的断开状态(图6的⑦)。一旦达到断开状态，不管有无电压，均能保持断开状态。也就是说，在电压为从-0.5V到约0.5V的范围内，无论对电压进行多少次通断，均能保持电导率小的断开状态(图6的⑧)。
(6)若在负方向上施加超过约-0.5V的电压，则电流急剧流动，在约-1V下电阻返回到约800 Ω的高电导率状态，即导通状态(图6的⑨)。
也就是说，本发明的固体电解质开关元件10，具有上述(4)、(5)、(6)所示的滞后特性。
并且，导通电阻，通过设计各层的厚度、面积等而达到所需特性，即可很容易地达到所需的电阻值。
上述图6中说明的电流电压特性可能出现以下情况。
若以第2布线层14侧为正，施加约0.5V以上的电压，则固体电解质层16中的金属离子向离子供给层17侧移动，在对置电极层15和固体电解质层16的界面附近产生金属离子耗尽层。该离子耗尽层，电导率低，所以固体电解质开关元件10的电导率减小(断开状态)。另一方面，若施加约-0.5V以下的电压，则从离子供给层17供应铜离子，铜离子向原来位置移动，电导率回复(接通状态)。并且，在导通状态下，电子电导也有助于固体电解质层16的电导，所以，估计本发明的固体电解质开关元件10的导通电阻极小。
这样，若采用本发明的固体电解质开关元件10，则能够切换断开状态和导通状态，并且，即使切断电源也能保持导通状态或断开状态。再者，能够使导通状态的电阻小于MOS存储器的导通电阻。
而且，关于本发明的第1实施方式的固体电解质开关元件10的作用，已说明了上述图5和图6所示的2例。在本发明的第2～第4实施方式的固体电解质开关元件(10′、20、20′)中也能获得同样的电流电压特性。
图7表示具有图5的电流电压特性的涉及本发明第1实施方式的固体电解质开关元件10的施加脉冲电压时的开关波形，(a)表示对固体电解质开关元件10施加的输入脉冲电压波形，(b)表示固体电解质开关元件10的脉冲电流波形。图中纵坐标表示各脉冲波形的振幅，横坐标是时间(ms)。
如图7(a)的左端所示，固体电解质开关元件10，在约-0.1V下，在施加了脉冲振幅1ms的负荷电压脉冲的状态下，是电流不能流动的断开状态。
若从该断开状态向固体电解质开关元件10上施加约-0.4V、脉冲宽度1mS的负电压脉冲作为第1脉冲(图7(a)的A)，则固体电解质开关元件10从断开状态转移到导通状态(图7(b)的A′)，可以判断出该导通状态是因为，例如若施加约-0.1V、脉冲宽度1mS的负电压脉冲(参见图7(a)的B)，则可取得电流脉冲(图7(b)的B′)。
其次，若从该断开状态向固体电解质开关元件10上施加约-0.4V、脉冲宽度1mS的正电压脉冲作为第2脉冲(图7(a)的C)，则固体电解质开关元件10从导通状态转移到断开状态(图7(b)的C′)，可以判断出该断开状态是因为，例如若施加约-0.1V、脉冲宽度1mS的负电压脉冲(参见图7(a)的D)，也可取得电流脉冲(图7(b)的D′)。在脉冲电压源中设定的值和图示的元件上施加的脉冲输入电压不同，是由于向测量装置内流入电流时由测量装置造成了电压下降。
从上述固体电解质开关元件10的导通状态向断开状态，或者从断开状态向导通状态进行转移所需要的开关时间，约为100μs左右，若增大所加的脉冲电压，则出现这些转移时间缩短的趋势。
作为在上述图5中说明的电流电压特性的产生机构，可能有以下两种模式。
第1电流电压特性的产生机构的模式是：若在断开状态的固体电解质开关元件上施加负的阈值((-0.28V)以下的电压作为上述第1电压脉冲，则可能从离子供给层17向固体电解质层16内供应作为金属离子的铜离子，电导率增大(导通状态)。并且，估计在导通状态，电子式传导也有助于固体电解质层16的电传导，所以本发明的固体电解质开关元件10的导通电阻极小。该模式，与上述图6中说明的电流电压特性的机构相比，除阈值电压不同外，几乎都相同。
其次，若施加正的阈值(0.07V)以上的电压作为上述第2电压脉冲，则固体电解质层16中的金属离子向离子供给层17侧移动，在对置电极层15和固体电解质层16的界面附近，产生金属离子耗尽层。估计(推断)该耗尽层，电导率低，所以，固体电解质开关元件10的电导率减小，再次转移到断开状态。
作为第2电流电压特性的产生机构的模型，可以推断出在固体电解质层16中生成作为电流路的金属丝的机构。
图8是说明在固体电解质开关元件中生成金属丝18的模型用的剖视图。它放大表示图1所示的本发明的固体电解质开关元件10的第1布线层13、离子供给层17、固体电解质层16、对置电极层15所构成的工作层的中心部。
固体电解质开关元件10刚制成之后，也就是说，在加电压之前的初始状态下，不形成金属丝18，电导率低，若施加负的阈值(-0.28V)作为上述第1电压脉冲，则固体电解质层16的硫化铜内的铜离子在第1布线层13和对置电极电极15之间进行移动，于是生成铜的金属丝(金属フィラメント)18，电导率增高，相反，若施加正的阈值(0.07V)以上的电压作为上述第2电压脉冲，则金属丝18消失，转移到断开状态。
这样，作为第2电流电压特性的产生机构的模型，在固体电解质层16内，金属丝18根据所加电压的极性不同而进行生成和消失，该模式可以说明图5中说明的线性电流电压特性和电导率的负的温度系数等。
关于上述第2金属丝18的生成模式利用图9和图10来说明，在生成该金属丝18的情况下，形成在固体电解质开关元件10的什么地方。
图9是表示为检查图1所示的本发明的固体电解质开关元件21的电流通路而试制的固体电解质开关元件的结构21的图，(a)是俯视图，(b)是沿(a)的X-X线的剖视图。而且，在图9(b)中，也表示了用于检查电流通路的电路。
如图所示，为了检查固体电解质开关元件10的电流通路而试制的固体电解质开关元件结构21，在固体电解质层16的周围，具有与对置电极层15相绝缘的新的第2对置电极19。并且，直流电压源23被连接在对置电极层15和接地24之间，在第1布线层13和接地24之间以及第2对置电极层19和接地24之间，分别连接电流计25、26。这时，将流过电流计25、26的电流分别作为输出电流25′、26′。在此，因为电流计25、26的内阻非常小，可以忽略不计，所以第1布线层13和第2对置电极层19等效于被接地。
首先，分析在固体电解质层16周围枝状结晶等的电流通路22，即在固体电解质层的外周部生成枝(针)状晶体的情况。
可以预料到，这时在固体电解质开关元件21的对置电极15和第2对置电极层19之间，有电流流过，在第1布线层13之间没有电流流过。
并且，分析上述形成金属丝的模型情况。因为固体电解质层16内部的铜离子而使电流流动，所以估计在固体电解质层16的周围，未形成电流通路22，在固体电解质开关元件21的第1布线层13和对置电极层15中流过电流，在第2对置电极层19内没有电流通过。
图10表示为了检查图9的本发明的固体电解质开关元件10的电流通路而试制的固体电解质开关元件21的电流电压特性，(a)是把第1布线层13和第2对置电极层19接地，在对置电极层15上施加输入电压时第1布线层13内流过的输出电流25′；(b)是把第1布线层13和第2对置电极层19接地，在对置电极层15上施加输入电压时第2对置电极层19内流过的输出电流26′。如图10(a)所示，可以看出，相对于第1布线层13和对置电极层15之间的电压而在固体电解质层16中流过的电流，呈现出与图5的本发明固体电解质开关元件10相同的电流电压特性(参见图5和图10(b))。另一方面，如图10(b)所示，可以看出，设置在对置电极层15周围的第2对置电极层19上没有电流流过(参见图10(b))。
因此，在本发明的固体电解质开关元件10中，如图9所示，可以看出，在固体电解质层16的周围，不会产生枝状结晶的电流通路22，利用固体电解质层16内部的动作来进行开关动作。
并且，在本发明的固体电解质开关元件10中，在固体电解质层16中使用的硫化铜薄膜是硫硒碲半导体的一种。导通状态和断开状态的转移依存于电压的极性，所以，估计不是硫硒碲半导体的相变化所造成的电流电压特性(参见专利文献11)。
由于以上情况，估计生成本发明固体电解质开关元件10的电流电压特性的区域，并不是在固体电解质层周围生成的枝状晶体而形成的，而是由于固体电解质层16内部的上述第1和第2现象而引起的。
以下说明本发明的固体电解质开关元件的导通电阻和断开电阻的控制方法。
图11表示在本发明的固体电解质开关元件中，对导通电阻或断开电阻进行控制的电路的一例。本发明的固体电解质开关元件32的一端被接地；固体电解质开关元件32的另一端通过负荷电阻27而被连接在输入电压源28上。固体电解质开关元件和负荷电阻27的连接点和接地之间的电压是固体电解质开关元件的输出电压29，在此，固体电解质开关元件32是第1～第4实施方式中的任一个所述的固体电解质开关元件。
图12是表示把本发明的固体电解质开关元件的输出电压控制到规定值上的反馈控制方法的流程图。
首先，在ST1步开始向固体电解质开关元件内施加输入电压，在ST2步对固体电解质开关元件的输出电压进行读取，在ST3步对固体电解质开关元件是否达到了规定电压进行判断。并且，在ST3步，当判断为固体电解质开关元件未达到规定的输出电压时，返回到ST1步，再向固体电解质开关元件施加电压。与此相反，在ST3步，当判断为固体电解质开关元件已达到规定的电压时，在ST4步结束对固体电解质开关元件施加电压。
这样，固体电解质开关元件10为了获得规定的输出电压，对输入电压进行反馈控制地进行施加。
图13表示具有图5的电流电压特性的本发明的第1实施方式所涉及的固体电解质开关元件10中，输入电压的反馈控制波形和这时的输出电压波形的图，(a)表示施加到固体电解质开关元件10上的输入电压波形，(b)表示固体电解质开关元件10的输出电压波形。图13的横坐标是时间(秒)。
如图13(a)所示，在固体电解质开关元件10上依次反复施加50mV的正电压E1、从断开进行导通的电压F(以下称为接通电压F)、50mV的正电压E2、从导通进行断开的电压G(以下称为断开电压G)。
在此，接通电压F和断开电压G，分别通过对输出电压进行反馈控制而进行施加。固体电解质开关元件10的开关测量电路由板上布线的电路而构成，利用个人计算机进行反馈控制。
如图13(a)的左端所示，在向固体电解质开关元件10上施加输入电压E1的状态下固体电解质开关元件10是断开状态，所以，输出电压和输入电压几乎相等，为50mV(参见图13(b)的H)。
其次，若施加被反馈控制的接通电压F，则固体电解质开关元件10转移到导通状态，输出电压约为0V(参见图13(b)的I)。固体电解质开关元件10保持导通状态，可以通过以下方式进行判断，即在接通电压F之后输入了50mV振幅的正电压E2期间，输出电压保持0V。这时输入电压E2被施加到负荷电阻上。
再者，若施加被反馈控制的断开电压G，则固体电解质开关元件10转移到断开状态，(参见图13(b)的H)。固体电解质开关元件10保持断开状态，可以通过以下方式进行判断，即在断开电压G之后输入了50mV振幅的正电压E1期间，输出电压保持50mV。这时输入电压E1几乎全部被施加到固体电解质开关元件上。
图13表示交替地反复进行7次左右接通和断开，可以看出，每次固体电解质开关元件10都正常地进行接通和断开。图中未示出的是，对长时间反复接通和断开来测量下的失效即故障产生次数进行检查，结果表明若采用反馈控制，则没有故障产生。
这里，一次反馈控制，即程序(シ一ケンス)所需的时间为100mS左右。若反馈电路采用专用的电路或者固体电解质开关元件和反馈电路均进行集成化，则一次程序过程所需的时间可为100mS以下。这样，本发明的固体电解质开关元件，通过反馈控制来施加输入电压，能够对导通状态和断开状态的转移以及接通电阻等进行精密的控制。
这样，若采用本发明固体电解质开关元件10，则能够切换导通状态和断开状态，并且，即使切断电源，也能保持导通状态和断开状态。再者，导通状态的电阻可以小于同等尺寸的MOS型存储器的导通电阻。
上述离子耗尽层或金属丝18的消失状态相当于在第3原有例中的电子元件中需要的空隙，不需要空隙。
并且，本发明的固体电解质开关元件，结构简单，从原理上看，即使原子尺寸大小也能进行工作，所以与现有电子元件相比，能够大大提高集成度，同时容易制造。
以下表示采用本发明固体电解质开关元件的FPGA的第5实施方式。
图14是采用了本发明第5实施方式的固体电解质开关元件的FPGA30的概要图。FPGA30的基本单元是：逻辑电路块31、逻辑电路块31之间的布线33～35、切换布线连接的本发明的固体电解质开关元件32。再者，FPGA30由以下部分构成：多个逻辑电路块31和多个逻辑电路块31之间的布线33～35、以及切换多个布线连接的本发明固体电解质开关元件32，以便能够利用上述基本单元来构成所需的逻辑电路。
在形成逻辑电路31和外围电路的基片11上，形成了第1～第4实施方式中的任一个中所述的固体电解质开关元件32和布线33～35。与固体电解质开关元件32相连接的纵向布线(布线33、35)和横向布线(布线34)，分别对应于图1～图4中的任一个中所示的第1布线层13和第2布线层14、或者第2布线层14和第1布线层13。选择第1布线层和第2布线层，把所需的固体电解质开关元件设定在导通状态或断开状态，即可制作出具有所需功能的FPGA。
本发明的固体电解质开关元件32，通过在第1布线层13和第2布线层14之间施加阈值电压，即可从断开状态转移到导通状态，或者相反地从导通状态转移到断开状态，所以，本发明的FPGA是可改写FPGA。并且，再现性也充分，本发明的FPGA能够改写106次。并且，本发明的固体电解质开关元件32，因为导通电阻小，所以能够形成信号延迟小的FPGA。
以下表示采用本发明固体电解质开关元件的存储元件所涉及的第6实施方式。
图15是涉及第6实施方式的、采用了固体电解质开关元件的存储元件的模式图。图中，本发明的采用固体电解质开关元件的存储元件50有以下构成部分：单元选择用的MOS晶体管41、固体电解质开关元件42、位线43、接地线44、字线45。作为固体电解质开关元件42的一端的第1布线层46与MOS晶体管41的漏相连接。并且，作为固体电解质开关元件42的另一端的第2布线层47，与接地线44相连接，当然也可以改换该第1布线层和第2布线层。
在采用固体电解质开关元件的存储元件50进行存储的情况下，在字线45上加电压，使MOS晶体管41导通，选择位线43和接地线44，在位线43和接地线44之间加电压，在固体电解质开关元件42上加阈值电压。阈值电压在上述图5的例中约为+0.07V和-0.28V。例如在位线43和接地线44之间施加的电压若等于MOS晶体管的导通电压再加上0.07V，则固体电解质开关元件42变成断开状态，存储断开状态。若在位线43和接地线44之间的固体电解质开关元件42上施加-0.28V以上，则固体电解质开关元件42变成导通状态，存储该导通状态。
为了对采用固体电解质开关元件的存储元件50的存储状态进行读取，在字线45上加电压，使MOS晶体管41变成导通状态，对位线43和接地线44之间的电阻进行检测。若固体电解质开关元件42处于断开状态，则表示高电阻；若固体电解质开关元件42处于导通状态，则表示低电阻。这样，能够读取采用了固体电解质开关元件的存储元件50的存储状态。并且，固体电解质开关元件42的状态即使没有电源电压也能被保持，所以本发明的采用了固体电解质开关元件的存储元件50，可以作为非挥发性存储器而使用。
以下参照图16，详细说明本发明固体电解质开关元件的制造方法的第7实施方式。
图16是依次表示涉及上述第1实施方式的固体电解质开关元件10的制造工序的图。它利用元件的断面模式图来表示。如图16(a)所示，首先对硅基片进行氧化，制作基片11，利用真空蒸发淀积法或溅射法在基片11上形成厚度200nm的铜薄膜。
以下利用第1布线层13区域以外已开口的光致抗蚀剂掩模，采用湿腐蚀法或反应性离子腐蚀法，对第1布线层13以外的多余铜薄膜进行腐蚀，加工成第1布线层13的形状。
以下如图16(b)所示，形成层间绝缘层12。例如作为层间绝缘层12，用溅射法来形成氮氧化硅膜(SiON)。在层间绝缘12形成后，以导通孔51区域已被开口的光致抗蚀剂图形为掩模，利用干腐蚀或湿腐蚀来形成导通孔51。
在此，层间绝缘层12的材料，为了减少信号延迟时间和降低寄生电容，以低介质常数膜为宜。层间绝缘层12的材料，除了氮氧化硅膜外，也可以是SiO2膜、绝缘性聚酯材料等。作为绝缘性聚酯材料，最好采用氯甲基化杯芳烃(P-氯甲基甲氧基杯[6]芳烃)等。并且，层间绝缘层12，希望采用其形成温度低的工序。该层间绝缘层12的厚度可以在50～500nm范围内。
然后对导通孔51内露出的铜进行硫化。铜的硫化在含有硫化物的水溶液中，通过阳极极化来进行。在含有硫化钠0.05摩尔/公升的水溶液中，以铜薄膜为阳极进行阳极极化。所加电压约为0.5V，硫化量通过控制电流而进行调整。铜薄膜的表面层在被硫化到所需厚度时停止硫化。例如，在铜薄膜的表面层被硫化到2nm～20nm左右时停止反应。被硫化后变成硫化铜的部分成为固体电解质层16，未被硫化的剩余的铜部分成为第1布线层13。而且，因为在该硫化中，通过测量铜薄膜的电导率，即可知道硫化的程度，所以，能够控制形成铜薄膜的硫化膜厚度。本例因为第1布线层13的材料采用了作为构成固体电解质的金属的铜，所以能够省略离子供给层17的制作。
而且，固体电解质层16的厚度在作为混合导电体的硫化铜中大约2nm～200nm左右即可。在第1布线层13中采用铜的情况下的膜厚约为20nm～300nm左右即可。若第1布线层13是铜以外的材料，则离子供给层17以铜为材料，膜厚约为2nm～50nm左右即可。第2布线层14的膜厚也可以采用约20nm～300nm左右的铜。
以下如图16(c)所示，用钛来形成对置电极层15。本例用真空蒸发淀积法来堆积钛，对置电极层15的厚度为5nm～30nm。
最后，如图16(d)所示，利用溅射法在层间绝缘层12上来层积作为第2布线层的铜。然后利用第2布线层14区域以外已被开口的抗蚀剂掩模以干腐蚀法来形成第2布线层14。在本例中，第2布线层14的膜厚采用约20nm～300nm左右的铜。第1布线层13和第2布线层14，除了上述铜以外，也可以是过去采用的布线材料，例如可以是铝、金、白金等。
可以如以上那样，制作本发明的固体电解质开关元件。固体电解质层1 6适合采用混合导电体的硫化铜。硫化铜在220℃下从硫化铜变成稳定的硫化亚铜。硫化亚铜的熔点是1130℃，热稳定性良好。本发明人等已证实即使在300℃下加热1小时其特性也不会变化。
以下参照图17，详细说明本发明的固体电解质开关元件的制造方法的第8实施方式。
图17是依次表示涉及第8实施方式的固体电解质开关元件20的制造工序的图。它利用元件的断面模式图来表示。如图17(a)所示，首先对硅基片进行氧化，制作出基片11，利用真空蒸发淀积法或溅射法在基片11上形成作为第1布线层13的膜厚200nm的铜薄膜。然后利用钛的真空蒸发淀积法来形成对置电极层15。利用在第1布线层13区域以外有开口的抗蚀剂图形作为掩模，利用干腐蚀法或反应性离子腐蚀法进行腐蚀，把铜薄膜和钛加工成第1布线层13的形状。
以下如图17(b)所示，为了形成层间绝缘层12，用溅射法来形成氮氧化硅膜。氮氧化硅膜形成之后，用导通孔区51已被开口的抗蚀剂图形作为掩模，利用干腐蚀或湿腐蚀来形成导通孔51。
然后，如图17(c)所示，形成固体电解质层16。首先用真空蒸发淀积法或溅射法来形成膜厚200nm的铜薄膜。然后，在包含硫化物的水溶液中通过阳极极化而使该铜薄膜完全硫化。再者，利用固体电解质层16的区域以外已被开口的抗蚀剂掩模，以反应性离子腐蚀法把不需要的硫化铜腐蚀掉，形成固体电解质层16。
最后，如图17(d)所示，用溅射法淀积铜，利用第2布线层14的区域以外已被开口的抗蚀剂掩模，以反应性离子腐蚀法对第2布线层以外的铜进行腐蚀，形成第2布线层14。因为第1布线层14是铜，所以省略了离子供给层17的制作。
而且，图5和图6所示的本发明固体电解质开关元件的特性倾向于利用涉及上述第7和第8实施方式的本发明固体电解质开关元件的制作方法中说明的固体电解质层16的膜厚来决定固体电解质开关元件的初始电导率。在固体电解质层16的膜厚较厚的情况下，固体电解质开关元件的初始电导率较低，容易变成断开状态。另一方面，在固体电解质层16的膜厚较薄的情况下，如图6所示的本发明的固体电解质开关元件的特性那样，其初始电导率多半是较高，呈导通状态。
已调查了本发明固体电解质开关元件的初始状态为断开状态或导通状态的膜厚的详细情况以及这时的固体电解质层16的表面状态等。但至今尚不清楚详细情况。
并且，在上述第7和第8实施方式的本发明固体电解质开关元件的制造方法中说明的、对铜进行硫化而获得硫化铜的硫化方法，可以利用阳极极化法以外的以下方法来进行、硫化的第2方法是，把已形成了铜薄膜的基片11和硫黄粉末一起放入到坩埚内，在氮气氛的烘烤炉中加热到130℃。这时也可以通过在硫化中测量铜薄膜的导电率而了解硫化的程度，能够很好地控制铜薄膜的硫化。在铜薄膜的表面层被硫化到规定厚度时，停止硫化。
硫化的第3方法是，在由氮稀释后的硫化氢中，把基片加热到120℃～300℃进行硫化。在此情况下，也能够通过测量铜薄膜的电阻而很好地控制硫化。并且，也可以不是对铜薄膜进行硫化而形成硫化铜，而是利用现有技术的溅射法和激光烧蚀法来淀积硫化铜。
在第7实施方式中，用溅射法和激光烧蚀法来淀积硫化铜的情况下，在形成了第1布线层13之后，而且在形成层间绝缘层12之前，淀积硫化铜进行加工。
在此，除了上述硫化铜和铜外，作为固体电解质层16的金属硫化物和离子供给层17的组合，也可以是硫化铬和铬、硫化银和银、硫化钛和钛、硫化钨和钨、硫化镍和镍、硫化钽和钽。
并且，固体电解质层16，作为上述金属硫化物以外的材料可以是硫化钼、硫化锌、锗-锑-碲化合物、砷-碲-锗-硅化合物的任一。并且离子供给层17除了铜以外，可以使用银等。
在固体电解质层16和离子供给层的组合中，在硫化钼和铜、锗-锑-碲化合物和银的组合中，分别观测到了与图5和图6相同的电流电压特性。
这样，若采用本发明的第7和第8实施方式的固体电解质开关元件的制造方法，则固体电解质开关元件使用金属膜淀积或硫化和金属腐蚀、以及氧化膜或氮化膜的淀积及其腐蚀的已知的集成电路的制造技术，即可使制造的产品再现性良好、精度高。所以用低成本即可很容易地制作出固体电解质开关元件。
并且，使固体电解质开关元件从断开状态向导通状态进行转移的导通电压、以及从导通状态向断开状态进行转移的断开电压，即阈值电压，能够在制造时通过调整在固体电解质层和对置电极层之间所加的电压的大小，而进行控制。例如在图5所示的实施例的情况下，在第2布线层1 4和第1布线层13之间所加的电压以第2布线层14侧为正进行表示的情况下，施加负的阈值电压-1V电压10秒钟时间，这样，从断开状态向导通状态进行转移的阈值电压成为-0.4V。再者，若施加更大的电压，则获得更大的阈值电压。在图6所示的实施例的情况下，利用所加电压±1V阈值电压成为±0.6V。若施加更大的电压，则获得更大的阈值电压。
本发明并不仅限于上述实施例，在权利要求书所述的发明范围内，能够进行各种变形，不言而喻这些也包含在本发明范围内。例如在上述实施方式中，说明了用硅作为基片的例子。但基片并不仅限于此，本发明当然能够适用于化合物半导体等。
产业上利用的可能性
从以上说明中可以看出，若采用本发明，则利用规定的所加电压、能够任意设定导通状态和断开状态，能够提供非挥发性的、而且导通状态的电阻小的开关元件。并且，本发明的开关元件，结构简单，微细，所以与现有开关元件相比，能够大大提高微细化程度。
再者，若把本发明的开关元件用于FPGA的开关元件，则能够提供可以再编程而且工作速度快的FPGA。
并且，若把本发明的开关元件用于存储元件的存储媒体，则能够提供写入和读出速度快的非挥发性存储元件。再者，因为本发明的开关元件，结构简单，微细，所以能够提供高集成高速度的存储器集成电路。
再者，若采用本发明的制造方法，则能够适用现有集成电路技术，制造出精度良好、再现性良好的产品，所以能够以低成本来提供固体电解质开关元件以及使用它的FPGA或存储器等集成电路。

Claims (27)

1、一种固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在该基片上的第1布线层，布置在该第1布线层上的离子供给层，设置在该离子供给层上的固体电解质层，布置成对上述第1布线层、上述离子供给层和上述固体电解质层进行覆盖的、并具有导通孔的层间绝缘层，通过该层间绝缘层的导通孔而布置成与上述固体电解质层相接触的对置电极层，以及布置成对该对置电极层进行覆盖状态的第2布线层；上述离子供给层由可向上述固体电解质层供给金属离子的材料构成。
2、一种固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在该基片上的第1布线层，布置在该第1布线层上的对置电极层，设置在该对置电极层上的固体电解质层，布置成对上述第1布线层、上述对置电极层和上述固体电解质层进行覆盖的、并具有导通孔的层间绝缘层，通过该层间绝缘层的导通孔而布置成与上述固体电解质层相接触的离子供给层，以及布置成对该离子供给层进行覆盖状态的第2布线层。
3、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述固体电解质层，由离子导电材料构成，上述离子供给层由向上述离子导电材料供给离子的材料构成。
4、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述固体电解质层是硫化铜、硫化铬、硫化银、硫化钛、硫化钨、硫化镍、硫化钽、硫化钼、硫化锌、锗-锑-碲化合物、砷-碲-锗-硅化合物中的任一种。
5、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述离子供给层是银或铜。
6、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述固体电解质层，是由离子传导和电子传导并存的混合导电材料构成，上述离子供给层是由能向上述混合导电材料供给离子的材料构成。
7、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述固体电解质层和上述离子供给层的组合可以是硫化铜和铜、硫化铬和铬、硫化银和银、硫化钛和钛、硫化钨和钨、硫化镍和镍、硫化钽和钽中的任一组合。
8、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述对置电极层可以是白金、铝、铜、钛、钨、钒、铌、钽、铬、钼、这些金属的氮化物或者这些金属的硅化物中的任一种或其组合。
9、如权利要求1或2所述的固体电解质开关元件，其特征在于：上述固体电解质开关元件在施加电压前的初始状态下是导通特性。
10、如权利要求1或2所述的固体电解质开关元件，其特征在于：在上述固体电解质开关元件中，在使导通状态和断开状态间进行转移时，对输入电压的施加时间或对输入电压进行反馈控制，以使导通电阻和断开电阻成为所需的值。
11、一种固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在该基片上的第1布线层，由离子导电材料或者具有金属离子、离子导电和电子导电共存的混合导电材料而构成、布置在上述第1布线层上的固体电解质层，布置成对上述第1布线层和上述固体电解质层进行覆盖、并具有导通孔的层间绝缘层，通过该层间绝缘层的导通孔而布置成与上述固体电解质层相接触的对置电极层，以及布置成对该对置电极层进行覆盖状态的第2布线层，上述第1布线层包括上述固体电解质层中所含的金属。
12、一种固体电解质开关元件，其特征在于具有：用绝缘层来覆盖着表面的基片，布置在该基片上的第1布线层，由离子导电材料或者具有金属离子、离子导电和电子导电共存的混合导电材料而构成、布置在上述第1布线层上的固体电解质层，布置成对上述第1布线层和上述固体电解质层进行覆盖、被形成在上述基片上并具有导通孔的层间绝缘层，通过该层间绝缘层的导通孔而布置成与上述固体电解质层相接触的对置电极层，以及布置成对该对置电极层进行覆盖状态的第2布线层，上述第2布线层包括上述固体电解质层中所含的金属。
13、如权利要求11或12所述的固体电解质开关元件，其特征在于：上述固体电解质层是金属硫化物，上述第1布线层或上述第2布线层含有上述金属硫化物中所包含的金属。
14、如权利要求13所述的固体电解质开关元件，其特征在于：上述金属硫化物是硫化铜，上述第1布线层或上述第2布线层是铜。
15、如权利要求11或12所述的固体电解质开关元件，其特征在于：上述对置电极层是白金、铝、铜、钛、钨、钒、铌、钽、铬、钼、这些金属的氮化物或者这些金属的硅化物中的任一种或其组合。
16、如权利要求11或12所述的固体电解质开关元件，其特征在于：上述固体电解质开关元件，在施加电压前的初始状态下是断开特性。
17、如权利要求11或12所述的固体电解质开关元件，其特征在于：上述固体电解质开关元件在施加电压前的初始状态下是导通特性。
18、如权利要求11或12所述的固体电解质开关元件，其特征在于：在上述固体电解质开关元件中，在使导通状态和断开状态间进行转移时，对输入电压的施加时间或对输入电压进行反馈控制，以使导通电阻和断开电阻成为所需的值。
19、一种采用固体电解质开关元件的FPGA，其特征在于：如权利要求1、2、11、12、14中的任一项所述的固体电解质开关元件，被用于FPGA的程序用开关元件中。
20、一种采用固体电解质开关元件的存储元件，其特征在于：具有权利要求1、2、11、12、14中的任一项所述的固体电解质开关元件和MOS晶体管，上述固体电解质开关元件的上述第1布线层或上述第2布线层与上述MOS晶体管的漏或源相连接。
21、一种采用固体电解质开关元件的存储元件，其特征在于：具有权利要求1、2、11、12、14中的任一项所述的固体电解质开关元件和MOS晶体管，上述固体电解质开关元件的第1布线层与上述MOS晶体管的漏相连接；上述固体电解质开关元件的第2布线层与接地线相连接，将上述MOS晶体管的源作为地址线，将上述MOS晶体管的栅作为字线。
22、一种固体电解质开关元件的制造方法，其特征在于具有以下工序：
在基片上形成第1布线层的工序、在该第1布线层上形成离子供给层的工序、在该离子供给层上被覆具有导通孔的层间绝缘层的工序、通过该导通孔而形成固体电解质层的工序、形成对置电极层并使其通过上述导通孔而与上述固体电解质层相接触的工序、以对上述对置电极层进行覆盖的方式形成第2布线层的工序。
23、一种固体电解质开关元件的制造方法，其特征在于具有以下工序：
在基片上形成第1布线层的工序、在该第1布线层上形成对置电极层的工序、在该对置电极层上被覆具有导通孔的层间绝缘层的工序、通过该导通孔而形成固体电解质层的工序、形成离子供给层并使其通过上述导通孔而与上述固体电解质层相接触的工序、以对上述离子供给层进行覆盖的方式形成第2布线层的工序。
24、如权利要求22或23所述的固体电解质开关元件的制造方法，其特征在于：上述通过导通孔来形成固体电解质层的工序包括以下工序：以具有上述导通孔的层间绝缘层为掩模，在硫化钠水溶液中，以上述金属薄膜为阳极，通过阳极极化而进行硫化。
25、如权利要求24所述的固体电解质开关元件的制造方法，其特征在于：在对上述固体电解质层的膜厚进行控制时，在上述硫化中对上述金属薄膜的电导率进行测量并控制，同时形成上述固体电解质层和上述离子供给层。
26、如权利要求22或23所述的固体电解质开关元件的制造方法，其特征在于：上述固体电解质开关元件从切断状态向导通状态转移的导通电压，对在制造时上述固体电解质层和上述对置电极层之间所加的电压的大小进行调节控制。
27、如权利要求22或23所述的固体电解质开关元件的制造方法，其特征在于：上述固体电解质开关元件从导通状态向切断状态转移的切断电压，对在制造时上述固体电解质层和上述对置电极层之间所加的电压的大小进行调节控制。
CNB03809827XA 2002-04-30 2003-04-25 固体电解质开关元件及使用其的fpga、存储元件及其制造方法 Expired - Lifetime CN100334735C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP129283/2002 2002-04-30
JP2002129283 2002-04-30
JP2002346129 2002-11-28
JP346129/2002 2002-11-28
PCT/JP2003/005393 WO2003094227A1 (en) 2002-04-30 2003-04-25 Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device

Publications (2)

Publication Number Publication Date
CN1650419A CN1650419A (zh) 2005-08-03
CN100334735C true CN100334735C (zh) 2007-08-29

Family

ID=29405305

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03809827XA Expired - Lifetime CN100334735C (zh) 2002-04-30 2003-04-25 固体电解质开关元件及使用其的fpga、存储元件及其制造方法

Country Status (6)

Country Link
US (1) US7750332B2 (zh)
EP (1) EP1501124B1 (zh)
JP (1) JP4332881B2 (zh)
KR (1) KR100676451B1 (zh)
CN (1) CN100334735C (zh)
WO (1) WO2003094227A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60131036T2 (de) * 2000-11-01 2008-02-14 Japan Science And Technology Agency, Kawaguchi Ein NOT-Schaltkreis
JP4465969B2 (ja) * 2003-03-20 2010-05-26 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
JP4321524B2 (ja) * 2003-07-18 2009-08-26 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP5434967B2 (ja) * 2003-11-28 2014-03-05 ソニー株式会社 記憶素子及び記憶装置
WO2005059817A1 (ja) 2003-12-19 2005-06-30 Nec Corporation Ｉｄタグ
JP4834956B2 (ja) * 2004-02-16 2011-12-14 ソニー株式会社 記憶装置
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置
US7414257B2 (en) * 2004-03-31 2008-08-19 Infineon Technologies Ag Switching device for configurable interconnect and method for preparing the same
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
DE102004018715B3 (de) * 2004-04-17 2005-11-17 Infineon Technologies Ag Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
US20050287698A1 (en) * 2004-06-28 2005-12-29 Zhiyong Li Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices
EP1643508B1 (en) * 2004-10-01 2013-05-22 International Business Machines Corporation Non-volatile memory element with programmable resistance
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
FR2880177B1 (fr) * 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
CN100539232C (zh) * 2004-12-27 2009-09-09 日本电气株式会社 开关器件、用于该开关器件的驱动和制造方法、集成电路器件和存储器件
JP5135796B2 (ja) * 2004-12-28 2013-02-06 日本電気株式会社 スイッチング素子、および書き換え可能な論理集積回路
WO2006070683A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
JP5211483B2 (ja) * 2005-01-17 2013-06-12 日本電気株式会社 固体電解質スイッチング素子およびその製造方法ならびに集積回路
DE102005003025B4 (de) * 2005-01-22 2013-10-31 Adesto Technologies Corporation PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
DE102005004434A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen
DE102005012047A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
WO2006109622A1 (ja) * 2005-04-12 2006-10-19 Matsushita Electric Industrial Co., Ltd. 電気素子，メモリ装置，および半導体集積回路
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP4635759B2 (ja) * 2005-07-19 2011-02-23 ソニー株式会社 記憶素子及び記憶装置
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
US7254073B2 (en) * 2005-09-29 2007-08-07 Infineon Technologies Ag Memory device having an array of resistive memory cells
WO2007069725A1 (ja) * 2005-12-15 2007-06-21 Nec Corporation スイッチング素子およびその製造方法
CN101385154B (zh) * 2006-02-09 2010-06-23 日本电气株式会社 开关装置、可重写逻辑集成电路和存储器装置
US8558211B2 (en) * 2006-03-30 2013-10-15 Nec Corporation Switching element and method for manufacturing switching element
US8242478B2 (en) * 2006-06-26 2012-08-14 Nec Corporation Switching device, semiconductor device, programmable logic integrated circuit, and memory device
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
KR100798696B1 (ko) * 2006-08-18 2008-01-28 충남대학교산학협력단 은이 포화된 Ｇｅ-Ｔｅ 박막으로 이루어진 고체 전해질을갖는 ＰＭＣＭ 소자 및 그의 제조 방법
US8030637B2 (en) 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon
US8101942B2 (en) 2006-09-19 2012-01-24 The United States Of America As Represented By The Secretary Of Commerce Self-assembled monolayer based silver switches
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
KR100902504B1 (ko) 2006-10-16 2009-06-15 삼성전자주식회사 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
WO2008102583A1 (ja) * 2007-02-23 2008-08-28 Nec Corporation 半導体装置
WO2008132701A1 (en) * 2007-05-01 2008-11-06 Interuniversitair Microelektronica Centrum Vzw Non-volatile memory device
US20080314738A1 (en) * 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
FR2922368A1 (fr) * 2007-10-16 2009-04-17 Commissariat Energie Atomique Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree
US8237147B2 (en) 2007-10-19 2012-08-07 Nec Corporation Switching element and manufacturing method thereof
JP5212378B2 (ja) * 2007-11-21 2013-06-19 日本電気株式会社 半導体装置のコンフィギュレーション方法
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
US7768016B2 (en) * 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
CN102084512B (zh) 2008-06-13 2014-06-04 株式会社船井电机新应用技术研究所 开关元件
US20100001252A1 (en) * 2008-07-01 2010-01-07 Ralf Symanczyk Resistance Changing Memory Cell
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR100968888B1 (ko) * 2008-10-01 2010-07-09 한국전자통신연구원 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
KR101108193B1 (ko) * 2008-12-16 2012-01-31 한국전자통신연구원 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법
US8605483B2 (en) 2008-12-23 2013-12-10 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
JP5454478B2 (ja) * 2009-01-09 2014-03-26 日本電気株式会社 スイッチング素子及びその製造方法
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
CN101794860B (zh) * 2009-02-04 2013-07-10 财团法人工业技术研究院 导通微通道存储器元件及其制造方法
US20130234103A1 (en) * 2009-08-31 2013-09-12 Hewlett-Packard Development Company, L.P. Nanoscale switching device with an amorphous switching material
WO2011142386A1 (ja) * 2010-05-11 2011-11-17 日本電気株式会社 半導体装置及びその製造方法
JP5550511B2 (ja) 2010-09-29 2014-07-16 株式会社東芝 半導体装置の製造方法
US8487289B2 (en) * 2010-10-06 2013-07-16 Hewlett-Packard Development Company, L.P. Electrically actuated device
JP5348108B2 (ja) * 2010-10-18 2013-11-20 ソニー株式会社 記憶素子
US8487293B2 (en) * 2010-12-30 2013-07-16 Micron Technology, Inc. Bipolar switching memory cell with built-in “on ”state rectifying current-voltage characteristics
WO2013002772A1 (en) 2011-06-28 2013-01-03 Hewlett-Packard Development Company, L.P. Shiftable memory
US9576619B2 (en) 2011-10-27 2017-02-21 Hewlett Packard Enterprise Development Lp Shiftable memory supporting atomic operation
WO2013062595A1 (en) 2011-10-28 2013-05-02 Hewlett-Packard Development Company, L.P. Metal-insulator phase transition flip-flop
US8854860B2 (en) * 2011-10-28 2014-10-07 Hewlett-Packard Development Company, L.P. Metal-insulator transition latch
WO2013115779A1 (en) 2012-01-30 2013-08-08 Hewlett-Packard Development Company, L.P. Word shift static random access memory (ws-sram)
WO2013130109A1 (en) 2012-03-02 2013-09-06 Hewlett-Packard Development Company L.P. Shiftable memory defragmentation
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
KR20140145529A (ko) * 2012-05-12 2014-12-23 아데스토 테크놀러지스 코포레이션 가변 임피던스 메모리 엘리먼트를 위한 접촉 구조 및 방법
JP2014022507A (ja) * 2012-07-17 2014-02-03 Toshiba Corp 不揮発プログラマブルスイッチ
KR101394488B1 (ko) * 2012-10-02 2014-05-13 서울대학교산학협력단 전해질을 이용한 다이내믹 램
JP6213559B2 (ja) * 2013-03-18 2017-10-18 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
JP5672329B2 (ja) * 2013-04-08 2015-02-18 日本電気株式会社 スイッチング素子
EP3304193B1 (en) 2015-06-04 2019-08-07 Karlsruher Institut für Technologie Devices, in particular optical or electro-optical devices with quantized operation
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
US10573808B1 (en) * 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer
FR3100368B1 (fr) * 2019-08-30 2021-11-05 Commissariat Energie Atomique Dispositif mémoire non-volatile de type filamentaire
US11121319B2 (en) 2019-12-11 2021-09-14 International Business Machines Corporation Phase-change memory with no drift
KR102262756B1 (ko) * 2020-02-13 2021-06-08 성균관대학교산학협력단 3차원 반도체 집적 회로

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260166A (ja) * 1988-08-26 1990-02-28 Nippon Telegr & Teleph Corp <Ntt> フルバレン類薄膜を用いたメモリー素子
JPH04255674A (ja) * 1991-02-08 1992-09-10 Matsushita Electric Ind Co Ltd 全固体電圧記憶素子
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
JPH0936355A (ja) * 1995-07-14 1997-02-07 Hitachi Ltd 集積化電子化学回路
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
EP1159743B1 (en) * 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
JP2001237380A (ja) 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 可変抵抗素子およびそれを用いた半導体装置
JP4119950B2 (ja) 2000-09-01 2008-07-16 独立行政法人科学技術振興機構 コンダクタンスの制御が可能な電子素子
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260166A (ja) * 1988-08-26 1990-02-28 Nippon Telegr & Teleph Corp <Ntt> フルバレン類薄膜を用いたメモリー素子
JPH04255674A (ja) * 1991-02-08 1992-09-10 Matsushita Electric Ind Co Ltd 全固体電圧記憶素子
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
JPH0936355A (ja) * 1995-07-14 1997-02-07 Hitachi Ltd 集積化電子化学回路
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing

Also Published As

Publication number Publication date
EP1501124A1 (en) 2005-01-26
US20050127524A1 (en) 2005-06-16
WO2003094227A1 (en) 2003-11-13
EP1501124A4 (en) 2009-07-22
JPWO2003094227A1 (ja) 2005-09-08
US7750332B2 (en) 2010-07-06
KR100676451B1 (ko) 2007-01-30
CN1650419A (zh) 2005-08-03
JP4332881B2 (ja) 2009-09-16
KR20040111563A (ko) 2004-12-31
EP1501124B1 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
CN100334735C (zh) 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
US8659933B2 (en) Hereto resistive switching material layer in RRAM device and method
CN100448049C (zh) 使用固体电解质的电气元件和存储装置及其制造方法
KR100778950B1 (ko) 스위칭 소자, 스위칭 소자의 구동 방법, 논리 집적 회로 및 메모리 소자
KR101963150B1 (ko) 층상 디바이스 구조를 이용한 개선된 디바이스 스위칭
JP5066918B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US7101728B2 (en) Programmable structure including an oxide electrolyte and method of forming programmable structure
US7183141B1 (en) Reversible field-programmable electric interconnects
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
US8218350B2 (en) Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US9362498B2 (en) Method of forming a memory and method of forming a memory array
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
US20110305065A1 (en) Non-volatile variable capacitive device including resistive memory cell
CN104303301A (zh) 切换装置结构及方法
EP2386115A2 (en) Memory cell having dielectric memory element
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
CN100539232C (zh) 开关器件、用于该开关器件的驱动和制造方法、集成电路器件和存储器件
Tada et al. Set/Reset Switching Model of Cu Atom Switch Based on Electrolysis
JP2012216724A (ja) 抵抗記憶装置およびその書き込み方法
CN101743649B (zh) 非易失性存储器件
KR20200142578A (ko) 메모리 비트셀 작동 방법, 시스템 및 장치
JP5023615B2 (ja) スイッチング素子の駆動方法
CN115841836A (zh) 集成电路器件、存储器阵列以及存储器单元操作方法
JP2012243334A (ja) 抵抗変化素子の制御方法、および、半導体装置
KR20070036940A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Fourth inventor

Correct: Zhongshan

False: Zhong Shanzhi

Number: 35

Page: 1189

Volume: 23

CI03 Correction of invention patent

Correction item: Fourth inventor

Correct: Zhongshan

False: Zhong Shanzhi

Number: 35

Page: The title page

Volume: 23

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100512

Address after: Saitama Prefecture, Japan

Co-patentee after: NEC Corp.

Patentee after: JAPAN SCIENCE AND TECHNOLOGY AGENCY

Address before: Saitama Prefecture, Japan

Co-patentee before: RIKEN

Patentee before: JAPAN SCIENCE AND TECHNOLOGY AGENCY

Co-patentee before: NEC Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210125

Address after: Saitama Prefecture, Japan

Patentee after: JAPAN SCIENCE AND TECHNOLOGY AGENCY

Patentee after: Napoli Semiconductor Co.,Ltd.

Address before: Saitama Prefecture, Japan

Patentee before: JAPAN SCIENCE AND TECHNOLOGY AGENCY

Patentee before: NEC Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220324

Address after: Japan Ibaraki

Patentee after: Napoli Semiconductor Co.,Ltd.

Address before: Saitama Prefecture, Japan

Patentee before: JAPAN SCIENCE AND TECHNOLOGY AGENCY

Patentee before: Napoli Semiconductor Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20070829

CX01 Expiry of patent term