JP5550511B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5550511B2
JP5550511B2 JP2010218383A JP2010218383A JP5550511B2 JP 5550511 B2 JP5550511 B2 JP 5550511B2 JP 2010218383 A JP2010218383 A JP 2010218383A JP 2010218383 A JP2010218383 A JP 2010218383A JP 5550511 B2 JP5550511 B2 JP 5550511B2
Authority
JP
Japan
Prior art keywords
film
metal
sulfur
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010218383A
Other languages
English (en)
Other versions
JP2012074549A (ja
Inventor
義史 西
敦寛 木下
弘剛 西野
正道 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010218383A priority Critical patent/JP5550511B2/ja
Priority to US13/081,629 priority patent/US8450208B2/en
Publication of JP2012074549A publication Critical patent/JP2012074549A/ja
Application granted granted Critical
Publication of JP5550511B2 publication Critical patent/JP5550511B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

本発明の実施の形態は、半導体装置の製造方法に関する。
各種の半導体装置において、半導体と金属半導体化合物電極との間の接触抵抗の低減が必要とされている。接触抵抗の低減のために、半導体にドーパントとなる高濃度の不純物をイオン注入やエピタキシャル成長等により導入し、金属半導体化合物電極との界面近傍に高濃度のドーパント層を形成する方法がある。
例えば、高耐圧で駆動する半導体スイッチであるパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）では、素子耐圧を上げるために基板のキャリア濃度を低く保つ必要がある。
このため、高濃度のドーパント層を形成する方法では、後工程によって不純物が低濃度の基板中に拡散し、素子の耐圧が低下するという問題が生じる。また、イオン注入やエピタキシャル成長による高濃度不純物層の形成は、プロセスコストが増大するという問題もある。
硫黄などの非ドーパント不純物をイオン注入により導入してショットキー障壁高さを下げ、半導体と金属半導体化合物電極との間の接触抵抗を低減する方法が知られている。
特開２０１０−１０９１２２号公報
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、金属半導体化合物電極の界面抵抗を低減する半導体装置の製造方法を提供することにある。
実施の形態の半導体装置の製造方法は、ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、硫化ニッケル膜上にニッケルを含有する第１の金属膜を堆積し、熱処理によりｎ型半導体と第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、ｎ型半導体と金属半導体化合物膜との界面に硫黄を導入する。
第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。 第１の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第６の実施の形態の半導体装置の製造方法を示す工程断面図である。 第６の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第７の実施の形態の半導体装置の製造方法を示す工程断面図である。 第７の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第８の実施の形態の半導体装置の製造方法を示す工程断面図である。 第８の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第９の実施の形態の半導体装置の製造方法を示す工程断面図である。 第９の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１０の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１０の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１１の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１２の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１３の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１４の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。 第１５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１５の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
以下、図面を用いて実施の形態を説明する。なお、図面中、同一または類似の箇所には、同一または類似の符号を付している。
（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、ｎ型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第１の金属を含有する第１の金属膜を堆積し、熱処理によりｎ型半導体と第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、ｎ型半導体と金属半導体化合物膜との界面に硫黄を導入する。
そして、本実施の形態の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法である。上記構成により、縦型パワーＭＯＳＦＥＴのドレイン電極の接触抵抗を低減することが可能になる。
図１は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばアンチモン（Ｓｂ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ−型のウェル領域１２、ｎ＋型のソース領域１４、ｐ＋型のウェルコンタクト領域１６、ゲート絶縁膜１７、ゲート電極１８が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図１（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１（ｂ））。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
次に、シリコン基板１０の裏面に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図１（ｃ））。硫黄含有膜２２は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル（ＮｉＳ）の薄膜である。
硫黄含有膜２２は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
硫黄含有膜２２の膜厚は、例えば、３０ｎｍ程度であり、２ｎｍ以上１００ｎｍ以下であることが望ましい。２ｎｍ未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
なお、硫黄含有膜２２には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル（Ｎｉ）、チタン（Ｔｉ）、または、コバルト（Ｃｏ）であることが望ましい。これらの金属はシリコン基板１０と反応してシリサイドを形成しやすいからである。
次に、硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積する（図１（ｄ））。第１の金属膜２４は、例えば、蒸着またはスパッタ法により堆積する。第１の金属膜２４は、例えば、ニッケルの薄膜である。第１の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
第１の金属膜２４の膜厚は、例えば、６０ｎｍ程度である。
なお、硫黄含有膜２２に金属が含まれる場合は、第１の金属膜２４に含有される第１の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１（ｅ））。
この界面層２８は、例えば１×１０２０ａｔｏｍｓ／ｃｍ３以上の高濃度の硫黄原子（Ｓ）が偏析する層である。
例えば、硫黄含有膜２２が硫黄とニッケルを含有する膜であり、第１の金属膜２４がニッケル膜である場合は、ニッケルシリサイド膜２６が形成されるとともに、シリコン基板
１０とニッケルシリサイド膜２６との界面に硫黄原子を含有する界面層２８が形成される。
熱処理の温度は、３５０℃以上５５０℃以下であることが望ましい。３５０℃未満では反応が十分に進まないおそれがある。また５５０℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
なお、シリサイド膜２６が縦型パワーＭＯＳＦＥＴのドレイン電極として機能する。
本実施の形態の半導体装置の製造方法によれば、例えば、１×１０１９ｃｍ−３以下の比較的低濃度のｎ型半導体基板上に、非ドーパントである硫黄を用いて低抵抗な金属半導体化合物電極の形成が可能となる。したがって、縦型パワーＭＯＳＦＥＴにおいても、ドーパントの拡散による素子の耐圧劣化を生じさせることなく低抵抗の金属半導体化合物電極が形成できる。また、イオン注入やエピタキシャル成長など高価なプロセスを用いずに低抵抗の金属半導体化合物電極が形成できる。さらに、イオン注入ダメージによる結晶欠陥に起因する素子の特性劣化の懸念もない。
本実施の形態の製造方法により、低濃度の半導体に対しても、低い接触抵抗が実現できるのは、以下の理由によると考えられる。ｎ型半導体と金属半導体化合物との界面の高濃度の硫黄原子の存在により、ｎ型半導体の伝導体付近に界面準位が形成される。この界面準位により、フェルミ準位がｎ型半導体の伝導体付近にピニングされるため、ｎ型半導体と金属半導体化合物との界面のショットキー障壁が低下する。
図２は、本実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。図２（ａ）が縦軸を対数表示にした図、図２（ｂ）が縦軸を線形表示にした図である。
図２の実施例の構造は、ｎ型不純物濃度が１×１０１６ｃｍ−３のシリコン基板に、硫化ニッケル（ＮｉＳ）をターゲットとする蒸着により硫黄とニッケルを含有する膜を３０ｎｍ、ニッケルをターゲットとする蒸着によりニッケル膜を６０ｎｍ堆積した後、ＲＴＡにより５００℃、１０分の熱処理を行って作成している。また、比較例の構造は、硫黄とニッケルを含有する膜を堆積しない以外は実施例と同様に作成している。
図２（ａ）から明らかなように、実施例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向（負の印加電圧側）、順方向（正の印加電圧側）ともに電流が増加している。また、図２（ｂ）から明らかように、比較例では非オーミック特性が顕著であるのに対し、実施例ではオーミック特性が実現されている。
図３は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積するまでは実施の形態と同様である（図３（ａ）〜図３（ｄ））。
その後、第１の金属膜２４上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図３（ｅ））。
その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図３（ｆ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第２の金属は、第１の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム（Ｖ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタンナイトライド（ＴｉＮ）が好適である。
また、第２の金属膜３０の膜厚は、例えば３０ｎｍ程度である。
図４は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
図４の変形例の構造は、ｎ型不純物濃度が１×１０１６ｃｍ−３のシリコン基板に、硫化ニッケル（ＮｉＳ）をターゲットとする蒸着により硫黄とニッケルを含有する膜を３０ｎｍ、ニッケルをターゲットとする蒸着によりニッケル膜を６０ｎｍ、チタンをターゲットとする蒸着によるチタン膜を３０ｎｍ堆積した後、ＲＴＡにより５００℃、１０分の熱処理を行って作成している。比較例の構造は、図２の比較例と同様である。
図４から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向（負の印加電圧側）、順方向（正の印加電圧側）ともに電流が増加している。また、図２（ａ）のキャップ膜なしの場合に比べても、電流が増加している。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、ｎ型半導体上に硫黄と第１の金属を含有する硫黄含有膜を堆積し、熱処理によりｎ型半導体と硫黄含有膜を反応させて金属半導体化合物膜を形成するとともに、ｎ型半導体と金属半導体化合物膜との界面に硫黄を導入する。
本実施の形態は、硫黄含有膜に金属を含有させるとともに、硫黄含有膜上には金属膜を堆積せずに、熱処理を行う点で、第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図５は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばアンチモン（Ｓｂ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ−型のウェル領域１２、ｎ＋型のソース領域１４、ｐ＋型のウェルコンタクト領域１６、ゲート電極１８が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図５（ａ））。
次に、酸化膜２０をエッチングにより除去する（図５（ｂ））。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
次に、シリコン基板１０の裏面に硫黄（Ｓ）と第１の金属を含有する硫黄含有膜３２を堆積する（図５（ｃ））。硫黄含有膜３２は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル（ＮｉＳ）の薄膜である。
硫黄含有膜３２は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
硫黄含有膜３２の膜厚は、例えば、３０ｎｍ程度であり、２ｎｍ以上１００ｎｍ以下であることが望ましい。２ｎｍ未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
第１の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図５（ｄ））。
例えば、硫黄含有膜２２が硫化ニッケル（ＮｉＳ）である場合は、ニッケルシリサイド膜２６が形成されるとともに、シリコン基板１０とニッケルシリサイド膜２６との界面に硫黄原子を含有する界面層２８が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜２６中を拡散し、界面へ達する。
熱処理の温度は、３５０℃以上５５０℃以上であることが望ましい。４５０℃未満では反応が十分に進まないおそれがある。また５５０℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
なお、シリサイド膜２６が縦型パワーＭＯＳＦＥＴのドレイン電極として機能する。
本実施の形態の半導体装置の製造方法によれば、第１の実施の形態と同様の効果が得られる。さらに、金属膜の堆積工程が削減できるため製造コストの低減も実現できる。
図６は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜３２を堆積するまでは実施の形態と同様である（図６（ａ）〜図６（ｃ））。
その後、硫黄含有膜３２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図６（ｄ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図６（ｅ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第２の金属は、第１の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム（Ｖ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタンナイトライド（ＴｉＮ）が好適である。
また、第２の金属膜３０の膜厚は、例えば３０ｎｍ程度である。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第３の実施の形態）
本実施の形態の半導体装置の製造方法は、ｎ型半導体上に第１の金属を含有する第１の金属膜を堆積し、第１の熱処理によりｎ型半導体と第１の金属膜を反応させて金属半導体化合物膜を形成し、金属半導体化合物膜上に、硫黄を含有する硫黄含有膜を堆積し、第２の熱処理によりｎ型半導体と金属半導体化合物膜との界面に硫黄を導入する。
本実施の形態は、金属半導体化合物を形成した後、硫黄含有膜を堆積し、さらに熱処理を行う点で、第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図７は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばアンチモン（Ｓｂ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ−型のウェル領域１２、ｎ＋型のソース領域１４、ｐ＋型のウェルコンタクト領域１６、ゲート電極１８が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図７（ａ））。
次に、酸化膜２０をエッチングにより除去する（図７（ｂ））。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
次に、シリコン基板１０の裏面に第１の金属を含有する第１の金属膜２４を堆積する（図７（ｃ））。第１の金属膜２４は、例えば、蒸着またはスパッタ法により堆積する。第１の金属膜２４は、例えば、ニッケルの薄膜である。第１の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
第１の金属膜２４の膜厚は、例えば、６０ｎｍ程度である。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第１の熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する（図７（ｄ））。
例えば、第１の金属膜２４がニッケル膜である場合は、ニッケルシリサイド膜２６が形成される。
第１の熱処理の温度は、４５０℃以上５５０℃以上であることが望ましい。４５０℃未満では反応が十分に進まないおそれがある。また５５０℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
次に、シリサイド膜２６上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図６（ｅ））。硫黄含有膜２２は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル（ＮｉＳ）の薄膜である。
硫黄含有膜２２は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
硫黄含有膜２２の膜厚は、例えば、３０ｎｍ程度であり、２ｎｍ以上１００ｎｍ以下であることが望ましい。２ｎｍ未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
なお、硫黄含有膜２２には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル（Ｎｉ）、チタン（Ｔｉ）、または、コバルト（Ｃｏ）であることが望ましい。これらの金属はシリコン基板１０と反応してシリサイドを形成しやすいからである。
なお、硫黄含有膜２２に金属が含まれる場合は、第１の金属膜２４に含有される第１の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図７（ｆ））。
例えば、第１の金属膜２４がニッケル膜であり、硫黄含有膜２２が硫黄とニッケルを含有する膜である場合は、シリコン基板１０とニッケルシリサイド膜２６との界面に硫黄原子を含有する界面層２８が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜２６中を拡散し、界面へ達する。
第２の熱処理の温度は、４５０℃以上５５０℃以上であることが望ましい。４５０℃未満では反応が十分に進まないおそれがある。また５５０℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
なお、シリサイド膜２６が縦型パワーＭＯＳＦＥＴのドレイン電極として機能する。
本実施の形態の半導体装置の製造方法によっても、第１の実施の形態と同様の効果が実現される。
図８は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第１の金属膜２４上に、硫黄含有膜２２を堆積するまでは実施の形態と同様である（図８（ａ）〜図８（ｅ））。
その後、硫黄含有膜２２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図８（ｆ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この第２の熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図８（ｇ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第２の金属は、第１の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム（Ｖ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、チタンナイトライド（ＴｉＮ）が好適である。
また、第２の金属膜３０の膜厚は、例えば３０ｎｍ程度である。
図９は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
図９の変形例の構造は、ｎ型不純物濃度が１×１０１６ｃｍ−３のシリコン基板に、ニッケル（Ｎｉ）をターゲットとする蒸着によりニッケル膜を２０ｎｍ堆積した後、ＲＴＡにより４５０℃、１０分の熱処理を行ってニッケルシリサイド膜を形成し、その後に硫化ニッケルをターゲットとする蒸着によってニッケルと硫黄を含有する膜３０ｎｍを堆積し、チタンをターゲットとする蒸着によるチタン膜を３０ｎｍ堆積した後、ＲＴＡにより５００℃，１０分の熱処理を行って作成している。比較例の構造は、図２の比較例と同様である。
図９から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向（負の印加電圧側）、順方向（正の印加電圧側）ともに電流が増加している。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第４の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｐｎダイオードのｎ側電極の形成に適用される製造方法である点で第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図１０は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばリン（ｐ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、ダイオードの耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ型領域４０、ｐ側電極４２が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図１０（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１０（ｂ））。
次に、シリコン基板１０の裏面に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図１０（ｃ））。
次に、硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積する（図１０（ｄ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１０（ｅ））。
なお、シリサイド膜２６がダイオードのｎ側電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第１の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
図１１は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積するまでは実施の形態と同様である（図１１（ａ）〜図１１（ｄ））。
その後、第１の金属膜２４上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図１１（ｅ））。
その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１１（ｆ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第５の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｐｎダイオードのｎ側電極の形成に適用される製造方法である点で第２の実施の形態と相違する。以下、第２の実施の形態と重複する内容については一部記載を省略する。
図１２は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばリン（Ｐ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ型領域４０、ｐ側電極４２が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図１２（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１２（ｂ））。
次に、シリコン基板１０の裏面に硫黄（Ｓ）と第１の金属を含有する硫黄含有膜３２を堆積する（図１２（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１２（ｄ））。
なお、シリサイド膜２６がダイオードのｎ側電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第２の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
図１３は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜３２を堆積するまでは実施の形態と同様である（図１３（ａ）〜図１３（ｃ））。
その後、硫黄含有膜３２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図１３（ｄ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１３（ｅ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第６の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｐｎダイオードのｎ側電極の形成に適用される製造方法である点で第３の実施の形態と相違する。以下、第３の実施の形態と重複する内容については一部記載を省略する。
図１４は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、例えばリン（ｐ）を比較的低濃度にドープしたｎ型のシリコン（Ｓｉ）基板１０を準備する。ドーパントであるｎ型不純物濃度は、ダイオードの耐圧を維持するために、例えば、３×１０１８ｃｍ−３以下であることが好ましい。
シリコン基板１０の上面には、公知の製造方法で、ｐ型領域４０、ｐ側電極４２が形成される。また、シリコン基板１０の裏面には自然酸化膜や保護酸化膜等の酸化膜２０が形成されている（図１４（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１４（ｂ））。
次に、シリコン基板１０の裏面に第１の金属を含有する第１の金属膜２４を堆積する（図１４（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第１の熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する（図１４（ｄ））。
次に、シリサイド膜２６上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図１４（ｅ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１４（ｆ））。
なお、シリサイド膜２６がダイオードのｎ側電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第３の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
図１５は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第１の金属膜２４上に、硫黄含有膜２２を堆積するまでは実施の形態と同様である（図１５（ａ）〜図１５（ｅ））。
その後、硫黄含有膜２２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図１５（ｆ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この第２の熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１５（ｇ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第７の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ロジック向けｎ型ＭＯＳＦＥＴのソース・ドレイン電極の形成に適用される製造方法である点で第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図１６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型ソース・ドレイン領域５０、ｎ−型エクステンション領域５２、ゲート電極５４、ゲート側壁５６が形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図１６（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１６（ｂ））。
次に、ｎ＋型ソース・ドレイン領域５０上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図１６（ｃ））。
次に、硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積する（図１６（ｄ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１６（ｅ））。
その後、未反応の硫黄含有膜２２、第１の金属膜２４を酸によるウェットエッチングで除去する（図１６（ｆ））。
なお、シリサイド膜２６がｎ型ＭＯＳＦＥＴのソース・ドレイン電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第１の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するＭＯＳＦＥＴが実現される。
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、ＭＯＳＦＥＴのリーク電流増大等の懸念がないことからも、向上が見込まれる。。
図１７は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積するまでは実施の形態と同様である（図１７（ａ）〜図１７（ｄ））。
その後、第１の金属膜２４上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図１７（ｅ））。
その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１７（ｆ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
その後、第２の金属膜３０、未反応の硫黄含有膜２２、第１の金属膜２４を酸によるウェットエッチングで除去する（図１７（ｇ））。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
なお、本実施の形態では、ゲート電極をソース・ドレイン構造の形成前に形成するいわゆるゲート先作りプロセスを例に説明しているが、ゲート電極をソース・ドレイン構造の形成後に形成するいわゆるゲート後作りプロセスを採用することも可能である。
（第８の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ロジック向けｎ型ＭＯＳＦＥＴのソース・ドレイン電極の形成に適用される製造方法である点で第２の実施の形態と相違する。以下、第２の実施の形態と重複する内容については一部記載を省略する。
図１８は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型ソース・ドレイン領域５０、ｎ−型エクステンション領域５２、ゲート電極５４、ゲート側壁５６が形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図１８（ａ））。
次に、酸化膜２０をエッチングにより除去する（図１８（ｂ））。
次に、ｎ＋型ソース・ドレイン領域５０上に硫黄（Ｓ）と第１の金属を含有する硫黄含有膜３２を堆積する（図１８（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１８（ｄ））。
その後、未反応の硫黄含有膜３２を酸によるウェットエッチングで除去する（図１８（ｅ））。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第２の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するＭＯＳＦＥＴが実現される。
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、ＭＯＳＦＥＴのリーク電流増大等の懸念がないことからも、向上が見込まれる。
図１９は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜３２を堆積するまでは実施の形態と同様である（図１９（ａ）〜図１９（ｃ））。
その後、硫黄含有膜３２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図１９（ｄ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図１９（ｅ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
その後、第２の金属膜３０、未反応の硫黄含有膜３２を酸によるウェットエッチングで除去する（図１９（ｆ））。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第９の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ロジック向けｎ型ＭＯＳＦＥＴのソース・ドレイン電極の形成に適用される製造方法である点で第３の実施の形態と相違する。以下、第３の実施の形態と重複する内容については一部記載を省略する。
図２０は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型ソース・ドレイン領域５０、ｎ−型エクステンション領域５２、ゲート電極５４、ゲート側壁５６が形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図２０（ａ））。
次に、酸化膜２０をエッチングにより除去する（図２０（ｂ））。
次に、ｎ＋型ソース・ドレイン領域５０上に第１の金属を含有する第１の金属膜２４を堆積する（図２０（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第１の熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する（図２０（ｄ））。
次に、シリサイド膜２６上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図２０（ｅ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２０（ｆ））。
その後、未反応の硫黄含有膜２２、第１の金属膜２４を酸によるウェットエッチングで除去する（図２０（ｇ））。
なお、シリサイド膜２６がｎ型ＭＯＳＦＥＴのソース・ドレイン電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第３の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するＭＯＳＦＥＴが実現される。
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、ＭＯＳＦＥＴのリーク電流増大等の懸念がないことからも、向上が見込まれる。
図２１は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第１の金属膜２４上に、硫黄含有膜２２を堆積するまでは実施の形態と同様である（図２１（ａ）〜図２１（ｅ））。
その後、硫黄含有膜２２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図２１（ｆ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この第２の熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２１（ｇ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
その後、第２の金属膜３０、未反応の硫黄含有膜２２、第１の金属膜２４を酸によるウェットエッチングで除去する（図２１（ｈ））。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１０の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図２２は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ型領域６０、層間絶縁膜６２、および、層間絶縁膜６２のｎ型領域６０部が開口されたコンタクトホールが形成される。また、シリコン基板１０のコンタクトホール底部には自然酸化膜の酸化膜２０が形成されている（図２２（ａ））。
次に、酸化膜２０をエッチングにより除去する（図２２（ｂ））。
次に、硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図２２（ｃ））。
次に、硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積する（図２２（ｄ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２２（ｅ））。
なお、シリサイド膜２６がコンタクト電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第１の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
図２３は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積するまでは実施の形態と同様である（図２３（ａ）〜図２３（ｄ））。
その後、第１の金属膜２４上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図２３（ｅ））。
その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２３（ｆ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１１の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第２の実施の形態と相違する。以下、第２の実施の形態と重複する内容については一部記載を省略する。
図２４は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ型領域６０、層間絶縁膜６２、および、層間絶縁膜６２のｎ型領域６０部が開口されたコンタクトホールが形成される。また、シリコン基板１０のコンタクトホール底部には自然酸化膜の酸化膜２０が形成されている（図２４（ａ））。
次に、酸化膜２０をエッチングにより除去する（図２４（ｂ））。
次に、硫黄（Ｓ）と第１の金属を含有する硫黄含有膜３２を堆積する（図２４（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２４（ｄ））。
なお、シリサイド膜２６がコンタクト電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第２の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
図２５は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜３２を堆積するまでは実施の形態と同様である（図２５（ａ）〜図２５（ｃ））。
その後、硫黄含有膜３２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図２５（ｄ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２５（ｅ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１２の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第３の実施の形態と相違する。以下、第３の実施の形態と重複する内容については一部記載を省略する。
図２６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ型領域６０、層間絶縁膜６２、および、層間絶縁膜６２のｎ型領域６０部が開口されたコンタクトホールが形成される。また、シリコン基板１０のコンタクトホール底部には自然酸化膜の酸化膜２０が形成されている（図２６（ａ））。
次に、酸化膜２０をエッチングにより除去する（図２６（ｂ））。
次に、第１の金属を含有する第１の金属膜２４を堆積する（図２６（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第１の熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する（図２６（ｄ））。
次に、シリサイド膜２６上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図２６（ｅ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２６（ｆ））。
なお、シリサイド膜２６がコンタクト電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第１２の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
図２７は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第１の金属膜２４上に、硫黄含有膜２２を堆積するまでは実施の形態と同様である（図２７（ａ）〜図２７（ｅ））。
その後、硫黄含有膜２２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図２５（ｆ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この第２の熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２７（ｇ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１３の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｎｐｎバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第１の実施の形態と相違する。以下、第１の実施の形態と重複する内容については一部記載を省略する。
図２８は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型コレクタ領域７０、トレンチ分離領域７２、素子分離領域７４、ｐ型ベース領域７６、ベース電極７８、エミッタ電極８０が形成される。さらに、層間絶縁膜６２、および、層間絶縁膜６２のｎ＋型コレクタ領域７０上が開口されたコンタクトホールが形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図２８（ａ））。
次に、酸化膜２０をエッチングにより除去する（図２８（ｂ））。
次に、硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図２８（ｃ））。
次に、硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積する（図２８（ｄ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２８（ｅ））。
なお、シリサイド膜２６がｎｐｎバイポーラトランジスタのコレクタ電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第１の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するｎｐｎバイポーラトランジスタが実現される。
図２９は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜２２上に、第１の金属を含有する第１の金属膜２４を堆積するまでは実施の形態と同様である（図２９（ａ）〜図２９（ｄ））。
その後、第１の金属膜２４上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図２９（ｅ））。
その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図２９（ｆ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１４の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｎｐｎバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第２の実施の形態と相違する。以下、第２の実施の形態と重複する内容については一部記載を省略する。
図３０は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型コレクタ領域７０、トレンチ分離領域７２、素子分離領域７４、ｐ型ベース領域７６、ベース電極７８、エミッタ電極８０が形成される。さらに、層間絶縁膜６２、および、層間絶縁膜６２のｎ＋型コレクタ領域７０上が開口されたコンタクトホールが形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図３０（ａ））。
次に、酸化膜２０をエッチングにより除去する（図３０（ｂ））。
次に、硫黄（Ｓ）と第１の金属を含有する硫黄含有膜３２を堆積する（図３０（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図３０（ｄ））。
なお、シリサイド膜２６がｎｐｎバイポーラトランジスタのコレクタ電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第２の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するｎｐｎバイポーラトランジスタが実現される。
図３１は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜３２を堆積するまでは実施の形態と同様である（図３１（ａ）〜図３１（ｃ））。
その後、硫黄含有膜３２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図３１（ｄ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による熱処理を行う。この熱処理により、シリコン基板１０と、硫黄含有膜３２を反応させてシリサイド膜２６を形成する。また、この熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図３１（ｅ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
（第１５の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴのドレイン電極の形成に適用される製造方法ではなく、ｎｐｎバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第３の実施の形態と相違する。以下、第３の実施の形態と重複する内容については一部記載を省略する。
図３２は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
まず、ｐ型のシリコン（Ｓｉ）基板１０を準備する。
シリコン基板１０の上面には、公知の製造方法で、ｎ＋型コレクタ領域７０、トレンチ分離領域７２、素子分離領域７４、ｐ型ベース領域７６、ベース電極７８、エミッタ電極８０が形成される。さらに、層間絶縁膜６２、および、層間絶縁膜６２のｎ＋型コレクタ領域７０上が開口されたコンタクトホールが形成される。また、ｎ＋型ソース・ドレイン領域５０上には自然酸化膜の酸化膜２０が形成されている（図３２（ａ））。
次に、酸化膜２０をエッチングにより除去する（図３２（ｂ））。
次に、第１の金属を含有する第１の金属膜２４を堆積する（図３２（ｃ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第１の熱処理を行う。この熱処理により、シリコン基板１０と、第１の金属膜２４を反応させてシリサイド膜２６を形成する（図３２（ｄ））。
次に、シリサイド膜２６上に硫黄（Ｓ）を含有する硫黄含有膜２２を堆積する（図３２（ｅ））。
次に、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この熱処理により、シリコン基板１０とシリサイド膜２６との界面に
硫黄原子が導入された界面層２８が形成される（図３２（ｆ））。
なお、シリサイド膜２６がｎｐｎバイポーラトランジスタのコレクタ電極として機能する。
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第３の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するｎｐｎバイポーラトランジスタが実現される。
図３３は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第１の金属膜２４上に、硫黄含有膜２２を堆積するまでは実施の形態と同様である（図３３（ａ）〜図３３（ｅ））。
その後、硫黄含有膜２２上に、第１の金属と異なる第２の金属を含有する第２の金属膜３０を堆積する（図３１（ｆ））。その後、例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）による第２の熱処理を行う。この第２の熱処理により、シリコン基板１０とシリサイド膜２６との界面に硫黄原子が導入された界面層２８が形成される（図３３（ｇ））。
第２の金属膜３０は、熱処理中に硫黄含有膜２２中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
本変形例によれば、さらに、ｎ型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施の形態の構成要素を適宜組み合わせてもかまわない。
例えば、実施の形態においては、ｎ型半導体として、ｎ型のシリコンを例に説明したが、ｎ型のシリコンカーバイド（ＳｉＣ）にも本発明を適用することは可能である。
そして、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ シリコン基板（ｎ型半導体）
２０ 酸化膜
２２ 硫黄含有膜
２４ 第１の金属膜
２６ 金属半導体化合物膜
２８ 界面層
３０ 第２の金属膜
３２ 硫黄含有膜

Claims (10)

  1. ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    前記硫化ニッケル膜上にニッケルを含有する第１の金属膜を堆積し、
    熱処理により前記ｎ型半導体と前記第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  2. ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    熱処理により前記ｎ型半導体と前記硫化ニッケル膜を反応させて金属半導体化合物膜を形成するとともに、前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  3. ｎ型半導体上にニッケルを含有する第１の金属膜を堆積し、
    第１の熱処理により前記ｎ型半導体と前記第１の金属膜を反応させて金属半導体化合物膜を形成し、
    前記金属半導体化合物膜上に、硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    第２の熱処理により前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  4. ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    前記硫化ニッケル膜上にニッケルを含有する第１の金属膜を堆積し、
    前記第１の金属膜上にニッケルよりも高いシリサイド化温度を有する金属を含有する第２の金属膜を堆積し、
    熱処理により前記ｎ型半導体と前記第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  5. ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    前記硫化ニッケル膜上にニッケルと異なる金属を含有する第２の金属膜を堆積し、
    熱処理により前記ｎ型半導体と前記硫化ニッケル膜を反応させて金属半導体化合物膜を形成するとともに、前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  6. ｎ型半導体上にニッケルを含有する第１の金属膜を堆積し、
    第１の熱処理により前記ｎ型半導体と前記第１の金属膜を反応させて金属半導体化合物膜を形成し、
    前記金属半導体化合物膜上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    前記硫化ニッケル膜上にニッケルと異なる金属を含有する第２の金属膜を堆積し、
    第２の熱処理により前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  7. 前記第２の金属膜に含有される前記金属が、バナジウム、モリブデン、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、またはチタンナイトライドであることを特徴とする請求項５または請求項６記載の半導体装置の製造方法。
  8. ｎ型半導体上に硫化ニッケル膜を、硫化ニッケルをターゲットとするスパッタ法により堆積し、
    前記硫化ニッケル膜上にニッケルを含有する第１の金属膜を堆積し、
    前記第１の金属膜上にバナジウム、モリブデン、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、またはチタンナイトライドを含有する第２の金属膜を堆積し、
    熱処理により前記ｎ型半導体と前記第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、前記ｎ型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
  9. 前記ｎ型半導体のｎ型不純物濃度が３×１０１８ｃｍ−３以下であることを特徴とする請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法により、縦型パワーＭＯＳＦＥＴのドレイン電極を形成することを特徴とする半導体装置の製造方法。
JP2010218383A 2010-09-29 2010-09-29 半導体装置の製造方法 Expired - Fee Related JP5550511B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010218383A JP5550511B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法
US13/081,629 US8450208B2 (en) 2010-09-29 2011-04-07 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010218383A JP5550511B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012074549A JP2012074549A (ja) 2012-04-12
JP5550511B2 true JP5550511B2 (ja) 2014-07-16

Family

ID=45871080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010218383A Expired - Fee Related JP5550511B2 (ja) 2010-09-29 2010-09-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8450208B2 (ja)
JP (1) JP5550511B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
US11177348B2 (en) * 2018-03-07 2021-11-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device
JP7479315B2 (ja) 2021-03-08 2024-05-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223175A (ja) * 1985-07-23 1987-01-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62231175A (ja) 1986-03-31 1987-10-09 Agency Of Ind Science & Technol 液体流速分布測定装置
JPH04219928A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3447147B2 (ja) * 1995-06-14 2003-09-16 三井化学株式会社 金属化合物ポリマーフィルム
US6150243A (en) 1998-11-05 2000-11-21 Advanced Micro Devices, Inc. Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer
JP2001205103A (ja) * 2000-01-27 2001-07-31 Toyota Central Res & Dev Lab Inc 光触媒体
US7750332B2 (en) 2002-04-30 2010-07-06 Japan Science And Technology Agency Solid electrolyte switching device, FPGA using same, memory device, and method for manufacturing solid electrolyte switching device
DE10334353A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung eines Kontaktes und elektronisches Bauelement, umfassend derartige Kontakte
US20060099782A1 (en) * 2004-10-15 2006-05-11 Massachusetts Institute Of Technology Method for forming an interface between germanium and other materials
JP5016295B2 (ja) * 2005-11-22 2012-09-05 株式会社リコー スパッタリングターゲット及び追記型光記録媒体
US20100219478A1 (en) * 2005-12-26 2010-09-02 Nec Corporation Mosfet, method of fabricating the same, cmosfet, and method of fabricating the same
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
JP4247257B2 (ja) 2006-08-29 2009-04-02 株式会社東芝 半導体装置の製造方法
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
JP5367340B2 (ja) * 2008-10-30 2013-12-11 株式会社東芝 半導体装置および半導体装置の製造方法
US7964490B2 (en) * 2008-12-31 2011-06-21 Intel Corporation Methods of forming nickel sulfide film on a semiconductor device
US8198666B2 (en) * 2009-02-20 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a nonvolatile memory element having first, second and third insulating films

Also Published As

Publication number Publication date
US8450208B2 (en) 2013-05-28
US20120077341A1 (en) 2012-03-29
JP2012074549A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
JP5284389B2 (ja) 半導体装置
WO2010116575A1 (ja) 半導体装置および半導体装置の製造方法
CN105051868B (zh) 半导体装置
US20080246082A1 (en) Trenched mosfets with embedded schottky in the same cell
US20120241854A1 (en) Semiconductor device and method for manufacturing same
JP7362546B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JPWO2011048800A1 (ja) 半導体装置およびその製造方法
WO2012032735A1 (ja) 半導体装置およびその製造方法
US9142661B2 (en) Semiconductor device and method for manufacturing the same
US10374082B2 (en) Semiconductor device
US8084786B2 (en) Silicided base structure for high frequency transistors
JP2014038966A (ja) 半導体装置
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP5550511B2 (ja) 半導体装置の製造方法
CN204088326U (zh) 包括导电电极的电子装置
JP6208106B2 (ja) 半導体装置及びその製造方法
CN104518035A (zh) 半导体器件及其制造方法
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JPH07131007A (ja) 半導体装置
CN103918062A (zh) 用于制造半导体器件的方法
CN106504989A (zh) 隧穿场效应晶体管及其制造方法
TW200921792A (en) High switching speed two mask schottky diode with high field breakdown
JP6441412B2 (ja) 半導体装置
CN102324434A (zh) 一种肖特基势垒mos晶体管及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

LAPS Cancellation because of no payment of annual fees