CN103918062A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN103918062A
CN103918062A CN201280054324.2A CN201280054324A CN103918062A CN 103918062 A CN103918062 A CN 103918062A CN 201280054324 A CN201280054324 A CN 201280054324A CN 103918062 A CN103918062 A CN 103918062A
Authority
CN
China
Prior art keywords
metal film
metal
contact hole
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280054324.2A
Other languages
English (en)
Inventor
堀井拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103918062A publication Critical patent/CN103918062A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

用于制造半导体器件的本方法包括：制备衬底(10)的步骤；形成栅极绝缘膜(20)的步骤；形成栅电极(30)的步骤；形成包围栅电极(30)的层间绝缘膜(40)的步骤；形成穿过层间绝缘膜(40)并且暴露衬底(10)的主表面(10A)的接触孔的步骤；形成第一金属膜(51)的步骤，第一金属膜(51)与接触孔的侧壁表面接触，包含Ti和/或Si并且不包含Al；形成与第一金属膜(51)接触并且包含Ti、Al以及Si的第二金属膜(52)的步骤；以及通过加热第一和第二金属膜(51，52)形成包含Ti、Al以及Si的源电极的步骤。

Description

用于制造半导体器件的方法
技术领域
本发明涉及一种用于制造半导体器件的方法，更加特别地，涉及下述用于制造半导体器件的方法：通过该方法，能够通过提高在包含铝的电极和层间绝缘膜之间的附着性来制造具有稳定的特性的半导体器件。
背景技术
对于MOSFET(金属氧化物半导体场效应晶体管)的源电极或者IGBT(绝缘栅双极晶体管)的发射极电极，可以采用包含铝(Al)的电极。例如，在MOSFET中，已经考虑在这样的包含Al的源电极与栅电极、栅极绝缘膜以及层间绝缘膜中的每一个之间的位置关系等等(例如，参见美国专利No.6,833,562(专利文献1)和日本专利特开No.2000-012846(专利文献2))。
引用列表
专利文献：
PTL1：美国专利No.6,833,562
PTL2：日本专利特开No.2000-012846
发明内容
技术问题
在MOSFET中，源电极可以形成在衬底的其中形成了有源区域的表面上并且与该表面接触，并且与被形成为包围该表面上的栅电极的层间绝缘膜的侧壁表面接触。在此，如果源电极和层间绝缘膜之间的附着性不充足，则源电极脱落，从而影响MOSFET的器件特性。
已经鉴于前述问题提出本发明，并且具有提供用于制造半导体器件的方法的目的，通过该方法，能够通过提高在包含铝的电极和层间绝缘膜之间的附着性来制造具有稳定的特性的半导体器件。
问题的解决方案
一种用于制造本发明中的半导体器件的方法，包括下述步骤：制备由碳化硅制成的衬底；在衬底的表面上形成栅极绝缘膜；在栅极绝缘膜上形成栅电极；在栅极绝缘膜上形成层间绝缘膜以便包围栅电极；形成延伸通过层间绝缘膜以暴露衬底的表面并且与栅电极分离的接触孔；形成在接触孔的侧壁表面上并且与接触孔的侧壁表面接触的第一金属膜，第一金属膜包含Ti和Si中的至少一种并且不包含Al；形成在第一金属膜上并且接触第一金属膜的、包含Ti、Al以及Si的第二金属膜；并且通过加热第一和第二金属膜形成包含Ti、Al以及Si的源电极。
在此，表达“不包含Al的第一金属膜”旨在指示基本上不包含Al的第一金属膜。具体地，第一金属膜旨在指示其中没有故意地添加Al的金属膜，并且包括其中包含例如作为杂质的Al的第一金属膜。
在用于制造本发明中的半导体器件的方法中，以下述方式形成包含Al的源电极。首先，接触孔被形成为延伸通过包围栅电极的层间绝缘膜，并且包含Ti和Si中的至少一种的第一金属膜被形成在接触孔的侧壁表面上并且与接触孔的侧壁表面接触。接下来，包含Ti、Al以及Si的第二金属膜被形成在第一金属膜上并且与第一金属膜接触。然后，通过加热第一和第二金属膜，形成包含Ti、Al以及Si的源电极。因此，在制造本发明中的用于半导体器件的方法中，通过在接触孔的侧壁表面上事先形成包含Ti和Si中的至少一种的第一金属膜并且使第一金属膜与接触孔的侧壁表面接触，能够提高在源电极和层间绝缘膜之间的附着性。因此，根据用于制造本发明中的半导体器件的方法，能够提供下述用于制造半导体器件的方法，通过该方法，能够通过提高在作为包含铝的电极的源电极和层间绝缘膜之间的附着性来制造具有稳定的特性的半导体器件。
在用于制造半导体器件的方法中，在形成第二金属膜的步骤中，第二金属膜可以被形成为与通过形成接触孔而被暴露的衬底的表面接触。
通过这样形成牢固地与通过形成接触孔而被暴露的衬底的表面接触的第二金属膜，能够更加容易地制造具有稳定的特性的半导体器件。
在用于制造半导体器件的方法中，在形成第二金属膜的步骤中，第二金属膜可以被形成以具有被依次堆叠的第一金属层、第二金属层以及第三金属层，第一金属层包含Ti，第二金属层在第一金属层上并且与第一金属层接触并且包含Al，第三金属层在第二金属层上并且与第二金属层接触并且包含Si。替代地，在用于制造半导体器件的方法中，在形成第二金属膜的步骤中，第二金属膜可以被形成以包含被相互混合的Ti、Al以及Si。以这样的方式，能够容易地形成第二金属膜。
在用于制造半导体器件的方法中，在形成第一金属膜的步骤中，第一金属膜可以被形成为具有不小于0.1μm且不大于1μm的厚度。因此，能够将第一金属膜的厚度设定在提高在源电极和层间绝缘膜之间的附着性所必要的范围中。
在用于制造半导体器件的方法中，在形成第一金属膜的步骤中，第一金属膜可以被形成为包含Ti并且不包含Al。以这样的方式，能够进一步提高在源电极和层间绝缘膜之间的附着性。
本发明的有利作用
从上面的描述显然的是，根据用于制造本发明中的半导体器件的方法，能够提供下述用于制造半导体器件的方法，通过该方法，能够通过提高在包含铝的电极和层间绝缘膜之间的附着性来制造具有稳定的特性的半导体器件。
附图说明
图1是示出MOSFET的结构的示意性的横截面图。
图2是示意性地示出用于制造MOSFET的方法的流程图。
图3是用于图示用于制造MOSFET的方法的示意性的横截面图。
图4是用于图示用于制造MOSFET的方法的示意性的横截面图。
图5是用于图示用于制造MOSFET的方法的示意性的横截面图。
图6是用于图示用于制造MOSFET的方法的示意性的横截面图。
图7是用于图示用于制造MOSFET的方法的示意性的横截面图。
图8是用于图示用于制造MOSFET的方法的示意性的横截面图。
图9是用于图示用于制造MOSFET的方法的示意性的横截面图。
图10是用于图示用于制造MOSFET的方法的示意性的横截面图。
图11是用于图示用于制造MOSFET的方法的示意性的横截面图。
图12是示意性地示出图11中的第二金属膜的结构的放大视图。
图13是用于图示用于制造MOSFET的方法的示意性的横截面图。
具体实施方式
下面参考附图描述本发明的实施例。应注意的是，在下面提及的附图中，相同或者相对应的部分被给予相同的参考符号并且没有被重复地描述。
首先，下面描述用作根据本实施例的半导体器件的MOSFET1的结构。参考图1，MOSFET1包括：衬底10，该衬底10是由碳化硅制成；栅极绝缘膜20；栅电极30；层间绝缘膜40；源电极50；源极布线60；以及漏电极70。衬底10包括基础衬底11和半导体层12。在半导体层12中，形成漂移区域13、体区域14、源极区域15以及接触区域16。此外，在MOSFET1中，接触孔18被形成为延伸通过栅极绝缘膜20和层间绝缘膜40，并且暴露衬底10的主表面10A。
基础衬底11包含诸如N(氮)的n型杂质，并且因此具有n型导电性(第一导电类型)。漂移区域13是被形成在基础衬底11的主表面11A上的外延生长层。与基础衬底11一样，漂移区域13包含诸如N(氮)的n型杂质，并且因此具有n型导电性。其在漂移区域13中的浓度比在基础衬底11中的浓度低。
体区域14包括衬底10的主表面10A，并且在半导体层12中被形成为彼此分离。体区域14中的每一个包含诸如Al(铝)或者B(硼)的p型杂质，并且因此具有p型导电性(第二导电类型)。
源极区域15包括主表面10A，并且被形成在体区域14中，使得它们被体区域14包围。源极区域15中的每一个包含诸如P(磷)的n型杂质，并且因此具有与基础衬底11和漂移区域13一样的n型导电性。此外，源极区域15中的n型杂质的浓度比漂移区域13中的n型杂质的浓度高。
与源极区域15一样，接触区域16包括主表面10A、被体区域14包围，并且分别被形成在体区域14中，使得与源极区域15相邻。与体区域14一样，接触区域16中的每一个包含诸如Al(铝)或者B(硼)的p型杂质并且因此具有p型导电性。其在接触区域16中的浓度比在体区域14中的浓度高。
栅极绝缘膜20中的每一个是由例如SiO2(二氧化硅)制成、被形成为被布置在主表面10A上并与主表面10A接触，并且从一个源极区域15的上表面延伸到另一源极区域15的上表面。
栅电极30中的每一个被布置在栅极绝缘膜20上并与栅极绝缘膜20接触，并且被形成为从一个源极区域15延伸到另一源极区域15。例如，栅电极30是由其中添加有杂质的、诸如多晶硅的导体制成。
层间绝缘膜40是由例如SiO2(二氧化硅)制成，并且被形成在栅极绝缘膜20上以包围栅电极30。接触孔80中的每一个具有侧壁表面80A和底表面80B，并且被形成为延伸通过层间绝缘膜40和栅极绝缘膜20。此外，如在图1中所示，接触孔80的侧壁表面80A中的每一个由层间绝缘膜40和栅极绝缘膜20构成，并且其底表面80B对应于源极区域15和接触区域16的上表面。
在接触孔80中，源电极50被形成在侧壁表面80A和底表面80B上并且与侧壁表面80A和底表面80B接触。此外，源电极50是由包含Ti、Al以及Si的合金，诸如TiAlSi合金制成，并且被电气地连接到源极区域15。
漏电极70被形成在基础衬底11的与其主表面11A相反的主表面11B上。与源电极50一样，漏电极70是由例如TiAlSi合金制成，并且被电气地连接到基础衬底11。
源极布线60被形成为覆盖源电极50和层间绝缘膜40。源极布线60是由诸如Al(铝)的金属制成，并且经由源电极50被电气地连接到源极区域15。
下面描述用作根据本实施例的半导体器件的MOSFET1的操作。参考图1，当电压被施加在源电极50和漏电极70之间时，同时被施加到栅电极30的电压小于阈值电压，即，其处于截止状态的同时，被形成在体区域14和漂移区域13之间的pn结被反向偏置。因此，MOSFET1处于非导电状态。同时，当栅电极30被馈送有等于或者大于阈值电压的电压时，在体区域14中形成反转层。结果，源极区域15和漂移区域13被电气地相互连接，从而电流在源电极50和漏电极70之间流动。MOSFET1以在上面描述的方式操作。
下面参考图1至图13描述本发明的一个实施例中的用于制造半导体器件的方法。在用于制造本实施例的半导体器件的方法中，制造了用作根据本实施例的半导体器件的MOSFET1。参考图2，首先执行衬底制备步骤(S10)。在此步骤(S10)中，执行下面描述的步骤(S11)至(S14)以制备由碳化硅制成的衬底10。
首先，作为步骤(S11)，执行基础衬底制备步骤。在此步骤(S11)中，参考图3，由例如4H-SiC制成的晶锭(未示出)被切片以制备具有n型导电性的基础衬底11。
接下来，作为步骤(S12)，执行外延生长层形成步骤。在此步骤(S12)中，参考图3，在基础衬底11的主表面11A上通过外延生长形成具有n型导电性的半导体层12。
接下来，作为步骤(S13)，执行离子注入步骤。在此步骤(S13)中，参考图4，例如，Al离子首先被注入到包括衬底10的主表面10A的区域中，从而在半导体层12中形成p型导电性的体区域14。接下来，例如，以比已经注入Al离子的深度浅的深度，将P离子注入到体区域14中的每一个中，从而形成n型导电性的源极区域15。然后，例如，Al离子进一步被注入到体区域14中，从而形成接触区域16，该接触区域16与源极区域15相邻、具有与源极区域15的深度相同的深度，并且具有p型导电性。此外，在半导体层2中，其中没有形成体区域14、源极区域15以及接触区域15的任何一个的区域用作漂移区域13。
接下来，作为步骤(S14)，执行活化退火步骤。在此步骤(S14)中，通过加热衬底10，在步骤(S13)中的注入的杂质被活化。因此，在其中注入有杂质的区域中产生所期待的载流子。以这样的方式，通过执行步骤(S11)至(S14)，制备衬底10，在该衬底10中通过杂质的注入形成有源区域。
接下来，作为步骤(S20)，执行栅极绝缘膜形成步骤。在此步骤(S20)中，参考图5，例如，通过在包含氧的气氛中加热衬底10，形成由SiO2(二氧化硅)制成的栅极绝缘膜20，以覆盖衬底10的主表面10A。
接下来，作为步骤(S30)，执行栅电极形成步骤。在此步骤(S30)中，参考图6，例如，采用LPCVD(低压化学气相沉积)方法以在栅极绝缘膜20上形成栅电极30，栅电极30由包含杂质的多晶硅制成。
接下来，作为步骤(S40)，执行层间绝缘膜形成步骤。在此步骤(S40)中，参考图7，例如，采用P(等离子体)-CVD方法以在栅极绝缘膜20上形成由SiO2(二氧化硅)制成的层间绝缘膜40，使得层间绝缘膜40和栅极绝缘膜20包围栅电极30。
接下来，作为步骤(S50)，执行接触孔形成步骤。在此步骤(S50)中，参考图8，接触孔80被形成为具有侧壁表面80A和底表面80B，并且暴露衬底10的主表面10A。具体地，例如，采用诸如RIE(反应离子蚀刻)的蚀刻方法以蚀刻通过层间绝缘膜40和栅极绝缘膜20，从而形成暴露衬底10的主表面10A(源极区域15和接触区域16的上表面)的接触孔80。此外，在此步骤(S50)中，接触孔80被形成为与栅电极30分离。因此，如在图8中所示，栅电极30被保持为被栅极绝缘膜20和层间绝缘膜40包围。
接下来，作为步骤(S60)，执行第一金属膜形成步骤。在此步骤(S60)中，参考图9，例如，执行溅射以在接触孔80的侧壁表面80A和底表面80B上以及在层间绝缘膜40的上表面上形成第一金属膜51。在此步骤(S60)中形成包含Ti和Si中的至少一种并且不包含Al的第一金属膜51，诸如由Ti或者Si制成的第一金属膜51、由Ti和Si的混合膜形成的第一金属膜51、或者是由Ti或者Si的堆叠膜形成的第一金属膜51。
接下来，作为步骤(S70)，执行蚀刻步骤。在此步骤(S70)中，如在图10中的箭头所指示的，从衬底10的主表面10A一侧执行干蚀刻，从而从层间绝缘膜40的上表面和接触孔80的底表面80B去除第一金属膜51，同时第一金属膜51保留在接触孔80的侧壁表面80A上。
接下来，作为步骤(S80)，执行第二金属膜形成步骤。在此步骤(S80)中，包含Ti、Al以及Si的第二金属膜51被形成在第一金属膜51上并且与第一金属膜51接触。具体地，参考图11和图12，例如，执行溅射以形成第二金属膜52，第二金属膜52被构成为包括依次堆叠的第一金属层52a、第二金属层52b以及第三金属层52c。第一金属层52a包含Ti。第二金属层52b在第一金属层52a上并与第一金属层52a接触，并且包含Al。第三金属层52c在第二金属层52b上并与第二金属层52b接触，并且包含Si。此外，在此步骤(S80)中，如上所述，可以形成由第一至第三金属层52a、b、c的堆叠膜形成的第二金属膜52，或者可以形成通过同时溅射Ti、Al以及Si而将Ti、Al以及Si混合的第二金属膜52。
接下来，作为步骤(S90)，执行蚀刻步骤。在此步骤(S90)中，如在图13中的箭头所指示的，从衬底10的主表面10A一侧执行干蚀刻，从而从层间绝缘膜40的上表面主要地去除第二金属膜52，同时保留在第一金属膜51和接触孔80的底表面80B上并且与其接触的第二金属膜52。
接下来，作为步骤(S100)，执行第三金属膜形成步骤。在此步骤(S100)中，参考图13，与第二金属膜52一样，由例如，Ti、Al以及Si制成的第三金属膜71被形成在基础衬底11的主表面11B上。
接下来，作为步骤(S110)，执行合金退火步骤。在此步骤(S100)中，参考图1，在步骤(S60)和(S80)中形成的第一和第二金属膜51、52以及在步骤(S100)中形成的第三金属膜71被加热。因此，Ti、Al以及Si被合金，从而形成均由TiAlSi合金制成的源电极50和漏电极70。
接下来，作为步骤(S120)，执行布线形成步骤。在此步骤(S120)中，参考图1，例如，采用沉积方法以形成由诸如Al的导体制成的源极布线60，源极布线60在源电极50上并且与源电极50接触。通过执行步骤(S10)至(S120)，制造了MOSFET1，从而完成用于制造本实施例中的半导体器件的方法。
如上所述，在本实施例的用于制造半导体器件的方法中，以下述方式形成包含Al的源电极50。首先，接触孔80被形成为延伸通过包围栅电极30的层间绝缘膜40，并且包含Ti和Si中的至少一种的第一金属膜51被形成在接触孔80的侧壁表面80A上并且与接触孔80的侧壁表面80A接触。接下来，包含Ti、Al以及Si的第二金属膜52被形成在第一金属膜51上并且与第一金属膜51接触。然后，通过加热第一和第二金属膜51、52，形成包含Ti、Al以及Si的源电极50。因此，在本实施例中的用于制造半导体器件的方法中，能够通过在接触孔80的侧壁表面80A上并且与接触孔80的侧壁表面80A接触地事先形成包含Ti和Si中的至少一种的第一金属膜51，来提高在源电极50和层间绝缘膜40之间的附着性。因此，根据用于制造本实施例中的半导体器件的方法，能够通过提高包含铝的源电极50和层间绝缘膜40之间的附着性来制造具有稳定的特性的MOSFET1。
此外，在本实施例的步骤(S80)中，第二金属膜52被形成为与通过形成接触孔80暴露的衬底10的主表面10A接触，但是第一金属膜51可以被保留以覆盖主表面10A。然而，如在本实施例中，能够通过形成与衬底10的主表面10A牢固地接触的第二金属膜52，来容易地调节第二金属膜52中的Ti、Al以及Si的组成比。结果，能够更加容易地制造具有稳定的特性的MOSFET1。
此外，在本实施例的步骤(S60)中，第一金属膜51可以被形成为具有不小于0.1μm并且不大于1μm的厚度。因此，能够将第一金属膜51的厚度设定在提高源电极50和层间绝缘膜40之间的附着性所需且足够的范围中。
此外，在本实施例的步骤(S60)中，第一金属膜51可以被形成为包含Ti并且不包含Al。以这样的方式，在源电极50和层间绝缘膜40之间的附着性能够被进一步提高。
此外，例如，在本实施例中，在IGBT的情况下，能够采用发射极电极作为具有供应载流子的功能的电极，与在上面描述的源电极50一样。
在此公开的实施例在任何方面是说明性的并且是非限制性的。本发明的范围通过权利要求的范围而不是在上面描述的实施例来限定，并且旨在包括等效于权利要求的范围内的意义和范围的任何修改。
工业适用性
本发明中的用于制造半导体器件的方法能够被特别地有利地应用于下述用于制造半导体器件的方法，该方法被要求用于制造通过提高在包含铝的电极和层间绝缘膜之间的附着性而具有稳定的特性的半导体器件。
附图标记列表
1：MOSFET；10：衬底；1：基础衬底；10A、11A、11B：主表面；12：半导体层；13：漂移区域；14：体区域；15：源极区域；16：接触区域；20：栅极绝缘膜；30：栅电极；40：层间绝缘膜；50：源电极；51：第一金属膜；52：第二金属膜；52a：第一金属层；52b：第二金属层；52c：第三金属层；60：源极布线；70：漏电极；71：第三金属膜；80：接触孔；80A：侧壁表面；80B：底表面。

Claims (6)

1.一种用于制造半导体器件的方法，包括以下步骤：
制备由碳化硅制成的衬底(10)；
在所述衬底(10)的表面(10A)上形成栅极绝缘膜(20)；
在所述栅极绝缘膜(20)上形成栅电极(30)；
在所述栅极绝缘膜(20)上形成层间绝缘膜(40)以便包围所述栅电极(30)；
形成接触孔(80)，所述接触孔(80)延伸通过所述层间绝缘膜(40)以暴露所述衬底(10)的所述表面(10A)并且与所述栅电极(30)分离；
在所述接触孔(80)的侧壁表面(80A)上并且与所述接触孔(80)的所述侧壁表面(80A)接触地形成第一金属膜(51)，所述第一金属膜(51)包含Ti和Si中的至少一种并且不包含Al；
在所述第一金属膜(51)上并且与所述第一金属膜(51)接触地形成包含Ti、Al以及Si的第二金属膜(52)；并且
通过加热所述第一和第二金属膜(51，52)形成包含Ti、Al以及Si的源电极(50)。
2.根据权利要求1所述的用于制造半导体器件的方法，其中，在形成所述第二金属膜(52)的步骤中，所述第二金属膜(52)被形成为与通过形成所述接触孔(80)被暴露的所述衬底(10)的所述表面(10A)接触。
3.根据权利要求1或2所述的用于制造半导体器件的方法，其中，在形成所述第二金属膜(52)的步骤中，所述第二金属膜(52)被形成为具有被依次堆叠的第一金属层(52a)、第二金属层(52b)以及第三金属层(52c)，所述第一金属层(52a)包含Ti，所述第二金属层(52b)在所述第一金属层(52a)上并且与所述第一金属层(52a)接触，并且包含Al，所述第三金属层(52c)在所述第二金属层(52b)上并且与所述第二金属层(52b)接触，并且包含Si。
4.根据权利要求1或2所述的用于制造半导体器件的方法，其中，在形成所述第二金属膜(52)的步骤中，所述第二金属膜(52)被形成为包含被相互混合的Ti、Al以及Si。
5.根据权利要求1-4中的任何一项所述的用于制造半导体器件的方法，其中，在形成所述第一金属膜(51)的步骤中，所述第一金属膜(51)被形成为具有不小于0.1μm并且不大于1μm的厚度。
6.根据权利要求1-5中的任何一项所述的用于制造半导体器件的方法，其中，在形成所述第一金属膜(51)的步骤中，所述第一金属膜(51)被形成为包含Ti并且不包含Al。
CN201280054324.2A 2011-12-12 2012-11-01 用于制造半导体器件的方法 Pending CN103918062A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011270857A JP2013122982A (ja) 2011-12-12 2011-12-12 半導体装置の製造方法
JP2011-270857 2011-12-12
PCT/JP2012/078300 WO2013088855A1 (ja) 2011-12-12 2012-11-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN103918062A true CN103918062A (zh) 2014-07-09

Family

ID=48572358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054324.2A Pending CN103918062A (zh) 2011-12-12 2012-11-01 用于制造半导体器件的方法

Country Status (5)

Country Link
US (1) US20130149853A1 (zh)
EP (1) EP2793252A1 (zh)
JP (1) JP2013122982A (zh)
CN (1) CN103918062A (zh)
WO (1) WO2013088855A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314139A (zh) * 2016-09-20 2019-02-05 富士电机株式会社 半导体装置和半导体装置的制造方法
CN112086367A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种Clip结构TO-220封装的MOSFET及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP6716985B2 (ja) * 2016-03-16 2020-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US10453923B2 (en) * 2016-03-16 2019-10-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194127A (ja) * 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
WO2009128382A1 (ja) * 2008-04-15 2009-10-22 住友電気工業株式会社 半導体装置およびその製造方法
WO2010116575A1 (ja) * 2009-03-30 2010-10-14 株式会社 東芝 半導体装置および半導体装置の製造方法
WO2010134415A1 (ja) * 2009-05-22 2010-11-25 住友電気工業株式会社 半導体装置およびその製造方法
CN102227812A (zh) * 2009-10-05 2011-10-26 住友电气工业株式会社 半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003296B2 (ja) 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194127A (ja) * 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
WO2009128382A1 (ja) * 2008-04-15 2009-10-22 住友電気工業株式会社 半導体装置およびその製造方法
WO2010116575A1 (ja) * 2009-03-30 2010-10-14 株式会社 東芝 半導体装置および半導体装置の製造方法
WO2010134415A1 (ja) * 2009-05-22 2010-11-25 住友電気工業株式会社 半導体装置およびその製造方法
CN102227812A (zh) * 2009-10-05 2011-10-26 住友电气工业株式会社 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314139A (zh) * 2016-09-20 2019-02-05 富士电机株式会社 半导体装置和半导体装置的制造方法
US11264490B2 (en) 2016-09-20 2022-03-01 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11869961B2 (en) 2016-09-20 2024-01-09 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN112086367A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种Clip结构TO-220封装的MOSFET及其制造方法

Also Published As

Publication number Publication date
WO2013088855A1 (ja) 2013-06-20
US20130149853A1 (en) 2013-06-13
JP2013122982A (ja) 2013-06-20
EP2793252A1 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
CN104380442B (zh) 碳化硅半导体装置及其制造方法
CN104170093B (zh) 半导体器件及其制造方法
JP6918302B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20120049270A1 (en) Method for Forming a Semiconductor Device, and a Semiconductor with an Integrated Poly-Diode
CN106463504A (zh) 半导体装置以及半导体装置的制造方法
US20110140197A1 (en) Semiconductor device and method for manufacturing the same
CN103367446A (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
CN103681827B (zh) 具有嵌入式发射极短路触点的快速切换igbt及其制作方法
CN103972287A (zh) 半导体装置
JP2013065774A (ja) 半導体装置およびその製造方法
TW201011822A (en) Semiconductor device and method of producing the same
CN103918062A (zh) 用于制造半导体器件的方法
JP2019121705A (ja) 窒化物半導体装置とその製造方法
JP2013235895A (ja) 半導体装置およびその製造方法
CN104981897A (zh) 制造碳化硅半导体器件的方法
CN103907195B (zh) 半导体器件及其制造方法
CN104995739B (zh) 碳化硅半导体器件
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
JP2023080193A (ja) トレンチ型半導体装置の製造方法
CN104603915B (zh) 半导体器件及其制造方法
CN103918080A (zh) 半导体器件及其制造方法
KR20140035899A (ko) 반도체 장치의 제조 방법
TWI713218B (zh) 半導體裝置
US11575039B2 (en) Semiconductor device
CN115224049A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140709