KR20070036940A - 상변환 기억 소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법을 개시하며, 개시된 본 발명의 상변환 기억 소자는, 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 제1절연막이 형성된 반도체기판; 상기 제1절연막 내에 트랜지스터와 콘택하도록 형성된 제1콘택플러그; 상기 제1콘택플러그 및 이에 인접한 제1절연막 부분 상에 형성된 제1전극; 상기 제1절연막 상에 제1전극과 이격 배치되게 형성된 제2전극; 상기 제1절연막 상에 제1전극 및 제2전극을 덮도록 형성된 제2절연막; 상기 제2절연막 내에 제1전극 및 제2전극과 각각 콘택하도록 형성된 제2콘택플러그 및 제3콘택플러그; 상기 제2절연막 상에 제2콘택플러그 및 제3콘택플러그 모두와 콘택하도록 형성된 상변환막; 및 상기 상변환막을 덮도록 제2절연막 상에 형성된 제3절연막;을 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자 및 그의 제조방법{Phase change memory device and method of manufacturing the same}

도 1은 종래의 상변환 기억 소자를 도시한 단면도.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

21 : 반도체기판 22 : 제1절연막

23 : 제1콘택플러그 24 : 하부전극

25 : 상부전극 26 : 제2절연막

27a : 제1콘택홀 27b : 제2콘택홀

28a : 제2콘택플러그 28b : 제3콘택플러그

29 : 상변환막 30: 제3절연막

본 발명은 상변환 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상 변환 기억 소자 및 그의 제조방법에 관한 것이다.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한예로 최근 상변환 기억 소자(Phase Change memory)가 제안되었다.

이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.

다시말해, 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.

도 1은 종래의 상변환 기억 소자를 도시한 단면도로서, 이를 설명하면 다음과 같다.

도시된 바와 같이, 반도체기판(1) 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다. 상기 게이트들(4)을 덮도록 기판(1) 전면 상에 층간절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압(Vss)이 인가될 영역의 층간절연막 부분들 내에는 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어져 있다.

상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화막(7)이 형성되어져 있으며, 자세하게 도시되지는 않았으나, 상변환 셀이 형성될 영역에는 제1텅스텐플러그(6a)와 콘택하게 도트(dot)형 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하게 바(bar)형 접지라인(Vss line; 9)이 형성되어 있다.

금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에는 제2산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하게 플러그 형태의 하부전극(11)이 형성되어 있다. 상기 하부전극(11)과 콘택하게 제2산화막(10) 상에는 패턴 형태로 상변환막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극(11)과 그 위에 적층된 상변환막(12) 및 상부전극(13)으로 구성되는 상변환 셀이 구성되어 있다. 그리고, 상기 상변환 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어 있으며, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하는 금속배선(15)이 형성되어 있다.

한편, 이러한 상변환 기억 소자에 있어서, 상변환막의 안정적인 상변화를 위해서는 높은 전류 흐름, 예컨데, 1㎃ 이상이 요구되며, 따라서, 종래에는 상변환막과 전극간에 접촉 면적을 가능한 작게 하여 두 접촉면에서 전류 밀도가 급격하게 증가되는 주울열을 일으키도록 하였다. 이때, 트랜지스터를 통한 전류를 줄이면서 주울열 효율을 높이기 위해서는 상변환막과 하부전극의 접촉 면적을 가능한 작게 하는 것이 필요하며, 그래서, 상변환막의 상변화시 전류 밀도를 높여야 한다.

그런데, 현재의 노광 기술 및 식각 기술의 한계로 인해 상기 상변환막과 전극간 접촉 면적을 줄이는데 한계가 있다.

또한, 도 1에 도시된 종래의 상변환 기억 소자에 따르면, 상변환막(12)은 하부전극(11)은 물론 상부전극(13)과도 접촉하고 있기는 하지만, 두 접촉면 모두를 상변이 영역으로 이용할 수 없으며, 그래서, 통상은 하부전극(11)과 접촉하고 있는 상변환막 부분을 상변이 영역으로 이용하고 있다.

따라서, 상기 상변환막(12)의 상변화는 하부전극(11)과의 접촉 저항에 의존하게 되는데, 전술한 바와 같이, 현재로선 상기 하부전극(11)과 상변환막(13)간 접촉 면적을 안정적으로 형성하기 어려우며, 그래서, 접촉 저항의 변화율이 크게 되어 신뢰성이 낮게 된다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 제1절연막이 형성된 반도체기판; 상기 제1절연막 내에 트랜지스터와 콘택하도록 형성된 제1콘택플러그; 상기 제1콘택플러그 및 이에 인접한 제1절연막 부분 상에 형성된 제1전극; 상기 제1절연막 상에 제1전극과 이격 배치되게 형성된 제2전극; 상기 제1절연막 상에 제1전극 및 제2전극을 덮도록 형성된 제2절연막; 상기 제2절연막 내에 제1전극 및 제2전극과 각각 콘택하도록 형성된 제2콘택플러그 및 제3콘택플러그; 상기 제2절연막 상에 제2콘택플러그 및 제3콘택플러그 모두와 콘택하도록 형성된 상변환막; 및 상기 상변환막을 덮도록 제2절연막 상에 형성된 제3절연막;을 포함하는 상변환 기억 소자를 제공한다.

여기서, 상기 제1전극은 하부전극이고, 그리고, 상기 제2전극은 상부전극이다.

또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 트랜지스터를 포함한 하부패턴이 구비된 반도체기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막 내에 트랜지스터와 콘택하도록 제1콘택플러그를 형성하는 단계; 상기 제1절연막 상에 제1콘택플러그와 콘택되는 제1전극 및 이와 이격 배치되는 제2전극을 형성하는 단계; 상기 제1절연막 상에 제1전극과 제2전극을 덮도록 제2절연막을 형성하는 단계; 상기 제2절연막 내에 제1전극 및 제2전극과 각각 콘택되는 제2콘택플러그 및 제3콘택플러그를 형성하는 단계; 상기 제2절연막 상에 제1콘택플러그 및 제2콘택플러그 모두와 콘택하는 상변환막을 형성하는 단계; 및 상기 상변환막을 덮도록 제2절연막 상에 제3절연막을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.

여기서, 상기 제2콘택플러그 및 제3콘택플러그를 형성하는 단계는, 상기 제2절연막을 식각해서 제1전극과 제2전극을 각각 노출시키는 제1콘택홀과 제2콘택홀을 형성하는 단계; 상기 제1콘택홀 및 제2콘택홀을 매립하도록 제2절연막 상에 플러그 물질막을 증착하는 단계; 및 상기 제2절연막이 노출될 때까지 플러그 물질막을 에치백하는 단계;로 구성된다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 2a를 참조하면, 트랜지스터를 포함하는 하부 패턴(도시안됨)을 구비한 반도체기판(21)을 마련한 후, 상기 하부 패턴을 덮도록 기판(21) 상에 제1절연막(22)을 형성한다. 그런다음, 공지의 공정에 따라 상기 제1절연막(22) 내에 하부 패턴 또는 기판(21)과 콘택되는 제1콘택플러그(23)를 형성한다.

도 2b를 참조하면, 제1콘택플러그(23)를 포함한 제1절연막(22) 상에 도전막을 증착한다. 그런다음, 상기 도전막을 패터닝해서 상기 제1콘택플러그(23) 및 이에 인접한 제1절연막 부분 상에 배치되는 제1전극, 즉, 하부전극(24)과 상기 하부전극(24)과 이격 배치되는 제1절연막 부분 상에 제2전극, 즉, 상부전극(25)을 형성한다.

도 2c를 참조하면, 하부전극(24) 및 상부전극(25)을 덮도록 제1절연막(22) 상에 제2절연막(26)을 형성한다. 그런다음, 상기 제2절연막(26)을 식각해서 각각 하부전극(24)의 일부 및 상부전극(25)의 일부를 노출시키는 제1콘택홀(27a) 및 제2콘택홀(27b)을 형성한다.

도 2d를 참조하면, 제1콘택홀(27a) 및 제2콘택홀(27b)을 매립시키도록 제2절연막(26) 상에 플러그 물질막을 증착한다. 그런다음, 상기 제2절연막(26)이 노출되도록 플러그 물질막을 에치백하여 상기 제1콘택홀(27a) 내에 제2콘택플러그(28a)를 형성함과 아울러 상기 제2콘택홀(27b) 내에 제3콘택플러그(28b)를 형성한다. 이때, 상기 플러그 물질막에 대해 에치백 대신에 CMP(Chemical Mechanical Polishing)를 수행하는 것도 가능하다.

도 2e를 참조하면, 제2콘택플러그(28a) 및 제3콘택플러그(28b)를 포함한 제2 절연막(26) 상에 상변환 물질막을 증착한다. 그런다음, 상기 상변환 물질막을 패터닝해서 상기 제1콘택플러그(28a) 및 제2콘택플러그(28b) 모두와 콘택하는 상변환막(29)을 형성한다. 이어서, 상기 상변환막(29)을 덮도록 제2절연막(26) 상에 제3절연막(30)을 증착한다.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.

상기와 같은 본 발명에 따른 상변환 기억 소자에 있어서, 하부전극은 제1콘택플러그를 통해 트랜지스터와 전기적으로 연결되고, 상변환막은 제2콘택플러그를 통해 상기 하부전극과 전기적으로 연결됨과 아울러 제3콘택플러그를 통해 상부전극과 전기적으로 연결된다.

따라서, 이와 같은 구조에서는 하부전극과 상부전극 사이에서 전류 흐름을 형성하게 되는데, 이때, 상기 제2콘택플러그와 상변환막간 접촉면이 전류 흐름에 의해서 주울히터로 작용하며, 그리고, 상변환막은 길게 형성되어 있는 것과 관련해서 자체의 상변화에 의해 히터 역할을 하게 되는 셀프히터로 작용한다.

그러므로, 상변화막의 특정 부분, 예컨데, 도 2e의 점선 부분에서 주울열과 셀프히터 작용에 의해 상변화가 일어나게 되고, 이러한 상변화는 전류 프로파일의 제어를 통해 상변환막의 상변화에 필요한 전류를 현저히 낮추는 결과를 얻는 것이므로, 결국, 본 발명은 전극과 상변환막간 접촉 면적을 제어하는 방법 대신 상변환막 자체에서의 전류 밀도, 즉, 전류 프로파일을 제어하는 것에 의해서 노광 및 식각 기술의 한계 영향을 받지 않고도 상변환막의 상변화에 필요한 전류를 효과적으 로 낮출 수 있다.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.

이상에서와 같이, 본 발명은 상변환막이 두 개의 접촉면을 갖도록 하는 것에 의해 상기 상변환막을 주울열과 셀프히터 작용에 의해 상변화가 이루어지도록 할 수 있으며, 따라서, 본 발명은 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자를 구현할 수 있을 뿐만 아니라, 소자 동작을 균일하게 제어할 수 있어서 신뢰성있는 상변환 기억 소자를 제공할 수 있다.

Claims (4)

1. 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 제1절연막이 형성된 반도체기판;

   상기 제1절연막 내에 트랜지스터와 콘택하도록 형성된 제1콘택플러그;

   상기 제1콘택플러그 및 이에 인접한 제1절연막 부분 상에 형성된 제1전극;

   상기 제1절연막 상에 제1전극과 이격 배치되게 형성된 제2전극;

   상기 제1절연막 상에 제1전극 및 제2전극을 덮도록 형성된 제2절연막;

   상기 제2절연막 내에 제1전극 및 제2전극과 각각 콘택하도록 형성된 제2콘택플러그 및 제3콘택플러그;

   상기 제2절연막 상에 제2콘택플러그 및 제3콘택플러그 모두와 콘택하도록 형성된 상변환막; 및

   상기 상변환막을 덮도록 제2절연막 상에 형성된 제3절연막;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
2. 제 1 항에 있어서, 상기 제1전극은 하부전극이고, 상기 제2전극은 상부전극인 것을 특징으로 하는 상변환 기억 소자.
3. 트랜지스터를 포함한 하부패턴이 구비된 반도체기판 상에 제1절연막을 형성하는 단계;

   상기 제1절연막 내에 트랜지스터와 콘택하도록 제1콘택플러그를 형성하는 단계;

   상기 제1절연막 상에 제1콘택플러그와 콘택되는 제1전극 및 이와 이격 배치되는 제2전극을 형성하는 단계;

   상기 제1절연막 상에 제1전극과 제2전극을 덮도록 제2절연막을 형성하는 단계;

   상기 제2절연막 내에 제1전극 및 제2전극과 각각 콘택되는 제2콘택플러그 및 제3콘택플러그를 형성하는 단계;

   상기 제2절연막 상에 제1콘택플러그 및 제2콘택플러그 모두와 콘택하는 상변환막을 형성하는 단계; 및

   상기 상변환막을 덮도록 제2절연막 상에 제3절연막을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
4. 제 3 항에 있어서, 상기 제2콘택플러그 및 제3콘택플러그를 형성하는 단계는

   상기 제2절연막을 식각해서 제1전극과 제2전극을 각각 노출시키는 제1콘택홀과 제2콘택홀을 형성하는 단계; 상기 제1콘택홀 및 제2콘택홀을 매립하도록 제2절연막 상에 플러그 물질막을 증착하는 단계; 및 상기 제2절연막이 노출될 때까지 플러그 물질막을 에치백하는 단계;로 구성되는 것을 특징으로 하는 상변환 기억 소자의 제조방법.

Images