JP2011155159A - 抵抗変化型メモリとその制御方法及び製造方法 - Google Patents
抵抗変化型メモリとその制御方法及び製造方法 Download PDFInfo
- Publication number
- JP2011155159A JP2011155159A JP2010016116A JP2010016116A JP2011155159A JP 2011155159 A JP2011155159 A JP 2011155159A JP 2010016116 A JP2010016116 A JP 2010016116A JP 2010016116 A JP2010016116 A JP 2010016116A JP 2011155159 A JP2011155159 A JP 2011155159A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance state
- electrodes
- pair
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
Abstract
【課題】従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供する。
【解決手段】1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成される。
【選択図】図1
【解決手段】1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成される。
【選択図】図1
Description
本発明は、例えば集積化した大規模不揮発性メモリに応用可能な抵抗変化型メモリとその制御方法及び製造方法に関する。
現在、不揮発性メモリとしてNAND型フラッシュメモリが非常に多く使用されているが、当該フラッシュメモリに続く次世代不揮発性メモリとして、MRAM(Magnetic Random Access Memory)、ReRAM(Resistive Random Access Memory)などの抵抗変化型メモリが注目されている(例えば、特許文献1及び3を参照)。ここで、抵抗変化型メモリの書き込みは、例えば、メモリセルとしての抵抗変化素子に書き込み電流を流してその状態(抵抗値)を変化させることにより行う。また、読み出しは、抵抗変化素子に読み出し電流を流してその抵抗値を検出することにより行う。読み出し電流の値は、書き込み電流の値よりも小さく設定される。
抵抗変化型メモリ材料として、Pr0.3Ca0.7MnO3(以下、「PCMO」という。)を用いた場合(例えば、非特許文献1及び3参照。)、各種の金属を電極としてその上に取付けて、電圧を印加して(あるいは電流を流して)抵抗を変化させ、抵抗の高い状態と、低い状態の2つの状態を使い分けて、データを記憶させる。従来技術では、無秩序に金属を多数選び出し、それぞれの金属毎に、適しているかどうかを判断していた。
Kuo-Pin Chang et al., "Low-Voltage and Fast-Speed Forming Process of Tungsten Oxide Resistive Memory", Extended Abstracts of the 2008 International Conference on Solid State Devices and Materials, Tsukuba in Japan, 2008, pp. 1168-1169.
Wei-Chih Chien et al., "Multi-Level Switching Characteristics for WOX Resistive RAM (RRAM)", Extended Abstracts of the 2008 International Conference on Solid State Devices and Materials, Tsukuba in Japan, 2008, pp. 1170-1171.
図5は従来技術に係る抵抗変化型メモリの構造を示す縦断面図であり、図6は図5の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。
図5に示すように、誘電体基板20上に白金(Pt)の下部電極21を形成した後、PCMO抵抗変化層22を形成し、その上に、例えば銀などの金属を上部電極23として形成する。下部電極21と、上部電極23の間に、電圧源25により電圧を印加して電流を流すと、抵抗が変化して、低抵抗状態から高抵抗状態へ遷移することがある。一旦遷移すると、逆向きの電圧を印加して、高抵抗状態から、低抵抗状態へ遷移させない限り、元の状態には戻らない。このような抵抗状態は、長時間、電源のサポート無しに保持されるので、パーソナルコンピュータや携帯電話機などのメモリとして用いると、電源を切ってもメモリ状態が保持される、いわゆる不揮発性メモリとして用いることができる。ところが、この特性が出現する再現性が悪いという問題点があった。
例えば、図6は、従来技術に係る、タングステン(W)を上部電極23に用いた場合の抵抗のヒステリシス特性を測定したものである。上部電極23に印加する電圧を正側にスキャンし、再度0Vに戻し、さらに負側にスキャンし、再び0Vに戻したものである。図6から明らかなように、この素子では、抵抗の変化がほとんど起きていない(抵抗変化が起きる場合もある。)。この素子の応用を考える場合、10億個規模を集積化した大規模なメモリとしての応用が期待されることから、高い再現性で、メモリ特性が発現することが要求されるが、この条件を満たしていないという問題があった。また、統一的に、金属を探索する手法がないので、各種金属を用いて順に試みることが必要であり、効率が悪いという問題点があった。
なお、ここでは便宜上、タングステン(W)を上部電極として説明したが、素子動作上は電極の上下に特に意味はなく、入れ替えても同様の議論になる。従って、本明細書においては簡潔のために上部電極に着目した記述とするが、それらは下部電極に読み替えても有効なことは言うまでもない。また、電極は、上部電極/PCMO層/下部電極の縦積みに限定されるものではなく、PCMO層の片面(上面もしくは下面)に両電極を設置してもよい。このように横型にすると素子面積が大きくなるデメリットがあるが、両電極ともPCMO層の形成後に設置するため、電極材料の選択の自由度が広がるメリットがある。例えば、高価なPtを使う必要がなく、低コストなメモリが製造できる。
さらに、これまで、秩序ある金属の選定方法がなかった。また、従来の金属材料を上部電極として用いた、抵抗変化型メモリでは、抵抗変化が生じる再現性が低かったので、これを改善する素子構成法を構築する必要がある。また、新たな、抵抗変化型メモリとして用いることができる材料を見出す必要がある。
またさらに、同じ金属系酸化物を用いた例で、バイポーラ動作型の抵抗変化を行い、比較的大きな抵抗変化が得られている、タングステン酸化物(WOx;例えば1≦x≦3であり、代表値としてx=3)を、従来技術として説明する。タングステン酸化物(WOx)は、これの上下に金属電極を取付けるだけで、抵抗変化メモリとして機能するために、きわめて簡単な構造をしており、また比較的大きな抵抗比が得られる。
金属酸化膜の抵抗変化型メモリは、ユニポーラ動作型が多いが、タングステン酸化物(WOx)はPCMOと同じバイポーラ動作型の抵抗変化型メモリの動作も示す。ユニポーラ動作型は、同じ正の電圧−電流を加えて抵抗をスイッチさせる。例えば、電流を制限しながら大きな電圧を加えて、高抵抗から低抵抗にスイッチさせ、電流の制限をはずして、低電圧で大電流を流して低抵抗から高抵抗にスイッチさせる。従って、電流と電圧の大小でスイッチさせている。このため、メモリされた抵抗値を読み出しするために電圧を印加し電流を流した際に、その読み出しの設定を間違える、あるいは素子の特性揺らぎで、スイッチする電流や電圧に到達してしまうと、データが書き換わってしまうおそれがある。これに対して、バイポーラ動作型は、PCMOの場合も同様であるが、例えば正の電圧で低抵抗から高抵抗へ書換え、負の電圧で高抵抗から低抵抗へ書き換えるというように、電圧の極性によって書き換えているので、電流制限をかけるなどの手間が無く制御しやすく、間違えて書き換わるおそれも少なくなると言う利点がある。
上記非特許文献1によると、タングステン酸化物(WOx)の場合、フォーミングプロセスと言う比較的大きな電圧を一旦印加するプロセスを経ない場合で、低抵抗時に600Ω、高抵抗時に5KΩとほぼ1桁弱の抵抗比、上記フォーミングプロセスを経た場合は、若干高抵抗化し、低抵抗時で900Ω程度、高抵抗時で12kΩ程度で、多少改善し、1桁を超える抵抗変化率(オン時の抵抗と、オフ時の抵抗との変化の割合をいう。)が得られる。しかし、この値は必ずしも大きくはないという問題点があった。
本発明の目的は以上の問題点を解決し、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供することにある。
第1の発明に係る抵抗変化型メモリは、1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、
モリブデン酸化物(MoOx)を1対の電極で挟設するように構成されたことを特徴とする。
モリブデン酸化物(MoOx)を1対の電極で挟設するように構成されたことを特徴とする。
第2の発明に係る抵抗変化メモリの制御方法は、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの制御方法であって、
上記1対の電極に対して、所定の電流での制限をかけて所定の第1の印加電圧を印加するフォーミングステップと、
上記フォーミングステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低い第2の印加電圧を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
低抵抗読み出しステップの後、上記1対の電極に対して、電流制限をかけずに、上記第1の印加電圧よりも低くかつ上記第2の印加電圧よりも高い第3の印加電圧を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
上記リセットステップの後、上記1対の電極に対して、上記第1の印加電圧よりも低い第4の印加電圧を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低くかつ上記第4の印加電圧よりも高い第5の印加電圧を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップとを含むことを特徴とする。
上記1対の電極に対して、所定の電流での制限をかけて所定の第1の印加電圧を印加するフォーミングステップと、
上記フォーミングステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低い第2の印加電圧を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
低抵抗読み出しステップの後、上記1対の電極に対して、電流制限をかけずに、上記第1の印加電圧よりも低くかつ上記第2の印加電圧よりも高い第3の印加電圧を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
上記リセットステップの後、上記1対の電極に対して、上記第1の印加電圧よりも低い第4の印加電圧を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低くかつ上記第4の印加電圧よりも高い第5の印加電圧を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップとを含むことを特徴とする。
第3の発明に係る抵抗変化メモリの製造方法は、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
一方の電極上にモリブデン酸化物(MoOx)を形成するステップと、
上記モリブデン酸化物(MoOx)上に他方の電極を形成するステップとを含むことを特徴とする。
一方の電極上にモリブデン酸化物(MoOx)を形成するステップと、
上記モリブデン酸化物(MoOx)上に他方の電極を形成するステップとを含むことを特徴とする。
第4の発明に係る抵抗変化メモリの製造方法は、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする。
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする。
第5の発明に係る抵抗変化メモリの制御方法は、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの制御方法であって、
上記1対の電極に印加する印加電圧を所定の第1のしきい値以上の正電圧に設定することにより上記低抵抗状態に遷移させるステップと、
上記1対の電極に印加する印加電圧を所定の第2のしきい値以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含むことを特徴とする。
上記1対の電極に印加する印加電圧を所定の第1のしきい値以上の正電圧に設定することにより上記低抵抗状態に遷移させるステップと、
上記1対の電極に印加する印加電圧を所定の第2のしきい値以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含むことを特徴とする。
第6の抵抗変化メモリの製造方法は、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする。
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする。
従って、本発明に係る抵抗変化型メモリとその制御方法及びその製造方法によれば、1対の電極に印加する、一方の極性又は両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型又はバイポーラ動作型抵抗変化メモリであって、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成される。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供できる。
以下、本発明に係る実施形態について図面を参照して説明する。
第1の実施形態.
図1は本発明の第1の実施形態に係るモリブデン酸化物層12を用いた抵抗変化型メモリの構造を示す縦断面図である。また、図2は図1の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフであり、図3は図1の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。第1の実施形態に係る抵抗変化型メモリは、図1に示すように、誘電体基板10上に、モリブデン酸化物層12を1対の電極11,13で挟設して構成されたことを特徴としている。
図1は本発明の第1の実施形態に係るモリブデン酸化物層12を用いた抵抗変化型メモリの構造を示す縦断面図である。また、図2は図1の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフであり、図3は図1の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。第1の実施形態に係る抵抗変化型メモリは、図1に示すように、誘電体基板10上に、モリブデン酸化物層12を1対の電極11,13で挟設して構成されたことを特徴としている。
図1において、誘電体基板10上に、例えばプラチナ(Pt)又はモリブデン(Mo)などの金属にてなる下部電極11を形成した後、モリブデン酸化物層12を形成する。ここで、モリブデン酸化物層12の作成方法としては、通常に用いられている方法でよいが、例えば、金属のモリブデン(Mo)を真空蒸着あるいはスパッタ法などにより形成し、これを酸素を含む雰囲気やプラズマ中で温度を上げて酸化し、モリブデン酸化物(MoOx;例えばx=1〜3)として形成する方法、あるいは、モリブデン(Mo)を酸素(O2)を含む雰囲気でスパッタ法などにより、モリブデン(Mo)と酸素(O2)を反応させながらモリブデン酸化物(MoOx)として堆積することで形成する方法、あるいは、モリブデン酸化物(MoOx)をターゲットとしてスパッタ法により作成する方法などがある。さらに、モリブデン酸化物層12上に、例えばプラチナ(Pt)などの金属にてなる上部電極13を形成した後、各電極11,13に電圧源15を接続する。
図2は図1の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。図2は、モリブデン(Mo)を下部電極11として、当該下部電極11のモリブデン(Mo)を大気中で500°C程度の温度で酸化することにより形成し、これに、プラチナ(Pt)にてなる上部電極13を形成したPt/MoOx/Mo(下部電極)構造を有するデバイスの抵抗変化特性である。この測定では、電圧源15から下部電極11側に正電圧を印加している。
図2から明らかなように、印加電圧0Vで、104Ω以上の高抵抗状態であったが、正電圧を印加していくと、曲線31に示すように、動作点41を過ぎて第1のしきい値電圧約0.8から1.2Vを過ぎたところで、約20Ωの低抵抗に遷移し、印加電圧を0V方向に引き戻しても、曲線32に示すように、低抵抗状態(動作点42)を維持する。0V状態でも、低抵抗状態は維持され、電圧を正側にかけても、高抵抗状態に遷移しない。さらに、曲線33に示すように、印加電圧を負側に印加していくと、−1Vを越えたところで、抵抗の変化が始まり、第2のしきい値電圧1.7V付近で高抵抗状態に遷移する。この遷移が起きる電圧の手前、すなわち、例えば約−1V以下で−0.5V以上の範囲の正側の電圧では、抵抗の遷移はしないので、これ以下の電圧を読み出し電圧として、用いることができる(動作点43)。さらに、高抵抗に遷移後は、曲線34に示すように負側に印加電圧を印加しても、低抵抗状態に戻ることはない。また、この高抵抗状態(動作点44)は、0.5Vの正電圧までは安定に保持されるので、読み出し電圧として、−1.0V〜+0.5Vの範囲で用いることができる。
図2において、例えば、印加電圧0.5Vで動作点41で高抵抗状態(約2kΩ)であり、動作点42で低抵抗状態(約20Ω)である。また、印加電圧−0.5Vで動作点43で低抵抗状態(約20Ω)であり、動作点44で高抵抗状態8kΩ)である。
図2の実施例では、図1の抵抗変化型メモリのバイポーラ動作のために、少なくとも、印加電圧を上記第2のしきい値(図2では、約1.7V)以上の正電圧に設定することにより低抵抗状態に遷移させるステップと、印加電圧を所定のしきい値(図2では、約−1.7V)以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含む。図2から明らかなように、本実施例では、酸化タングステン(WOx)を用いる従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも、酸化タングステン(WOx)を用いる従来技術に比較して、高抵抗状態と、低抵抗状態の間に、比較的大きな抵抗比率(従来技術を約2桁を上回る約3桁の抵抗比率)が得られるという特有の作用効果を有する。
次いで、モリブデン酸化物(MoOx)を含む作成プロセスについて、具体例を用いて以下に説明する。
モリブデン酸化物(MoOx)の作成については、以下の手法がある。
(1)モリブデン(Mo)の薄膜を、スパッタ法あるいは真空蒸着法などにより作成し、これを酸素あるいは水(H2O)を含む雰囲気中(プラズマ中でも構わないが、その場合は実効的な酸素や水の温度が高くなるので、次に述べる基板温度は低くて構わない。)で、高温(200°Cから800°C)で加熱して酸化する手法(この手法の類似系として、モリブデン(Mo)に酸素をイオン化するなどして、打ち込む手法を用いてもよい。)を用いる。
(2)モリブデン(Mo)をターゲットして、酸素(O2)を含むガス(例えば、アルゴン(Ar)と酸素(O2)の混合ガス)でスパッタすることで、モリブデン(Mo)の酸化物薄膜を形成する手法を用いる。
(3)モリブデン酸化物(MoOx)をターゲットして、スパッタ法によりモリブデン酸化物(MoOx)薄膜を形成する手法を用いる。
(1)モリブデン(Mo)の薄膜を、スパッタ法あるいは真空蒸着法などにより作成し、これを酸素あるいは水(H2O)を含む雰囲気中(プラズマ中でも構わないが、その場合は実効的な酸素や水の温度が高くなるので、次に述べる基板温度は低くて構わない。)で、高温(200°Cから800°C)で加熱して酸化する手法(この手法の類似系として、モリブデン(Mo)に酸素をイオン化するなどして、打ち込む手法を用いてもよい。)を用いる。
(2)モリブデン(Mo)をターゲットして、酸素(O2)を含むガス(例えば、アルゴン(Ar)と酸素(O2)の混合ガス)でスパッタすることで、モリブデン(Mo)の酸化物薄膜を形成する手法を用いる。
(3)モリブデン酸化物(MoOx)をターゲットして、スパッタ法によりモリブデン酸化物(MoOx)薄膜を形成する手法を用いる。
本実施例では、モリブデン(Mo)薄膜を500°Cの空気中で3分間加熱して酸化することにより作成した。ここでは、500°Cで3分間加熱の条件を用いたが、より低温で長時間加熱する、あるいは高温で短時間過熱することでも同等の膜が得られる。アニールの温度としては、200°Cから800°Cまでの範囲で、抵抗変化する薄膜が得られるが、より好ましくは、300°Cから700°C、さらにより好ましくは、400°Cから600°C程度がよい。モリブデン酸化物(MoOx)の厚さは30nm以上であれば、特に問題ではないが、好ましくは、50nmから300nm程度がよい。さらに好ましくは100nm程度である。
さらに、図3を参照して、図1の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性について以下に説明する。発明者らは、上記のバイポーラ型動作の実験に加えて以下の追加の実験を行った。その結果、上述のバイポーラ動作型としての動作に加えて、ユニポーラ動作型の抵抗変化メモリとしても動作することが判明した。
従来技術に係るタングステン酸化物(WOx)も、バイポーラ動作型としての動作に加えて、ユニポーラ動作型の抵抗変化メモリとしても動作することが知られているが、モリブデン(Mo)は融点が2610°C、沸点が4804°Cである。これに対して、タングステン(W)は、融点が3387°C、沸点が5927°Cと、かなり高い。それぞれの金属膜を蒸着で作成しこれを酸化することでそれぞれの酸化物を作成することを考えると、タングステン(W)の蒸着には高い温度を要することになり、モリブデン(Mo)の方が蒸着する場合の温度が低くて済むことになり、有利である。
また、特許文献6では、モリブデン酸化物(MoOx)がバイポーラ動作型の抵抗変化メモリとして動作するという記載があるが、本実施例では、ユニポーラ動作型の動作を示している。また、バイポーラ動作型に関しても、特許文献6では、Mo酸化物の作成条件や特性に関して記載がないが、本実施例では、これを示し、作成条件や駆動条件を示している。なお、本実施例に係るモリブデン酸化物(MoOx)の膜の作成条件は上述のバイポーラ動作型の操作のものと同一である。次に述べる、モリブデン酸化物(MoOx)の具体的な作成条件は、モリブデン(Mo)の厚膜を酸素を含む雰囲気中で、500°Cで10分間アニールし作成した。なお、上述のバイポーラ動作型のデータは、500°Cで3分間アニールして作成した。
図3は図1の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。なお、電圧源15は、最大制限電流2mAをオンするかオフする(例えば、電流50mA以上可能)を切り替える機能を有する。
(1回目の印加動作)
図3において、まず、モリブデン酸化物(MoOx)の抵抗は作成当初は、曲線51に示すように、高い抵抗を示す。印加電圧に対して非線形な抵抗(半導体的)な変化を示し、3Vの印加電圧で、0.2mA程度の電流が流れる。印加電圧が3Vを超えると、急に低抵抗化して、電流が流れる。この際、電圧源15側で、電流に2mAの制限をかけているので、2mAで飽和する。次いで、印加電圧を4Vまで印加したところで、逆方向に印加電圧をスキャンし、0Vまで戻す。これは、フォーミング動作に対応し、抵抗スイッチングを開始する条件が整うと同時に、高抵抗状態から低抵抗状態へと遷移させている。
図3において、まず、モリブデン酸化物(MoOx)の抵抗は作成当初は、曲線51に示すように、高い抵抗を示す。印加電圧に対して非線形な抵抗(半導体的)な変化を示し、3Vの印加電圧で、0.2mA程度の電流が流れる。印加電圧が3Vを超えると、急に低抵抗化して、電流が流れる。この際、電圧源15側で、電流に2mAの制限をかけているので、2mAで飽和する。次いで、印加電圧を4Vまで印加したところで、逆方向に印加電圧をスキャンし、0Vまで戻す。これは、フォーミング動作に対応し、抵抗スイッチングを開始する条件が整うと同時に、高抵抗状態から低抵抗状態へと遷移させている。
(2回目の低抵抗の読み出し動作)
次いで、再度、電圧源15からの正電圧を、電流制限を2mAとしたままで印加すると、電流は、曲線52に示すように、ほぼ逆戻りするように変化する。これは抵抗を読み出していることに対応し、読み出しても、低抵抗状態71が消去されないことを示している。このときの抵抗値は、100Ω程度である。
次いで、再度、電圧源15からの正電圧を、電流制限を2mAとしたままで印加すると、電流は、曲線52に示すように、ほぼ逆戻りするように変化する。これは抵抗を読み出していることに対応し、読み出しても、低抵抗状態71が消去されないことを示している。このときの抵抗値は、100Ω程度である。
(3回目のリセット動作)
さらに、電圧源15における電流制限をはずして、印加電圧を2Vまでスキャンして戻す動作を行うと、1Vを過ぎたところで、曲線53に示すように、抵抗値が高くなり始め、電流が減少し始め、1.5V付近で、急激に高くなる。これは、リセット動作(低抵抗状態71から高抵抗状態72へ遷移する)に対応する。
さらに、電圧源15における電流制限をはずして、印加電圧を2Vまでスキャンして戻す動作を行うと、1Vを過ぎたところで、曲線53に示すように、抵抗値が高くなり始め、電流が減少し始め、1.5V付近で、急激に高くなる。これは、リセット動作(低抵抗状態71から高抵抗状態72へ遷移する)に対応する。
(4回目のセット動作)
またさらに、再度、電圧源15において電流制限2mAの条件で、印加電圧を上昇させると、2.5V付近で、低抵抗に遷移する。これは、セット動作(高抵抗状態72から低抵抗状態71へ遷移する)に対応する。
またさらに、再度、電圧源15において電流制限2mAの条件で、印加電圧を上昇させると、2.5V付近で、低抵抗に遷移する。これは、セット動作(高抵抗状態72から低抵抗状態71へ遷移する)に対応する。
以上説明したように、本実施例によれば、1回目のフォーミング後、3回目のリセット動作、4回目のセット動作を繰り返すことで、高抵抗状態72と低抵抗状態71をそれぞれ記憶させるメモリとして動作させることができる。すなわち、1回目のフォーミング後、当該低抵抗状態71の状態で電流制限付きで所定の読み出し電圧(例えば0.2V〜0.3V)を印加すればその状態を読み出すことができる。そして、リセット動作をすれば高抵抗状態72となり、当該高抵抗状態72の状態で所定の読み出し電圧(例えば1.5V〜2.5V)を印加すればその状態を読み出すことができる。さらに、セット動作をすれば、低抵抗状態71に戻る。ここで、電流制限付きで所定の読み出し電圧(例えば0.2V〜0.3V)を印加すればその状態を読み出すことができる。
以上のユニポーラ動作を一般的に書き換えると、以下の各ステップを含むことになる。
(1)1対の電極11,13に対して、所定の電流での制限をかけて所定の第1の印加電圧(図3の例では、例えば3V)を印加するフォーミングステップと、
(2)上記フォーミングステップの後、上記1対の電極11,13に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低い第2の印加電圧(図3の例では、例えば0.2V〜0.3V)を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
(3)低抵抗読み出しステップの後、上記1対の電極11,13に対して、電流制限をかけずに、上記第1の印加電圧よりも低くかつ上記第2の印加電圧よりも高い第3の印加電圧(図3の例では、例えば1V)を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
(4)上記リセットステップの後、上記1対の電極11,13に対して、上記第3の印加電圧よりも高くかつ上記第1の印加電圧よりも低い第4の印加電圧(図3の例では、例えば1.5V〜2.5V)を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
(5)上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記1対の電極11,13に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低くかつ上記第4の印加電圧よりも高い第5の印加電圧(図3の例では、例えば2.5V)を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップ。
(1)1対の電極11,13に対して、所定の電流での制限をかけて所定の第1の印加電圧(図3の例では、例えば3V)を印加するフォーミングステップと、
(2)上記フォーミングステップの後、上記1対の電極11,13に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低い第2の印加電圧(図3の例では、例えば0.2V〜0.3V)を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
(3)低抵抗読み出しステップの後、上記1対の電極11,13に対して、電流制限をかけずに、上記第1の印加電圧よりも低くかつ上記第2の印加電圧よりも高い第3の印加電圧(図3の例では、例えば1V)を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
(4)上記リセットステップの後、上記1対の電極11,13に対して、上記第3の印加電圧よりも高くかつ上記第1の印加電圧よりも低い第4の印加電圧(図3の例では、例えば1.5V〜2.5V)を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
(5)上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記1対の電極11,13に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低くかつ上記第4の印加電圧よりも高い第5の印加電圧(図3の例では、例えば2.5V)を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップ。
さらに、モリブデン酸化物(MoOx)を用いた抵抗変化メモリについての特徴をまとめると以下の通りである。
(1)作成温度が低くても抵抗変化メモリ(ReRAM)動作が得られる。
(2)作成温度は、300°C以上であって600°C以下がよい。特に、モリブデン(Mo)を熱酸化する方法では、300°C以上であって600°C以下であれば確実に動作する。200°Cで作成したモリブデン酸化物(MoOx)膜でも作り方によっては、室温で作成可能である(低温での作成ができた方がプロセス的に有利である)。この観点から見ると、特異的に低い温度で作成できる材料である。
(3)抵抗変化メモリの作成法として、モリブデン(Mo)薄膜を形成し、その後に酸素(O2)を含む雰囲気で熱酸化(200°C〜600°C)することで、抵抗変化メモリ(ReRAM)で動作するモリブデン酸化物(MoOx)薄膜が得られる。これはきわめて簡単な手法であるといえる。モリブデン酸化物(MoOx)を形成しようとすると、スパッタ法やCVD法を用いる必要があるが、金属モリブデン(Mo)であれば、真空蒸着法でも堆積可能である。
(4)モリブデン酸化物(MoOx)を作成後、酸素(O2)を含まない雰囲気(真空、Arガス雰囲気、窒素雰囲気など)でアニールすることで、特性を改善できる。この場合は、必ずしも600°C以下である必要はない。
(2)作成温度は、300°C以上であって600°C以下がよい。特に、モリブデン(Mo)を熱酸化する方法では、300°C以上であって600°C以下であれば確実に動作する。200°Cで作成したモリブデン酸化物(MoOx)膜でも作り方によっては、室温で作成可能である(低温での作成ができた方がプロセス的に有利である)。この観点から見ると、特異的に低い温度で作成できる材料である。
(3)抵抗変化メモリの作成法として、モリブデン(Mo)薄膜を形成し、その後に酸素(O2)を含む雰囲気で熱酸化(200°C〜600°C)することで、抵抗変化メモリ(ReRAM)で動作するモリブデン酸化物(MoOx)薄膜が得られる。これはきわめて簡単な手法であるといえる。モリブデン酸化物(MoOx)を形成しようとすると、スパッタ法やCVD法を用いる必要があるが、金属モリブデン(Mo)であれば、真空蒸着法でも堆積可能である。
(4)モリブデン酸化物(MoOx)を作成後、酸素(O2)を含まない雰囲気(真空、Arガス雰囲気、窒素雰囲気など)でアニールすることで、特性を改善できる。この場合は、必ずしも600°C以下である必要はない。
第2の実施形態.
図4は本発明の第2の実施形態に係るモリブデンプラグ63を用いた抵抗変化型メモリの構造を示す縦断面図である。以下、第2の実施形態に係るモリブデンプラグ63を用いた抵抗変化型メモリの製造方法及び構造について説明する。
図4は本発明の第2の実施形態に係るモリブデンプラグ63を用いた抵抗変化型メモリの構造を示す縦断面図である。以下、第2の実施形態に係るモリブデンプラグ63を用いた抵抗変化型メモリの製造方法及び構造について説明する。
図4(a)において、FETなどのトランジスタを用いた電子回路などを作製した半導体基板60上に、電子回路を構成する配線と連結している下部配線層61を形成する。次いで、Si酸化膜などからなる層間絶縁膜層62を形成後、後述する上部配線層65と下部配線層61とを電気的に連結するビアホールを開口した後、当該ビアホール内に金属モリブデン(Mo)にてなるモリブデンプラグ63をいわゆるビアホール導体として埋め込んで充填する。次いで、図4(b)において、埋め込んだモリブデンプラグ63の上部を、酸化性雰囲気でアニールすることで、表面にモリブデン酸化物(MoOx)64を形成する。そして、図4(c)において、この上に、上部電極となる上部配線層65を形成配置し、これにより、下部配線層61から少なくとも1つのモリブデンプラグ63及びモリブデン酸化物64を介して上部配線層65に接続される。この後、必要に応じて、上層配線層65を形成していくことで、抵抗変化メモリを内蔵する機能性電子回路を作製できる。なお、配線をダマシン・プロセスで形成する場合には、配線埋込み用の溝を酸化膜層に形成し、その底にモリブデンプラグ63の上部を露出させた段階で、酸化によりモリブデンプラグ63上端にモリブデン酸化物64を形成することもできる。しかる後に、溝を配線金属で埋める。
ここで、上記作製したモリブデンプラグ63を、抵抗変化素子であるモリブデン酸化物(MoOx)層無しに、単純な上下配線層65,61間の接続プラグとして使用したい場合には、以下の(A)又は(B)の2つの手法などを用いることで、必要なモリブデンプラグ63の上部にのみ、モリブデン酸化物(MoOx)64を作成することができる。
(A)図4(b)の工程の後に、リソグラフィー工程を追加して、必要なモリブデン酸化物(MoOx)部にレジストを残し、不必要なモリブデン酸化物(MoOx)部をドライエッチングなどで除去する。
(B)図4(a)の工程後の層間絶縁膜層62などの表面に窒化シリコン(SiN)層などの酸化耐性の高い膜を形成後、リソグラフィー工程を追加して、モリブデン酸化物(MoOx)を形成する部分の窒化シリコン(SiN)などの高酸化耐性膜を除去後、図4(b)のの工程を実施し、その後、窒化シリコン(SiN)膜を除去する。
(A)図4(b)の工程の後に、リソグラフィー工程を追加して、必要なモリブデン酸化物(MoOx)部にレジストを残し、不必要なモリブデン酸化物(MoOx)部をドライエッチングなどで除去する。
(B)図4(a)の工程後の層間絶縁膜層62などの表面に窒化シリコン(SiN)層などの酸化耐性の高い膜を形成後、リソグラフィー工程を追加して、モリブデン酸化物(MoOx)を形成する部分の窒化シリコン(SiN)などの高酸化耐性膜を除去後、図4(b)のの工程を実施し、その後、窒化シリコン(SiN)膜を除去する。
以上のように構成された第2の実施形態に係る抵抗変化メモリにおいても、第1の実施形態と同様に、バイポーラ動作型及びユニポーラ動作型の両方で動作することができ、酸化タングステン(WOx)を用いる従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも、酸化タングステン(WOx)を用いる従来技術に比較して、高抵抗状態と、低抵抗状態の間に、比較的大きな抵抗比率(従来技術を約2桁を上回る約3桁の抵抗比率)が得られるという特有の作用効果を有する。
以上の第2の実施形態においては、半導体基板60を用いているが、本発明はこれに限らず、誘電体基板などの基板を用いてもよい。
変形例.
第1の実施形態における各電極11,13と、第2の実施形態に係る各配線層61,65の材料としては、プラチナ(Pt)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、銀(Ag)などの金属を用いることができる。
第1の実施形態における各電極11,13と、第2の実施形態に係る各配線層61,65の材料としては、プラチナ(Pt)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、銀(Ag)などの金属を用いることができる。
以上詳述したように、本発明に係る抵抗変化型メモリとその制御方法及びその製造方法によれば、1対の電極に印加する、一方の極性又は両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型又はバイポーラ動作型抵抗変化メモリであって、モリブデン酸化物(MoOx)を1対の電極で挟設するように構成される。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供できる。そして、特に、本発明は例えば集積化した大規模不揮発性メモリに応用可能である。
10…誘電体基板、
11…下部電極、
12…モリブデン酸化物層、
13…上部電極、
15…電圧源、
60…半導体基板、
61…下部配線層、
62…層間絶縁膜層、
63…モリブデンプラグ、
64…モリブデン酸化物、
65…上部配線層。
11…下部電極、
12…モリブデン酸化物層、
13…上部電極、
15…電圧源、
60…半導体基板、
61…下部配線層、
62…層間絶縁膜層、
63…モリブデンプラグ、
64…モリブデン酸化物、
65…上部配線層。
Claims (6)
- 1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、
モリブデン酸化物(MoOx)を1対の電極で挟設するように構成されたことを特徴とする抵抗変化メモリ。 - モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの制御方法であって、
上記1対の電極に対して、所定の電流での制限をかけて所定の第1の印加電圧を印加するフォーミングステップと、
上記フォーミングステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低い第2の印加電圧を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
低抵抗読み出しステップの後、上記1対の電極に対して、電流制限をかけずに、上記第1の印加電圧よりも低くかつ上記第2の印加電圧よりも高い第3の印加電圧を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
上記リセットステップの後、上記1対の電極に対して、上記第1の印加電圧よりも低い第4の印加電圧を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記1対の電極に対して、所定の電流での制限をかけて、上記第1の印加電圧よりも低くかつ上記第4の印加電圧よりも高い第5の印加電圧を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップとを含むことを特徴とする抵抗変化メモリの制御方法。 - モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
一方の電極上にモリブデン酸化物(MoOx)を形成するステップと、
上記モリブデン酸化物(MoOx)上に他方の電極を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。 - モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。 - モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの制御方法であって、
上記1対の電極に印加する印加電圧を所定の第1のしきい値以上の正電圧に設定することにより上記低抵抗状態に遷移させるステップと、
上記1対の電極に印加する印加電圧を所定の第2のしきい値以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含むことを特徴とする抵抗変化メモリの制御方法。 - モリブデン酸化物(MoOx)を1対の電極で挟設するように構成され、当該1対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第1の抵抗値を有する低抵抗状態と、上記第1の抵抗値よりも高い第2の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第1の配線層を形成するステップと、
上記第1の配線層上に層間絶縁膜層を形成するステップと、
上記第1の配線層上であって、上記層間絶縁膜層に少なくとも1つのビアホールを形成した後、当該ビアホール内にモリブデン(Mo)を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第1の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第2の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第2の配線層を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016116A JP2011155159A (ja) | 2010-01-28 | 2010-01-28 | 抵抗変化型メモリとその制御方法及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016116A JP2011155159A (ja) | 2010-01-28 | 2010-01-28 | 抵抗変化型メモリとその制御方法及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011155159A true JP2011155159A (ja) | 2011-08-11 |
Family
ID=44540911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010016116A Pending JP2011155159A (ja) | 2010-01-28 | 2010-01-28 | 抵抗変化型メモリとその制御方法及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011155159A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2930760A1 (en) * | 2014-04-08 | 2015-10-14 | Winbond Electronics Corp. | Method for forming memory device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342843A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2008072031A (ja) * | 2006-09-15 | 2008-03-27 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
WO2008140979A1 (en) * | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
JP2008294103A (ja) * | 2007-05-23 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ及びその製造方法 |
JP2008306005A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008305888A (ja) * | 2007-06-06 | 2008-12-18 | Panasonic Corp | 不揮発性記憶装置およびその製造方法 |
WO2009072201A1 (ja) * | 2007-12-06 | 2009-06-11 | Fujitsu Limited | 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置 |
-
2010
- 2010-01-28 JP JP2010016116A patent/JP2011155159A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342843A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2008072031A (ja) * | 2006-09-15 | 2008-03-27 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
WO2008140979A1 (en) * | 2007-05-09 | 2008-11-20 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
JP2008294103A (ja) * | 2007-05-23 | 2008-12-04 | Fujitsu Ltd | 抵抗変化メモリ及びその製造方法 |
JP2008305888A (ja) * | 2007-06-06 | 2008-12-18 | Panasonic Corp | 不揮発性記憶装置およびその製造方法 |
JP2008306005A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2009072201A1 (ja) * | 2007-12-06 | 2009-06-11 | Fujitsu Limited | 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2930760A1 (en) * | 2014-04-08 | 2015-10-14 | Winbond Electronics Corp. | Method for forming memory device |
US9231208B2 (en) | 2014-04-08 | 2016-01-05 | Winbond Electronics Corp. | Method for forming memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472888B2 (ja) | 抵抗体を利用した不揮発性メモリ素子の製造方法 | |
KR102514350B1 (ko) | 스위치 소자 및 기억 장치 | |
US9029232B2 (en) | Nonvolatile memory elements | |
JP4798689B2 (ja) | バッファ化層メモリセル | |
JP5996324B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
CN101106171B (zh) | 包括可变电阻材料的非易失存储器 | |
US8493772B2 (en) | Phase change memory structures and methods | |
US8767439B2 (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
US9224821B2 (en) | Customizable nonlinear electrical devices | |
Liu et al. | Complementary resistive switching in niobium oxide-based resistive memory devices | |
CN104969374A (zh) | 具有开关层和中间电极层的电阻开关器件及其形成方法 | |
JP2007048779A (ja) | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 | |
US8339835B2 (en) | Nonvolatile memory element and semiconductor memory device including nonvolatile memory element | |
Sadaf et al. | Highly uniform and reliable resistance switching properties in bilayer WOx/NbOx RRAM devices | |
Chen et al. | Resistance switching for RRAM applications | |
CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
US20140183432A1 (en) | MoOx-Based Resistance Switching Materials | |
TW200834588A (en) | Memory cell with separate read and program paths | |
JP2011155159A (ja) | 抵抗変化型メモリとその制御方法及び製造方法 | |
US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
JP5583738B2 (ja) | 抵抗変化型メモリ | |
KR101310855B1 (ko) | 비휘발성 저항 스위칭 메모리 소자 및 제조 방법 | |
JP2011054766A (ja) | 抵抗変化型メモリとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |