WO2010050117A1 - 固体メモリ - Google Patents

固体メモリ Download PDF

Info

Publication number
WO2010050117A1
WO2010050117A1 PCT/JP2009/004935 JP2009004935W WO2010050117A1 WO 2010050117 A1 WO2010050117 A1 WO 2010050117A1 JP 2009004935 W JP2009004935 W JP 2009004935W WO 2010050117 A1 WO2010050117 A1 WO 2010050117A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
solid
atoms
state memory
recording
Prior art date
Application number
PCT/JP2009/004935
Other languages
English (en)
French (fr)
Inventor
富永淳二
島隆之
コロボフアレキサンダー
フォンズポール
シンプソンロバート
Original Assignee
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所 filed Critical 独立行政法人産業技術総合研究所
Publication of WO2010050117A1 publication Critical patent/WO2010050117A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Definitions

  • the present invention relates to a solid-state memory that records and erases a difference in electrical resistance generated between a crystal and an amorphous as data using phase transformation, and more particularly, a phase change RAM (Random Access Memory) (PRAM). (Phase-change Random Access Memory)).
  • PRAM Phase change RAM
  • a single-layer alloy thin film formed using a vacuum film formation method such as sputtering with a target composed of a compound composition between electrodes is generally used. It was. For this reason, the thickness of the alloy thin film was 20 to 50 nm, and the alloy thin film was not a single crystal but a polycrystal.
  • GeSbTe 225 composition
  • Te takes a site that takes a rock salt structure and that Na occupies (this is a site).
  • the site (b site) occupied by the remaining Cl was occupied by Ge or Sb, and the arrangement was considered to be random (for example, see Non-Patent Document 3).
  • the left structure corresponds to the structure shown in FIG. 2
  • the right structure corresponds to the structure shown in FIG.
  • Non-Patent Document 2 As the limiting factor of the number of times of rewriting in the above-described conventional configuration, it is considered that the thermal flow of the recording film at a high temperature and the subsequent deformation of the entire film are the main ones (for example, see Non-Patent Document 2).
  • the present invention has been made in view of the above-mentioned problems, and its object is to realize a solid-state memory that requires a lower current value for data recording and erasing and can rewrite data more times. There is to do.
  • the present inventor has intensively studied to solve the above problems. Specifically, the present inventor considered as follows.
  • Data recording / erasing in the phase change RAM is performed based on a change in physical characteristics caused by a primary phase transformation of a crystalline state and an amorphous state of a chalcogen compound containing Te as a recording material.
  • the recording thin film is made of a polycrystal rather than a single crystal, the resistance value varies, and the volume change that occurs during the phase transition becomes large. It was considered that the necessary current value was increased and the number of times of recording and reading was limited.
  • the inventor forms a superlattice structure of a chalcogen compound containing Te and Al in the recording layer of the phase change RAM by laminating a plurality of films, thereby forming a Te alloy containing Ge. Based on the principle of writing and reading similar to the above, it has been found that the interfacial electrical resistance between microcrystals can be reduced as much as possible, and the number of repeated rewrites can be greatly improved, and the present invention has been completed.
  • a solid-state memory is a solid-state memory including a recording layer containing Te and Al as main components and having electrical characteristics that change due to phase transformation. It includes two or more layers having a parent phase that causes a phase transformation between states, and the two or more layers have a superlattice structure.
  • the recording layer since the recording layer has a superlattice structure, the moving direction of atoms in the recording layer during data recording and erasing can be controlled. For this reason, much input energy is utilized for the movement of the atoms, and it becomes possible to suppress the amount of energy released as heat, and the energy efficiency for performing the phase transformation is improved.
  • the recording layer preferably includes a layer containing Al atoms and a layer containing Sb atoms stacked adjacent to each other as the layer having a parent phase.
  • the recording layer is preferably composed of a layer containing Al atoms and a layer containing Sb atoms.
  • data is recorded or recorded by anisotropically diffusing Al atoms from the layer containing Al atoms toward the interface between the layer containing Al atoms and the layer containing Sb atoms. It is preferable to erase.
  • data is recorded or recorded by anisotropically diffusing Al atoms from the interface between the layer containing Al atoms and the layer containing Sb atoms toward the layer containing Al atoms. It is preferable to erase.
  • the recording layer includes a first Al layer containing Al atoms as the layer having a parent phase, and a first Al layer containing an Al atom having a composition different from that of the first Al layer.
  • the two Al layers are preferably stacked adjacent to each other.
  • the recording layer is preferably composed of the first Al layer and the second Al layer.
  • data is recorded or recorded by anisotropically diffusing Al atoms from the first Al layer toward the interface between the first Al layer and the second Al layer. It is preferable to erase.
  • data is recorded or recorded by anisotropically diffusing Al atoms from the interface between the first Al layer and the second Al layer toward the first Al layer. It is preferable to erase.
  • the thickness of the layer including the parent phase is in the range of 0.3 nm to 2 nm.
  • the recording layer includes two or more layers having a parent phase that causes a phase transformation between the solid states, and the two or more layers constitute a superlattice structure. It is characterized by that.
  • main component means containing 50% by mass or more. That is, “a recording layer containing Te and Al as main components” means that the total amount of Te and Al in the recording layer is 50 mass% or more.
  • the solid-state memory according to the present embodiment is a solid-state memory including a recording layer whose main characteristics are Te and Al and whose electrical characteristics change due to phase transformation.
  • the recording layer performs phase transformation between solid states.
  • Two or more layers having a parent phase to be generated are included, and the two or more layers constitute a superlattice structure.
  • the “superlattice” is a crystal lattice having a periodic structure longer than the basic unit cell by superimposing a plurality of types of crystal lattices
  • the “superlattice structure” is a structure of such a crystal lattice. Means.
  • the parent phase that causes a phase transformation between the solid states means a parent phase that causes a phase transformation while maintaining the solid state, for example, a parent phase that causes a phase transformation between a crystalline state and an amorphous state. It is done.
  • membrane which has a parent phase which produces a phase transformation between solid states is a film
  • the “matrix phase” means a phase existing in the widest range (volume) among phases constituting the film.
  • Examples of the constituent component of the film having a parent phase that causes a phase transformation between solid states include AlTe, Sb 2 Te 3 , Al 2 Te 3 , Sb, and Al.
  • the solid-state memory according to the present embodiment includes a recording layer forming step of forming the recording layer having a superlattice structure by laminating two or more films having a parent phase that causes a phase transformation between solid states. Is obtained.
  • a film containing Al and a film containing Sb are preferably laminated adjacent to each other. Furthermore, it is more preferable to laminate an AlTe film and an Sb 2 Te 3 film adjacent to each other. Thereby, a superlattice structure composed of the AlTe layer and the Sb 2 Te 3 layer can be formed.
  • the Al atoms existing in the AlTe layer are caused to flow between the AlTe layer and the Sb 2 Te 3 layer by the electric energy input to the memory. It is considered that a structure similar to the crystal state can be formed as an “anisotropic crystal” (erased (recorded) state) by diffusing to the interface.
  • the Al atoms accumulated at the interface are returned to the original AlTe layer by the electric energy input to the memory, and have an electric resistance equivalent to a random structure conventionally called amorphous. It can be considered that it can be reduced (recorded (erased)) to a “similar structure”.
  • the movement direction of the Al atoms between the two states can be made uniform. That is, Al atoms can be anisotropically diffused between the two states.
  • “Anisotropy” means that the physical properties of a substance differ depending on the direction, and “crystals having anisotropy” means crystals whose physical properties differ depending on the direction. “Directional diffusion” means diffusion in which the direction of diffusion is biased in any direction.
  • an Sb film composed of one or more Sb atomic layers, and an AlTe film and an Sb 2 Te 3 film that form a superlattice structure may be alternately stacked. Thereby, data can be rewritten with less power.
  • the number of Sb atomic layers constituting the Sb film is preferably in the range of 1 or more and 10 or less. If the number of Sb atomic layers constituting the Sb film is in the range of 1 to 10, the influence of electrons flowing from the Sb layer to other layers in the superlattice structure can be suppressed. Even if diffusion is performed from the superlattice layer containing Sb to the AlTe layer that is the parent phase, the difference between the electrical resistance value before Al diffusion and the electrical resistance value after diffusion can be sufficiently increased.
  • the number of Sb atomic layers constituting the Sb film is more preferably in the range of 3 or more and 6 or less because the difference in electric resistance value can be further increased.
  • the recording layer is formed by combining an Sb 2 Te 3 film formed by laminating one or more pairs of atomic layers in the order of Te—Sb—Te—Sb—Te, and Te—Al or An AlTe film formed by laminating one or more pairs of atomic layers in the order of Al-Te, and Sb 2 Te 3 formed by laminating one or more pairs of atomic layers in the order of Te-Sb-Te-Sb-Te. It is preferable to form the superlattice structure by laminating a film and a film composed of 1 to 10 Sb atomic layers in this order.
  • the Sb 2 Te 3 film may be a film formed by laminating only one set of structural units of (Te-Sb-Te-Sb-Te), or (Te-Sb-Te-Sb-Te). ) N (where n is an arbitrary integer) may be a film formed by laminating a plurality of the structural units.
  • the AlTe film may be a film formed by laminating only one set of structural units of Te—Al or Al—Te, or (Te—Al) n or (Al—Te) n (however, , N is an arbitrary integer), and a film formed by laminating a plurality of sets of the structural units may be used.
  • the “atomic layer” means a monoatomic layer in which only one layer is two-dimensionally arranged unless otherwise specified.
  • the thickness of the film having a parent phase that causes a phase transformation between solid states is not particularly limited, but is preferably in the range of 0.3 nm to 2 nm.
  • membrane described in this specification can be measured by cross-sectional observation with a transmission electron microscope.
  • FIG. 1 shows an example of the structure of the recording layer in the solid state memory according to the present embodiment.
  • the thickness of the AlTe layer is about 0.3 nm
  • the thickness of the Sb 2 Te 3 layer is about 0.5 nm.
  • the movement direction of Al atoms in the AlTe layer is aligned and anisotropically diffused, as indicated by arrows in the figure. For this reason, much input energy can be utilized for the energy as work, and it becomes possible to suppress the amount of energy discharge as heat. That is, the energy efficiency for performing the phase transformation is improved.
  • the recording layer When a single recording layer is produced using a compound target having a composition with AlSbTe, the recording layer contains various types of microcrystals. For this reason, the movement of Al atoms in the recording layer is random for each microcrystal, and the electric energy input to move the Al atoms does not have coherency. For this reason, much thermal energy is released thermodynamically to the system.
  • the volume change that occurs when data is rewritten can be reduced by using an amorphous-like structure. Further, since the volume change is generated only in the uniaxial direction, composition segregation hardly occurs, and a stable repeated rewriting operation can be provided.
  • the films can be stacked by a conventionally known method such as a sputtering method or a vapor phase growth method.
  • a compound target composed of AlTe or Sb 2 Te 3 is used (or a single target, respectively), and the film formation rate per time is input for sputtering in advance.
  • a superlattice structure composed of these films can be configured simply by managing the film formation time.
  • the recording layer forming step is performed at a temperature equal to or higher than the highest crystallization phase transition temperature among the respective films. That is, when a superlattice structure is manufactured, it is preferable to crystallize in advance while maintaining the temperature of all formed films at or above the intrinsic crystallization phase transition temperature of the parent phase of each film.
  • the temperature at the time of preparing the superlattice structure is higher than the highest crystallization phase transition temperature of each parent phase and within the range below the lowest melting point among the melting points of each parent phase, or each It is more preferable that the temperature be higher than the highest crystallization phase transition temperature of the parent phase and not higher than the melting point of the compound having a composition constituting an artificial superlattice structure.
  • the number of rewrites is further improved, and a rewrite operation can be performed with lower power.
  • the “crystallization phase transition temperature” means a temperature at which a phase transition from an amorphous state to a crystalline state, specifically, a temperature measured by a suggested thermal analyzer.
  • the “melting point of each matrix” can be determined by a suggested thermal analyzer, and the “melting point of a compound having a composition constituting a superlattice structure” can be determined by a suggested thermal analyzer.
  • the recording layer of the solid-state memory has been mainly described.
  • other configurations necessary for the solid-state memory other than the recording layer such as an electrode and a configuration for reading and writing data to and from the memory, (For example, patent document 1 etc.) can be employ
  • the substrate / lower electrode / recording layer / upper electrode is formed by laminating the lower electrode on the substrate by sputtering or the like, and then laminating the recording layer described above, and subsequently laminating the upper electrode by sputtering or the like.
  • a configured solid state memory can be manufactured. In the solid-state memory, electric energy is supplied to the recording layer through each electrode, whereby data can be written and read.
  • the materials constituting the electrodes include TiN, W and the like. Moreover, Si is mentioned as a material which comprises a board
  • the layer having the parent phase a configuration in which a layer containing Al atoms and a layer containing Sb atoms are stacked adjacent to each other has been mainly described. Even if it is the structure replaced by, there exists an almost similar effect. That is, in the recording layer, for example, as the layer having a parent phase, a first Al layer containing Al atoms and a second Al layer containing Al atoms having a composition different from that of the first Al layer. The same effect can be obtained even in a configuration in which and are stacked adjacent to each other.
  • the above-described Sb 2 Te 3 film may be replaced with an Al 2 Te 3 film, and the same effect is obtained.
  • the Al 2 Te 3 film is not directly involved in recording and erasing, and the Al atoms of the AlTe film are “ Only “atom transfer with anisotropy” produces electrical recording and erasure states. That is, the superlattice structure is not simply a composition of Al x Te 1-x (0 ⁇ x ⁇ 1) but is composed of artificial superlattices (AlTe) (Al 2 Te 3 ) having different compositions.
  • Example 1 A phase change RAM was fabricated with a basic structure of a general self-resistance heating type.
  • a substrate temperature at the time of film formation is set to 250 ° C. on a Si substrate with a photoresist in advance, TiN is used for electrodes, and pure metals (purity: 2 inch diameter) of Al, Sb, and Te are used.
  • the following superlattice was fabricated using a helicon wave type RF sputtering apparatus in which a target composed of 99.99%) was placed.
  • a film was formed using Ar gas at a pressure of 0.47 Pa. 12.5 W was added to the Te target, 12.8 W was added to the Sb target, and 15.0 W was added to the Al target. In addition, 20.0 W was added to the coil for plasma stabilization arranged immediately above each target. The distance between the superlattice fabrication substrate and the target was 200 mm. Under these conditions, TiN was used for the electrode, and 10 layers of [AlTe / Sb 2 Te 3 ] superlattice were laminated on the recording film.
  • the thickness of the AlTe layer based on a hexagonal fine lattice was 0.61 nm, and the thickness of the Sb 2 Te 3 layer was 0.98 nm.
  • the total thickness of the recording film made of the superlattice was 16 nm.
  • the cell size was 100 ⁇ 100 nm 2 .
  • a voltage was applied to the device programmatically, and current values during recording and erasing were measured.
  • the current value during recording was 0.2 mA and the pulse time was 5 ns
  • the current value during erasing was 0.05 mA and the pulse time was 60 ns.
  • the value was 10 15 times. Further, there was a difference of 2500 times in the difference in resistance value.
  • Example 2 A phase change RAM was fabricated with a basic structure of a general self-resistance heating type. TiN was used for the electrode, and 20 layers of [AlTe / Al 2 Te 3 ] superlattice were laminated on the recording film. The total thickness of the recording film made of the superlattice was 28 nm. The cell size was 100 ⁇ 100 nm 2 .
  • a voltage was applied to the device programmatically, and current values during recording and erasing were measured.
  • the recording current value was 0.3 mA and the pulse time was 5 ns
  • the erasing current value was 0.08 mA and the pulse time was 60 ns.
  • the value was 10 14 times.
  • Example 1 Similarly to Example 1, a phase change RAM was fabricated with a general self-resistance heating type basic configuration. A single layer film of Al 2 Sb 2 Te 5 was formed to 20 nm on the recording film. The cell size was 100 ⁇ 100 nm 2 .
  • a voltage was applied to the device programmatically, and current values during recording and erasing were measured.
  • the current value during recording was 1.0 mA
  • the current value during erasing was 0.4 mA.
  • the pulse irradiation time was the same as in Example 1.
  • the value was 10 12 times. Further, the difference in resistance value was 1800 times.
  • the solid state memories of Examples 1 and 2 can reduce the interfacial electrical resistance between microcrystals as much as possible, and can greatly reduce the current value during data recording as compared with the solid state memory of Comparative Example 1. It was confirmed that the number of repeated rewrites could be improved by 2 to 3 digits compared to the comparative example.
  • the solid-state memory of the present invention has a lower current value required for data recording and erasing, and can be rewritten repeatedly more times. Therefore, it can be suitably applied to various solid-state memories.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

　本発明の固体メモリは、Ｔｅと、Ａｌとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、２以上の上記層は超格子構造を構成している。これにより、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを実現する。

Description

固体メモリ
　本発明は、相変態を利用して、その結晶とアモルファスとの間に生じる電気抵抗の相違をデータとして記録及び消去する固体メモリに関するものであり、特に、相変化ＲＡＭ（Random Access Memory）（ＰＲＡＭ（Phase-change Random Access Memory））に関するものである。
　従来から、超高密度のメモリを実現するため、Ｔｅを含むカルコゲン化合物の結晶状態とアモルファス状態との一次相変態と呼ばれる変化で生じる物理的特性変化を利用してデータの記録及び消去を行う相変化ＲＡＭが検討されてきた（例えば、下記特許文献１、非特許文献１、２参照）。
　上記相変化ＲＡＭに用いる記録材料としては、電極間に、化合物組成からなるターゲットを用いて、スパッタリング等の真空成膜法を利用して形成される、１層からなる合金薄膜が通常用いられていた。このため、上記合金薄膜の厚さは２０～５０ｎｍとなり、上記合金薄膜は単結晶ではなく、多結晶から構成されていた。
　ここで、Ｔｅを含むカルコゲン化合物の結晶構造及びアモルファス構造に関しては、１９８０年後半頃から、その構造解析がエックス線等を用いて調べられてきた。しかしながら、Ｔｅとその化合物を構成する原子の１つであるＳｂ原子とは、原子番号が隣接しており、電子数が一個しか異ならない。このため、エックス線回折や電子線回折では、その区別がほとんどつかず、詳細な結晶構造については２００４年まで不明であった。
　このため、既に商品化されている書き換え型の光ディスクにおいて用いられている、特性が非常に良好であることが実験的に知られていたＧｅＳｂＴｅ（２２５組成）と呼ばれる化合物、及び擬二元組成化合物と類似する化合物（ＧｅＴｅ－Ｓｂ２Ｔｅ３と類似する化合物、２２５、１４７、１２５組成）の結晶構造に関しては、岩塩構造をとり、そのＮａが占めるサイト（これをａサイト）をＴｅが占めるが、残りのＣｌが占めるサイト（ｂサイト）をＧｅ又はＳｂが占め、その配置はランダムであると考えられていた（例えば、非特許文献３参照）。
　しかしながら、放射光軌道装置等を用いてＧｅＳｂＴｅ化合物の構造解析が詳細に検討され、Ｔｅを含むカルコゲン化合物の構造は、以下の点で従来の構造とは異なっていることが発見された（例えば、非特許文献４参照）。
　具体的には、（１）結晶相において、Ｇｅ原子とＳｂ原子とがＮａＣｌ型の単純立方格子内でＣｌの位置（（ｂ）サイト）を占める配列は、これまで考えられていたような「ランダム」状態ではなく、原子の配列位置が正確に「決定」されており、格子は歪んでいること（図２参照）、（２）アモルファス状態は、完全なランダムではなく、結晶格子内部のＧｅ原子が中心位置（わずかにずれて強誘電的である）から０．２ÅほどＴｅ原子側に移動した配置をとり、そのユニットを維持したままでねじ曲がった構造をもつこと（図３参照）、（３）このねじ曲がったユニットが復元することで高速スイッチングが安定に繰り返されること（図４参照）、が発見された。
　尚、図４中、左側の構造が図２に示す構造に対応しており、右側の構造が図３に示す構造に対応している。
日本国公開特許公報「特開２００２－２０３３９２号公報（２００２年７月１９日公開）」
奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、２００４年１月３１日発行、ｐ１１４ 角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成１３年６月１日初版第３刷発行、ｐ２０９ Ｎ．Ｙａｍａｄａ　＆　Ｔ．Ｍａｔｓｕｎａｇａ，　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，　８８，　（２０００）　ｐ７０２０－７０２８ Ａ．Ｋｏｌｏｂｏｖ　ｅｔ　ａｌ．　Ｎａｔｕｒｅ　Ｍａｔｅｒｉａｌｓ　３　（２００４）　ｐ７０３
　しかしながら、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリが望まれている。
　尚、上記従来の構成における書き換え回数の制限要因としては、記録膜の高温での熱流動と、その後生ずる膜全体の変形が主要なものと考えられている（例えば、非特許文献２参照）。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、データの記録及び消去に必要な電流値がより低く、より多くの回数データを繰り返し書き換えることができる固体メモリを実現することにある。
　本発明者は上記課題を解決するために鋭意検討を行った。具体的には、本発明者は、以下のように考えた。
　相変化ＲＡＭにおけるデータの記録／消去は、記録材料であるＴｅを含むカルコゲン化合物の結晶状態とアモルファス状態の一次相変態により生じる物理的特性変化に基づいて行われている。しかしながら、その記録薄膜は、単結晶ではなく、多結晶から構成されているため、抵抗値にバラツキがあり、相転移の際に発生する体積変化が大きくなり、その結果、データの記録及び消去に必要な電流値が高くなり、記録読み出し回数に制限が生じていると考えた。
　そして、本発明者は、上記考えに基づいて、複数の膜を積層させてＴｅとＡｌとを含むカルコゲン化合物の超格子構造を相変化ＲＡＭの記録層に形成することにより、Ｇｅを含むＴｅ合金と類似した書き込み読み出し原理に基づき、微結晶間の界面電気抵抗を極力低減させ、且つ繰り返し書き換え回数を大幅に向上させることが可能であることを見出し、本発明を完成するに至った。
　本発明に係る固体メモリは、上記課題を解決するために、Ｔｅと、Ａｌとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、２以上の上記層は超格子構造を構成していることを特徴としている。
　上記構成によれば、上記記録層が超格子構造を構成しているため、データの記録及び消去時の記録層における原子の移動方向を制御することが可能となる。このため、多くの入力エネルギーが上記原子の移動に利用され、熱としてのエネルギー放出量を抑制することが可能となり、相変態を行うためのエネルギー効率が向上する。
　また、書き換え時に発生する、記録層の体積変化を低減でき、組成偏析の生じない安定した繰り返し書き換え動作を実現することができる。
　従って、上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
　本発明に係る固体メモリでは、上記記録層は、母相を有する上記層として、Ａｌ原子を含む層と、Ｓｂ原子を含む層とが隣接して積層していることが好ましい。
　上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
　本発明に係る固体メモリでは、上記記録層は、Ａｌ原子を含む層と、Ｓｂ原子を含む層とから構成されることが好ましい。
　上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
　本発明に係る固体メモリでは、Ａｌ原子を、Ａｌ原子を含む上記層から、Ａｌ原子を含む上記層とＳｂ原子を含む上記層との界面に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
　本発明に係る固体メモリでは、Ａｌ原子を、Ａｌ原子を含む上記層とＳｂ原子を含む上記層との界面から、Ａｌ原子を含む上記層に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
　本発明に係る固体メモリでは、上記記録層は、母相を有する上記層として、Ａｌ原子を含む第一のＡｌ層と、当該第一のＡｌ層とは異なる組成からなる、Ａｌ原子を含む第二のＡｌ層とが隣接して積層していることが好ましい。
　上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
　本発明に係る固体メモリでは、上記記録層は、上記第一のＡｌ層と、上記第二のＡｌ層とから構成されることが好ましい。
　上記構成によれば、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができる。
　本発明に係る固体メモリでは、Ａｌ原子を、上記第一のＡｌ層から、上記第一のＡｌ層と上記第二のＡｌ層との界面に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
　本発明に係る固体メモリでは、Ａｌ原子を、上記第一のＡｌ層と上記第二のＡｌ層との界面から、上記第一のＡｌ層に向かって異方性拡散させることによってデータを記録又は消去することが好ましい。
　本発明に係る固体メモリでは、母相を含む上記層の厚さを、０．３ｎｍ以上２ｎｍ以下の範囲内とすることが好ましい。
　上記構成によれば、データの記録及び消去に必要な電流値がより低い固体メモリを提供することができる。
　本発明に係る固体メモリは、以上のように、上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、２以上の上記層は超格子構造を構成していることを特徴としている。
　このため、データの記録及び消去に必要な電流値がより低く、より多くの回数でデータを繰り返し書き換えることができる固体メモリを提供することができるという効果を奏する。
本実施の形態に係る固体メモリにおける記録層の構造の一例を模式的に示す断面図である。 従来の固体メモリにおけるＧｅ－Ｓｂ－Ｔｅ合金結晶構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるＧｅ－Ｓｂ－Ｔｅ合金アモルファス構造の一例を模式的に示す平面図である。 従来の固体メモリにおけるＧｅ－Ｓｂ－Ｔｅ合金における高速スイッチングを模式的に示す斜視図である。
　本発明の実施の一形態について説明すれば、以下の通りである。
　尚、「主成分」とは、５０質量％以上含有していることを意味する。つまり、「Ｔｅと、Ａｌとを主成分とした記録層」とは、記録層におけるＴｅと、Ａｌとの合計量が５０質量％以上であることを意味する。
　本実施の形態に係る固体メモリは、Ｔｅと、Ａｌとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、２以上の上記層は超格子構造を構成している。
　ここで、「超格子」とは、複数の種類の結晶格子の重ね合わせにより、基本単位格子より長い周期構造を有する結晶格子であり、「超格子構造」とは、このような結晶格子の構造を意味する。
　固体状態間で相変態を生じる母相とは、固体状態を維持したままで相変態を生じる母相を意味し、例えば、結晶状態と非結晶状態との間で相変態を生じる母相が挙げられる。また、固体状態間で相変態を生じる母相を有する膜は、固体状態間で相変態を生じる相のみからなる膜であることが好ましい。
　尚、上記「母相」とは、膜を構成する相の中で最も広い範囲（体積）で存在している相を意味する。
　固体状態間で相変態を生じる母相を有する上記膜の構成成分としては、ＡｌＴｅ、Ｓｂ２Ｔｅ３、Ａｌ２Ｔｅ３、Ｓｂ、Ａｌ等が挙げられる。
　本実施の形態に係る固体メモリは、固体状態間で相変態を生じる母相を有する膜を２以上積層させることにより、超格子構造を有する上記記録層を形成する記録層形成工程を含む製造方法により得られる。
　上記記録層形成工程では、Ａｌを含む膜とＳｂを含む膜とを隣接して積層させることが好ましい。更には、ＡｌＴｅ膜とＳｂ２Ｔｅ３膜とを隣接して積層させることがより好ましい。これにより、ＡｌＴｅ層とＳｂ２Ｔｅ３層とにより構成される超格子構造を形成することができる。
　ＡｌＴｅ膜とＳｂ２Ｔｅ３膜との積層により構成される上記超格子構造では、メモリに入力される電気エネルギーにより、ＡｌＴｅ層内に存在するＡｌ原子を当該ＡｌＴｅ層とＳｂ２Ｔｅ３層との界面に拡散させ、結晶状態と同様の構造を「異方性をもった結晶」として形成させること（消去（記録）状態）ができると考えられる。
　また、界面に蓄積された上記Ａｌ原子を、メモリに入力される電気エネルギーにより、元のＡｌＴｅ層内に戻し、従来、アモルファスと呼ばれてきたランダム構造と同等の電気抵抗値を有する「アモルファスに類似した構造」に還元すること（記録（消去）状態）ができると考えられる。
　ここで、本実施の形態に係る製造方法では、超格子構造を形成させているため、上記２つの状態間におけるＡｌ原子の移動方向を揃えることができる。つまり、上記２つの状態間でＡｌ原子を異方性拡散させることができる。
　これにより、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。このため、相変態を行うためのエネルギー効率が向上し、これまでの相変化ＲＡＭの特性を大幅に改善することができる。
　尚、「異方性」とは、物質の物理的性質が方向によって異なることを意味し、「異方性をもった結晶」とは、物理的性質が方向によって異なる結晶を意味し、「異方性拡散」とは、拡散の方向が何れかの方向に偏っている拡散を意味する。
　上記記録層形成工程では、１以上のＳｂ原子層からなるＳｂ膜と、超格子構造を形成するＡｌＴｅ膜及びＳｂ２Ｔｅ３膜とを、交互に積層させてもよい。これにより、より少ない電力でデータの書き換えができる。
　上記Ｓｂ膜を構成するＳｂ原子層の数は１以上１０以下の範囲内であることが好ましい。上記Ｓｂ膜を構成するＳｂ原子層の数が１以上１０以下の範囲内であれば、超格子構造においてＳｂ層から他の層へ流れ込む電子の影響を抑制することができるため、Ａｌ原子が、Ｓｂを含む超格子層から母相であるＡｌＴｅ層に拡散しても、Ａｌ拡散前の電気抵抗値と拡散後の電気抵抗値との差を十分に大きくすることができる。上記Ｓｂ膜を構成するＳｂ原子層の数は、電気抵抗値の差をより大きくできるため、３以上６以下の範囲内であることがより好ましい。
　更には、上記記録層形成工程では、上記記録層を、Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅの順に各原子層が１組以上積層して形成されるＳｂ２Ｔｅ３膜と、Ｔｅ－Ａｌ又はＡｌ－Ｔｅの順に各原子層が１組以上積層して形成されるＡｌＴｅ膜と、Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅの順に各原子層が１組以上積層して形成されるＳｂ２Ｔｅ３膜と、１以上１０以下のＳｂ原子層からなる膜と、をこの順に積層させることにより、上記超格子構造を形成することが好ましい。
　上記Ｓｂ２Ｔｅ３膜は、（Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅ）の構成単位を１組のみ積層して形成される膜であってもよいし、（Ｔｅ－Ｓｂ－Ｔｅ－Ｓｂ－Ｔｅ）ｎ（但し、ｎは任意の整数）のように当該構成単位が複数組積層して形成される膜であってもよい。
　上記ＡｌＴｅ膜も同様に、Ｔｅ－Ａｌ又はＡｌ－Ｔｅの構成単位を１組のみ積層して形成される膜であってもよいし、（Ｔｅ－Ａｌ）ｎ又は（Ａｌ－Ｔｅ）ｎ（但し、ｎは任意の整数）のように当該構成単位が複数組積層して形成される膜であってもよい。
　尚、本明細書では、「原子層」とは、特に断らない限り、原子が１層だけ二次元的に並んだ単原子層を意味する。
　本実施の形態に係る固体メモリの製造方法において、固体状態間で相変態を生じる母相を有する上記膜の厚さは特には限定されないが０．３ｎｍ以上２ｎｍ以下の範囲内とすることが好ましい。尚、本明細書で記載している各膜の膜厚は、透過型電子顕微鏡による断面観察により測定することができる。
　図１に、本実施の形態に係る固体メモリにおける記録層の構造の一例を示す。図１に示す構造は、Ａｌ原子を含む層としてのＡｌＴｅ層と、Ｓｂ原子を含む層としてのＳｂ２Ｔｅ３層とが交互に積層しており、面心立方格子を基準として考えた場合、ＡｌＴｅ層の厚さは約０．３ｎｍであり、Ｓｂ２Ｔｅ３層の厚さは約０．５ｎｍである。
　図１に示す超格子構造においては、図中矢印で示されるように、ＡｌＴｅ層におけるＡｌ原子の移動方向は揃えられ、異方性拡散している。このため、仕事としてのエネルギーに多くの入力エネルギーを利用することができ、熱としてのエネルギー放出量を押さえることが可能となる。つまり、相変態を行うためのエネルギー効率が向上する。
　尚、ＡｌＳｂＴｅのある組成からなる化合物ターゲットを用いて１層の記録層を作製した場合には、記録層には様々な種類の微結晶が含まれることになる。このため、記録層でのＡｌ原子の動きは微結晶毎にランダムであり、Ａｌ原子を移動させるために投入される電気エネルギーはコヒーレント性をもたない。このため、熱力学的に多くの熱エネルギーが系に対して放出されることになる。
　図１に示す超格子構造では、アモルファス類似構造を用いることで、データの書き換え時に生じる体積変化を低減できる。また、体積変化を一軸方向にのみ発生させることになるので、組成偏析が生じ難く、安定した繰り返し書き換え動作を提供できる。
　本実施の形態に係る固体メモリでは、上記膜の積層は、スパッタリング法、気相成長法等の従来公知の方法により行うことができる。
　例えば、スパッタリング法により形成させる場合では、ＡｌＴｅあるいはＳｂ２Ｔｅ３から構成された化合物ターゲットをそれぞれ用いて（あるいは単体のターゲットそれぞれを用いて）、予め時間当りの膜形成速度をスパッタリングのための投入電力パワーに対して測定しておくことにより、成膜時間を管理するだけで簡単にこれらの膜からなる超格子構造を構成することができる。
　本実施の形態に係る固体メモリでは、上記記録層形成工程を、上記各膜の中で最も高い結晶化相転移温度以上で行うことが好ましい。つまり、超格子構造を作製するときには、形成された全ての膜の温度を、それぞれの膜の母相が有する固有の結晶化相転移温度以上に維持しながら予め結晶状態化しておくことが好ましい。
　これにより、一部に不十分な結晶状態が発生し、母相間の界面張力のバランスが不安定になったり、Ａｌの原子移動の方向にぶれが生じたりしてしまうことを抑制することができる。このため、データの書き換え回数がより向上し、より低い電力で書き換え動作が可能となる。
　特に、超格子構造作製時の温度を、各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ各母相の融点の中で一番低い融点以下の範囲内、又は各母相が有する結晶化相転移温度の中で一番高い温度以上、且つ人工的な超格子構造を構成する組成を有する化合物の融点以下の範囲内とすることがより好ましい。これにより、書き換え回数が更に向上し、更に低い電力で書き換え動作が可能である。
　尚、「結晶化相転移温度」とは非結晶状態から結晶状態に相転移する温度を意味し、具体的には示唆熱分析装置により測定される温度である。
　また、「各母相の融点」は、示唆熱分析装置により求めることができ、「超格子構造を構成する組成を有する化合物の融点」は、示唆熱分析装置により求めることができる。
　本実施の形態では、固体メモリの記録層について主に説明したが、例えば、電極や、データをメモリに読み書きする構成等の、記録層以外の固体メモリに必要な他の構成については、従来技術（例えば、特許文献１等）と同様の構成を採用することができ、従来技術と同様の方法により製造することができる。
　例えば、基板上に、下部電極をスパッタリング等により積層させ、その後、上述した記録層を積層させ、続いて、上部電極をスパッタリング等により積層させることにより、基板／下部電極／記録層／上部電極から構成される固体メモリを製造することができる。当該固体メモリでは、各電極を介して記録層へ電気エネルギーが供給され、これによりデータの書き込み及び読み出しを行うことができる。
　上記電極（上部電極、下部電極）を構成する材料としては、ＴｉＮ、Ｗ等が挙げられる。また、基板を構成する材料としては、Ｓｉが挙げられる。
　尚、上述の説明では、母相を有する上記層として、Ａｌ原子を含む層と、Ｓｂ原子を含む層とが隣接して積層している構成について主に説明したが、上記Ｓｂ原子をＡｌ原子で置き換えた構成であってもほぼ同様の効果を奏する。つまり、上記記録層において、例えば、母相を有する上記層として、Ａｌ原子を含む第一のＡｌ層と、当該第一のＡｌ層とは異なる組成からなる、Ａｌ原子を含む第二のＡｌ層とが隣接して積層している構成であっても同様の効果を奏する。
　また、より具体的には、上述したＳｂ２Ｔｅ３膜をＡｌ２Ｔｅ３膜に置き換えてもよく、同様の効果を奏する。この構成では、ＡｌＴｅ膜とＡｌ２Ｔｅ３膜との積層により構成される上記超格子構造では、Ａｌ２Ｔｅ３膜は記録及び消去には直接的に関与せず、ＡｌＴｅ膜のＡｌ原子の「異方性をもった原子移動」のみが電気的な記録及び消去状態を生み出す。つまり、上記超格子構造は、単にＡｌｘＴｅ1-x（０≦ｘ≦１）の組成ではなく、異なる組成を有する人工的な超格子 (ＡｌＴｅ)(Ａｌ２Ｔｅ３)から構成される。
　以下、実施例に基づいて本発明をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
　〔実施例１〕
　一般的な自己抵抗加熱型の基本構成により相変化ＲＡＭを作製した。
　具体的には、予めフォトレジストによってＳｉ基板上に、成膜時の基板温度を２５０℃として、電極にはＴｉＮを使用し、２インチ径のＡｌ、Ｓｂ、およびＴｅそれぞれの純金属（純度：９９．９９％）からなるターゲットを配置したヘリコン波型ＲＦスパッタリング装置を用いて以下の超格子を作製した。
　作製条件としては、Ａｒガスを用いて０．４７Ｐａの圧力で成膜した。Ｔｅターゲットには１２．５Ｗ、Ｓｂターゲットには１２．８Ｗ、Ａｌターゲットには１５．０Ｗを加えた。尚、各ターゲット直上に配置したプラズマ安定用のコイルには２０．０Wを加えた。超格子作製基板とターゲットとの距離は２００ｍｍとした。この条件で、電極にはＴｉＮを使用し、記録膜には［ＡｌＴｅ／Ｓｂ２Ｔｅ３］の超格子を１０層積層した。
　尚、六方細密格子を基本とした、ＡｌＴｅ層の厚さは０．６１ｎｍ、Ｓｂ２Ｔｅ３層の厚さは０．９８ｎｍであった。超格子からなる記録膜全体の厚さは１６ｎｍであった。セルの大きさは、１００×１００ｎｍ２であった。
　このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、記録時の電流値は０．２ｍＡでパルス時間５ｎｓ、消去時の電流値は０．０５ｍＡでパルス時間６０ｎｓであった。この電流値での繰り返し記録消去回数を測定したところ、その値は１０１５回であった。また、抵抗値の差に２５００倍の差があった。
　〔実施例２〕
　一般的な自己抵抗加熱型の基本構成により相変化ＲＡＭを作製した。電極にはＴｉＮを使用し、記録膜には［ＡｌＴｅ／Ａｌ２Ｔｅ３］の超格子を２０層積層した。超格子からなる記録膜全体の厚さは２８ｎｍであった。セルの大きさは、１００×１００ｎｍ２であった。
　このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、記録時の電流値は０．３ｍＡでパルス時間５ｎｓ、消去時の電流値は０．０８ｍＡでパルス時間６０ｎｓであった。この電流値での繰り返し記録消去回数を測定したところ、その値は１０１４回であった。また、抵抗値の差に４５００倍の差があった。
　〔比較例１〕
　実施例１と同様に一般的な自己抵抗加熱型の基本構成により相変化ＲＡＭを作製した。記録膜にはＡｌ２Ｓｂ２Ｔｅ５の単層膜を２０ｎｍ形成した。セルの大きさは、１００×１００ｎｍ２であった。
　このデバイスに、電圧をプログラム的に与えて、記録及び消去時の電流値を測定した。その結果、記録時の電流値は、１．０ｍＡ、消去時の電流値は０．４ｍＡであった。なお、パルスの照射時間は、実施例１と同一とした。この電流値での繰り返し記録消去回数を測定したところ、その値は１０１２回であった。また、抵抗値の差に１８００倍の差があった。
　以上のように、実施例１，２の固体メモリは、微結晶間の界面電気抵抗を極力低減し、データ記録時の電流値を比較例１の固体メモリと比較して大幅に低下させることができ、繰り返し書き換え回数を比較例と比較して２～３桁向上させることができることが確認できた。
　本発明の固体メモリは、データの記録及び消去に必要な電流値がより低く、より多くの回数で繰り返し書き換えることができる。このため、各種固体メモリに好適に適用できる。

Claims (10)

  1. 　Ｔｅと、Ａｌとを主成分とする、相変態により電気特性が変化する記録層を備える固体メモリであり、
    　上記記録層は、固体状態間で相変態を生じる母相を有する層を２以上含み、
    　２以上の上記層は超格子構造を構成していることを特徴する固体メモリ。
  2. 　上記記録層では、母相を有する上記層として、Ａｌ原子を含む層と、Ｓｂ原子を含む層とが隣接して積層していることを特徴とする請求項１に記載の固体メモリ。
  3. 　上記記録層は、Ａｌ原子を含む層と、Ｓｂ原子を含む層とから構成されることを特徴とする請求項２に記載の固体メモリ。
  4. 　Ａｌ原子を、Ａｌ原子を含む上記層から、Ａｌ原子を含む上記層とＳｂ原子を含む上記層との界面に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項２又は３に記載の固体メモリ。
  5. 　Ａｌ原子を、Ａｌ原子を含む上記層とＳｂ原子を含む上記層との界面から、Ａｌ原子を含む上記層に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項２又は３に記載の固体メモリ。
  6. 　上記記録層では、母相を有する上記層として、Ａｌ原子を含む第一のＡｌ層と、当該第一のＡｌ層とは異なる組成からなる、Ａｌ原子を含む第二のＡｌ層とが隣接して積層していることを特徴とする請求項１に記載の固体メモリ。
  7. 　上記記録層は、上記第一のＡｌ層と、上記第二のＡｌ層とから構成されることを特徴とする請求項６に記載の固体メモリ。
  8. 　Ａｌ原子を、上記第一のＡｌ層から、上記第一のＡｌ層と上記第二のＡｌ層との界面に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項６又は７に記載の固体メモリ。
  9. 　Ａｌ原子を、上記第一のＡｌ層と上記第二のＡｌ層との界面から、上記第一のＡｌ層に向かって異方性拡散させることによってデータを記録又は消去することを特徴とする請求項６又は７に記載の固体メモリ。
  10. 　母相を含む上記層の厚さを、０．３ｎｍ以上２ｎｍ以下の範囲内とすることを特徴とする請求項１～９の何れか１項に記載の固体メモリ。
PCT/JP2009/004935 2008-10-30 2009-09-28 固体メモリ WO2010050117A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008280098A JP4635235B2 (ja) 2008-10-30 2008-10-30 固体メモリ
JP2008-280098 2008-10-30

Publications (1)

Publication Number Publication Date
WO2010050117A1 true WO2010050117A1 (ja) 2010-05-06

Family

ID=42128491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004935 WO2010050117A1 (ja) 2008-10-30 2009-09-28 固体メモリ

Country Status (2)

Country Link
JP (1) JP4635235B2 (ja)
WO (1) WO2010050117A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101055A1 (ja) * 2009-03-04 2010-09-10 独立行政法人産業技術総合研究所 固体メモリ
WO2012079296A1 (zh) * 2010-12-17 2012-06-21 华中科技大学 一种低热导率的多层相变材料
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5826779B2 (ja) * 2013-02-27 2015-12-02 株式会社東芝 不揮発性半導体記憶装置
JP6567441B2 (ja) 2016-02-09 2019-08-28 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100991A (ja) * 2001-09-20 2003-04-04 Ricoh Co Ltd 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子
JP2007280591A (ja) * 2006-03-14 2007-10-25 Qimonda Ag メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法
JP2008042034A (ja) * 2006-08-08 2008-02-21 Sony Corp 記憶素子及び記憶装置
JP2008235863A (ja) * 2006-12-21 2008-10-02 Qimonda North America Corp ピラー相変化メモリセル
JP2009146478A (ja) * 2007-12-12 2009-07-02 Sony Corp 記憶装置および情報再記録方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100991A (ja) * 2001-09-20 2003-04-04 Ricoh Co Ltd 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子
JP2007280591A (ja) * 2006-03-14 2007-10-25 Qimonda Ag メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法
JP2008042034A (ja) * 2006-08-08 2008-02-21 Sony Corp 記憶素子及び記憶装置
JP2008235863A (ja) * 2006-12-21 2008-10-02 Qimonda North America Corp ピラー相変化メモリセル
JP2009146478A (ja) * 2007-12-12 2009-07-02 Sony Corp 記憶装置および情報再記録方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010101055A1 (ja) * 2009-03-04 2010-09-10 独立行政法人産業技術総合研究所 固体メモリ
JP2010206017A (ja) * 2009-03-04 2010-09-16 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP4599598B2 (ja) * 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
US9129673B2 (en) 2009-03-04 2015-09-08 National Institute Of Advanced Industrial Science And Technology Superlattice recording layer for a phase change memory
WO2012079296A1 (zh) * 2010-12-17 2012-06-21 华中科技大学 一种低热导率的多层相变材料
US9812639B2 (en) 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device

Also Published As

Publication number Publication date
JP2010109175A (ja) 2010-05-13
JP4635235B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4635236B2 (ja) 固体メモリの製造方法
JP4621897B2 (ja) 固体メモリ
JP4599598B2 (ja) 固体メモリ
WO2010090128A1 (ja) 固体メモリ
JP2010171196A (ja) 固体メモリ及び半導体装置
JP4595125B2 (ja) 固体メモリ
Yin et al. Characterization of nitrogen-doped Sb2Te3 films and their application to phase-change memory
JP4635235B2 (ja) 固体メモリ
JP2011082316A (ja) 半導体記憶装置
Tominaga et al. Phase change meta-material and device characteristics
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
WO2012117773A1 (ja) 固体メモリ
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ
CN113611798B (zh) 多层相变薄膜及其相变存储器单元的制备方法
Cabrera Material Engineering for Phase Change Memory

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09823233

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09823233

Country of ref document: EP

Kind code of ref document: A1