JP2008042034A - 記憶素子及び記憶装置 - Google Patents
記憶素子及び記憶装置 Download PDFInfo
- Publication number
- JP2008042034A JP2008042034A JP2006216180A JP2006216180A JP2008042034A JP 2008042034 A JP2008042034 A JP 2008042034A JP 2006216180 A JP2006216180 A JP 2006216180A JP 2006216180 A JP2006216180 A JP 2006216180A JP 2008042034 A JP2008042034 A JP 2008042034A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- layer
- electrode
- thin film
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】第1の電極1と、第2の電極5との間に、熱伝導率が15W/mK以上である絶縁層2と、希土類元素酸化物からなる記憶用薄膜3と、イオン化するCu,AgもしくはZnを含有するイオン源層4とを積層した記憶層6が挟まれて構成され、記憶層6と一方の電極1とが、絶縁層2に形成された開口部を通じて接続される記憶素子10を構成する。
【選択図】図3
Description
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
この記憶素子は、2つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。この特性を利用して、メモリデバイスを構成することが可能である(例えば、特許文献1、非特許文献1参照)。
そして、例えば、記憶素子とダイオード或いはMOSトランジスタのような選択素子とを接続してメモリセルを形成し、このメモリセルをアレイ状に配置してメモリデバイスを構成することができる。
このように、記憶素子に対して、電流を繰り返し流すことによって、素子内に多量の熱が発生する。
このため、高抵抗状態を維持することが困難となり、情報の劣化が発生すると考えられる。
また、この状態から、イオン源層側の一方の電極に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたCuが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
このため、高温環境下におけるイオン源層に含まれるCu,Ag及びZn等の、熱による記憶用薄膜や、絶縁層等への拡散を抑制することが可能である。
また、本発明の記憶素子を用いることにより、安定性及び耐久性に優れた記憶装置を構成することができる。
そして、下部電極1と記憶層6とは、絶縁層2に形成された開口部を通じて接続されている。
なお、絶縁層2に形成される開口部の面積は、特に限定されない。例えば、図1に示したように、下部電極1の一部の面積のみに対応する開口部が形成されていてもよく、また、下部電極が充分小さい場合には、下部電極の面積と開口部の面積とが同一であってもよい。
また、絶縁層2は、例えば、10nm以上の膜厚で形成する。これによって、記憶素子10にかかる熱を、他の特性を低下させることなく効率的に放出することが可能になる。ただし、絶縁層2の膜厚は、記憶用薄膜3の抵抗率及び膜厚により、10nmよりも薄くすることが可能である。
イオン源層4は、イオン化する元素(イオン源元素)、すなわちCu,AgもしくはZnを含有し、より好ましくは、さらに、Te,Se,Sのカルコゲナイド元素を含有する。
この記憶用薄膜3は、例えば、0.5nm〜10nm程度の膜厚で形成する。このように、記憶用薄膜3の膜厚を薄くすることにより、通常絶縁材料である希土類酸化物等から成る記憶用薄膜3に電流を流すことが可能になる。
実際のメモリセル部分は、下部電極1と記録用薄膜3が接触する面積によって決められる。
なお、このイオン源層4に、必要に応じて、Geや希土類元素等を添加することにより、耐熱性を向上させることができる。
しかし、下部電極1上に、Cu,AgもしくはZnを含むイオン源層4と、記憶用薄膜3を順次積層して記憶層3を形成し、その上に絶縁層2と上部電極5を形成するような、上述した実施の形態の記憶素子10と逆の積層順序の構成とすることもできる。
すると、記憶用薄膜3内部にCu,AgもしくはZnを多量に含む電流パスが形成される、或いは、記憶用薄膜3内部にCu,AgもしくはZnによる欠陥が多数形成されることによって、記憶用薄膜3の抵抗値が低くなる。
記憶用薄膜3以外の各層は、記憶用薄膜3の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜3の抵抗値を低くすることにより、記憶素子10全体の抵抗値も低くすることができる。
記憶素子10への負電圧の印加により、記憶用薄膜3内に形成されていた電流パス或いは不純物準位を構成していたCu,AgもしくはZnがイオン化して、記憶用薄膜3内を移動してイオン源層4側に戻る。
即ち、記憶素子10の抵抗値の高低により、2値の情報を記憶させることができる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、2倍以上であれば充分である。記録前の抵抗値が100Ωであれば、記録後の抵抗値が50Ω、あるいは、記録前の抵抗値が100kΩであれば、記録後の抵抗値が50kΩといった状況であれば充分であり、記憶用薄膜3の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜3の抵抗値は、例えば、記憶用薄膜3の厚みを変化させることによって制御することが可能である。
そして、正電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。
これにより、記憶用薄膜3内に形成されていた、Cu,AgもしくはZnによる電流パスが消滅して、記憶用薄膜3の抵抗値が高くなり、記憶素子10全体の抵抗値が高くなる。
そして、負電圧の印加を停止して、記憶素子10に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
これにより、絶縁層2が形成される。
これにより、記憶用薄膜3が形成される。
これにより、イオン源層4が形成される。
この様な記憶装置の一形態の概略構成図(斜視図)を図2に示す。
このように形成されたメモリセル20が、多数配置されることにより、メモリセルアレイが形成される。
図2に示した記憶装置では、3×3個のメモリセル20がマトリクス状に配列された構成のメモリセルアレイを示している。
この構成としたメモリセルアレイの一形態の概略構成図を、図3及び図4に示す。図3は断面図であり、図4は平面図である。
一方、下部電極1は、メモリセル毎に個別に形成されており、各メモリセルが電気的に分離されている。このメモリセル毎に個別に形成された下部電極1によって、各下部電極1に対応した位置に、各メモリセルの記憶素子10が規定される。
また、下部電極1は、各々対応する選択用のMOSトランジスタTrに接続されている。
このMOSトランジスタTrは、半導体基板11内の素子分離層12により分離された領域に形成されたソース/ドレイン領域13と、ゲート電極14とから成る。ゲート電極14の壁面には、サイドウォール絶縁層が形成されている。
また、ゲート電極14は、記憶素子の一方のアドレス配線であるワード線WLを兼ねている。
そして、MOSトランジスタTrのソース/ドレイン領域13の一方と、記憶素子10の下部電極1とが、プラグ層15、金属配線層16、プラグ層17を介して、電気的に接続されている。
MOSトランジスタTrのソース/ドレイン領域13の他方は、プラグ層15を介して金属配線層16に接続されている。この金属配線層16は、記憶素子の他方のアドレス配線であるビット線BL(図4参照)に接続される。
ワード線WLにより選択用のMOSトランジスタTrのゲートをオン状態として、ビット線BLに電圧を印加すると、MOSトランジスタTrのソース/ドレインを介して、選択されたメモリセルの下部電極1に電圧が印加される。
また、下部電極1に、上部電極5(プレート電極PL)の電位に比して正電位である場電圧を印加することにより、記憶素子10の抵抗値が再び高抵抗状態へと遷移する。これにより、選択されたメモリセルの記憶素子10に対して、記録された情報を消去することができる。
このとき、選択したメモリセルに対して印加する電圧或いは電流は、記憶素子10の抵抗値の状態が遷移する電圧或いは電流の閾値よりも小さくする。
次に、上述の記憶素子10を実際に作製して、その特性を評価した。
実際の記憶装置では、図2〜4に示したように、アレイ状に記憶素子を配列させていたり、記憶素子部以外にもトランジスタ等の回路素子が存在したりするが、ここでは、図5に示すテストデバイス(特性評価用素子)を作製して特性の測定、評価を行った。
図5Aに作製したテストデバイスの平面図、図5Bに図5AのテストデバイスのA−A´断面図を示す。このテストデバイスにより、記憶素子の読み出し抵抗マージンを調べ、特性評価用テストデバイスの特性の測定、評価を行った。
さらに、記憶層6と下部電極1とが接続された部分がメモリセル20となり、この部分の形状が図5Aに示すように円形状となっている。
まず、厚さ2mmのシリコン基板上に下部電極1として膜厚100nmのW膜と、絶縁層2として膜厚10nmのSiCを順次成膜した。
その後、フォトリソグラフィを用いて、メモリセル20となる絶縁層2の開口部と、下部電極1の接続用端子パッド24以外の部分をマスクにより覆って、絶縁層2を選択的にエッチングした。このとき、メモリセル20となる部分、即ち下部電極1上の絶縁層2の開口部の平面形状は円形とし、その直径は30nmとした。
さらに、上部電極5、下部電極接続用端子パッド24及び上部電極接続用端子パッド25となる部分を除いて、フォトリソグラフィを用いてマスクした後に、DCマグネトロンスパッタ法を用いて、電極材料を成膜した。そして、公知のリフトオフ法によりマスクを除去して、それぞれ電極材料から成る、上部電極5、下部電極接続用端子パッド24、上部電極接続用端子パッド25を形成した。
なお、上部電極5、下部電極接続用端子パッド24及び上部電極接続用端子パッド25としては、膜厚20nmのCr膜、膜厚100nmのCu膜、膜厚100nmのAu膜の積層膜を形成した。
絶縁層2に、膜厚10nmのAl2O3を用いて成膜した以外は、実施例1と同様の方法で、実施例2の特性評価用テストデバイスを作製した。
絶縁層2に、膜厚10nmのSi3N4を用いて成膜した以外は、実施例1と同様の方法で、実施例3の特性評価用テストデバイスを作製した。
絶縁層2に、膜厚5nmのZrO2と、膜厚5nmのAl2O3との積層膜を用いて成膜した以外は、実施例1と同様の方法で、比較例1の特性評価用テストデバイスを作製した。
絶縁層2に、膜厚10nmのMgOを用いて成膜した以外は、実施例1と同様の方法で、比較例2の特性評価用テストデバイスを作製した。
絶縁層2に、膜厚10nmのSiO2を用いて成膜した以外は、実施例1と同様の方法で、比較例3の特性評価用テストデバイスを作製した。
実施例1〜3及び比較例1〜3で作製したテストデバイスを各1000個作製し、それらすべてについて情報の書き込み及び消去の連続動作を1000回行った後、情報の記録時及び消去時の抵抗が、160℃、20hの外部環境下でどのように変化するかを測定し、各テストデバイスの記録抵抗保持率及び消去抵抗保持率を求めた。
なお、各テストデバイスの抵抗保持率を以下の式によって求めた。
抵抗保持率(%)=(160℃、20h試験後の抵抗変化が10%以内であった素子数/1000)×100
また、各テストデバイスの記録抵抗保持率及び消去抵抗保持率と、各テストデバイスの絶縁層として用いた絶縁材料の熱伝導率との関係を図6に示す。図6において、縦軸は抵抗保持率(%)を示し、横軸は熱伝導率(W/mK)を示す。
が良好な結果を示した。これに対して、比較例1〜3のテストデバイスは、記録抵抗保持率及び消去抵抗保持率が、実施例のテストデバイスに比べて低下している。
つまり、絶縁層に用いた材料の熱伝導性が高くなるほど、記録時及び消去時のデータ保持率が向上することが分かる。
特に、比較例1〜3のテストデバイスは、実施例のテストデバイスに比べて消去抵抗保持率が大きく低下している。これは、高温条件化において、イオン源層4中のCuが記憶用薄膜3に拡散し、テストデバイスの抵抗値が減少したために、消去抵抗保持率が減少したものと考えられる。
従って、高温環境下において、記録時及び消去時のデータ保持率を向上させ、記憶層に記録された情報の保持特性を向上させるためには、絶縁層として15W/mK以上の熱伝導率を有する材料を用いることが必要である。
Claims (7)
- 第1の電極と、第2の電極との間に、絶縁層と記憶層が挟まれて構成され、
前記記憶層が、記憶用薄膜と、イオン化するCu,AgもしくはZnを含有するイオン源層とを積層してなり、
前記記憶用薄膜が、希土類元素酸化物からなり、
前記記憶層と一方の電極とが、前記絶縁層に形成された開口部を通じて接続され、
前記絶縁層の熱伝導率が15W/mK以上である
ことを特徴とする記憶素子。 - 前記イオン源層が、Te,Se,Sから選ばれる1種以上の元素を含有することを特徴とする請求項1に記載の記憶素子。
- 前記絶縁層が、窒化ケイ素、酸化アルミニウム、炭化ケイ素から選ばれる1種類以上によって構成されることを特徴とする請求項1に記載の記憶素子。
- 前記絶縁層が、Si3N4,Al2O3,SiCから選ばれる1種類以上によって構成されることを特徴とする請求項1に記載の記憶素子。
- 前記記憶層に、電圧パルスもしくは電流パルスを印加することにより、前記記憶層のインピーダンスが変化して、情報の記録が行われることを特徴とする請求項1に記載の記憶素子。
- 第1の電極と、第2の電極との間に、絶縁層と記憶層が挟まれて構成され、前記記憶層が、記憶用薄膜と、イオン化するCu,AgもしくはZnを含有するイオン源層とを積層してなり、前記記憶用薄膜が、希土類元素酸化物からなり、前記記憶層と一方の電極とが、前記絶縁層に形成された開口部を通じて接続され、前記絶縁層の熱伝導率が15W/mK以上である記憶素子と、
前記第1の電極側に接続された配線と、
前記第2の電極側に接続された配線とを有し、
前記記憶素子が多数配置されてなる
ことを特徴とする記憶装置。 - 隣接する複数の前記記憶素子において、前記記憶素子を構成する少なくとも一部の層が同一層により共通に形成されていることを特徴とする請求項6に記載の記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216180A JP4816314B2 (ja) | 2006-08-08 | 2006-08-08 | 記憶素子及び記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216180A JP4816314B2 (ja) | 2006-08-08 | 2006-08-08 | 記憶素子及び記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042034A true JP2008042034A (ja) | 2008-02-21 |
JP4816314B2 JP4816314B2 (ja) | 2011-11-16 |
Family
ID=39176693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216180A Expired - Fee Related JP4816314B2 (ja) | 2006-08-08 | 2006-08-08 | 記憶素子及び記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816314B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050117A1 (ja) * | 2008-10-30 | 2010-05-06 | 独立行政法人産業技術総合研究所 | 固体メモリ |
WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
WO2014103577A1 (ja) * | 2012-12-26 | 2014-07-03 | ソニー株式会社 | 記憶装置およびその製造方法 |
US9142774B2 (en) | 2011-12-20 | 2015-09-22 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342843A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2006196537A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶素子及び記憶装置 |
-
2006
- 2006-08-08 JP JP2006216180A patent/JP4816314B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342843A (ja) * | 2003-05-15 | 2004-12-02 | Sony Corp | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2006196537A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶素子及び記憶装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050117A1 (ja) * | 2008-10-30 | 2010-05-06 | 独立行政法人産業技術総合研究所 | 固体メモリ |
JP2010109175A (ja) * | 2008-10-30 | 2010-05-13 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
JP4635235B2 (ja) * | 2008-10-30 | 2011-02-23 | 独立行政法人産業技術総合研究所 | 固体メモリ |
WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
JP2010183017A (ja) * | 2009-02-09 | 2010-08-19 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
US9142774B2 (en) | 2011-12-20 | 2015-09-22 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
WO2014103577A1 (ja) * | 2012-12-26 | 2014-07-03 | ソニー株式会社 | 記憶装置およびその製造方法 |
KR20150101997A (ko) * | 2012-12-26 | 2015-09-04 | 소니 주식회사 | 기억 장치 및 그 제조 방법 |
JPWO2014103577A1 (ja) * | 2012-12-26 | 2017-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置およびその製造方法 |
US10186658B2 (en) | 2012-12-26 | 2019-01-22 | Sony Semiconductor Solutions Corporation | Memory device and method of manufacturing memory device |
KR102166506B1 (ko) * | 2012-12-26 | 2020-10-15 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 장치 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4816314B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4396621B2 (ja) | 記憶素子及び記憶装置 | |
KR101541573B1 (ko) | 기억 소자 및 기억 장치 | |
JP5088036B2 (ja) | 記憶素子および記憶装置 | |
JP4830275B2 (ja) | 記憶素子 | |
JP4848633B2 (ja) | 記憶素子及び記憶装置 | |
JP4815804B2 (ja) | 記憶素子及び記憶装置 | |
JP4529654B2 (ja) | 記憶素子及び記憶装置 | |
JP5007502B2 (ja) | 記憶素子の製造方法 | |
KR102040329B1 (ko) | 기억 소자 및 그 제조 방법 및 기억 장치 | |
JP4816314B2 (ja) | 記憶素子及び記憶装置 | |
JP4742971B2 (ja) | 記憶素子及び記憶装置 | |
JP4465969B2 (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
JP2007157941A (ja) | 記憶素子及び記憶装置 | |
JP4552752B2 (ja) | 記憶素子の製造方法、記憶装置の製造方法 | |
JP4760606B2 (ja) | 記憶素子及び記憶装置 | |
JP5257573B2 (ja) | 記憶素子および記憶装置 | |
JP4548211B2 (ja) | 記憶素子の製造方法、記憶装置の製造方法 | |
JP5103932B2 (ja) | 記憶素子及び記憶装置 | |
JP4635759B2 (ja) | 記憶素子及び記憶装置 | |
JP5423940B2 (ja) | 記憶素子の製造方法および記憶装置の製造方法 | |
JP2008153375A (ja) | 記憶素子及び記憶装置 | |
JP4692383B2 (ja) | 記憶素子及び記憶装置 | |
JP2007189086A (ja) | 記憶素子及びその製造方法、記憶装置 | |
JP2009054901A (ja) | 記憶素子およびその製造方法、並びに記憶装置 | |
JP2008047709A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4816314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |