CN107251148A - 电子装置、存储器单元及使电流流动的方法 - Google Patents

电子装置、存储器单元及使电流流动的方法 Download PDF

Info

Publication number
CN107251148A
CN107251148A CN201680008549.2A CN201680008549A CN107251148A CN 107251148 A CN107251148 A CN 107251148A CN 201680008549 A CN201680008549 A CN 201680008549A CN 107251148 A CN107251148 A CN 107251148A
Authority
CN
China
Prior art keywords
current path
conductance
minimum value
temperature range
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680008549.2A
Other languages
English (en)
Other versions
CN107251148B (zh
Inventor
K·M·考尔道
M·米洛耶维奇
D·H·韦尔斯
F·D·吉利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107251148A publication Critical patent/CN107251148A/zh
Application granted granted Critical
Publication of CN107251148B publication Critical patent/CN107251148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电子装置包含两个导电电极。第一电流路径从所述电极中的一个电极延伸到另一电极且具有0.5eV到3.0eV的主导热活化传导活化能。第二电流路径从所述一个电极延伸到所述另一电极且与所述第一电流路径呈电路并联式。所述第二电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。揭示其它实施例。

Description

电子装置、存储器单元及使电流流动的方法
技术领域
本文中揭示的实施例涉及电子装置、存储器单元及使电流流动的方法。
背景技术
电子装置是集成电路的组件。一个此种装置包含两个导电电极，所述两个导电电极在其间具有较低电导的材料。两个电极之间足够的电压差可致使电流从电极中的一者通过较低电导材料流动到另一者。
存储器是一种类型的集成电路，且被用在计算机系统中以存储数据。可以一或多个个别存储器单元阵列制造存储器。可使用数字线(其还可称为位线、数据线、感测线或数据/感测线)及存取线(其还可称为字线)对存储器单元进行写入或从存储器单元读取。数字线可沿着阵列的各列与存储器单元导电互连，且存取线可沿着阵列的各行与存储器单元导电互连。每一存储器单元可通过数字线及存取线的组合而进行唯一寻址。
存储器单元可为易失性或非易失性。非易失性存储器单元可长时间存储数据(包含当关闭计算机时)。易失性存储器发生耗散且因此需要刷新/重写，在许多情况下是每秒进行多次。不管如何，存储器单元经配置用于以至少两个不同可选择状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少某些个别存储器单元可经配置以存储超过两个级别或状态的信息。一种类型的存储器单元包含与存储数据的存储器装置串联电耦合的选择装置。
附图说明
图1是根据本发明的实施例的电子装置的一部分的示意截面图。
图2是示意性地描绘图1电子装置的操作状态的图1电子装置的视图。
图3是示意性地描绘图1电子装置的操作状态的图1电子装置的视图。
图4是根据本发明的实施例的电子装置的一部分的示意截面图。
图5是根据本发明的实施例的电子装置的一部分的示意截面图。
图6是根据本发明的实施例的电子装置的一部分的示意截面图。
图7是图6构造的电子装置的俯视图。
图8是根据本发明的实施例的电子装置的一部分的示意截面图。
图9是图8构造的电子装置的俯视图。
图10是根据本发明的实施例的电子装置的一部分的示意截面图。
图11是图8构造的电子装置的俯视图。
图12是根据本发明的实施例的存储器单元的一部分的示意截面图。
具体实施方式
参考图1展示且首先描述根据本发明的实施例的电子装置10。电子装置10包括两个导电(即，电)电极12及14，所述两个导电电极12及14在其间具有第一材料16及第二材料18。电子装置10包括从电极12或14中的一个电极通到另一电极的第一电流(即，电)路径20，所述第一电流路径20具有0.5eV到3.0eV的主导热活化传导活化能。电子装置10包括从所述一个电极12或14通到另一电极的第二电流路径22，第二电流路径22与第一电流路径20呈电路并联式。第二电流路径22对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加(即，导电率超出至少100倍)。此外，第二电流路径22对于在50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。在一个实施例中，在50℃温度范围内的导电率的此相应增加及减少是最小值1,000倍，且在一个实施例中是最小值10,000倍。在一个实施例中，50℃的温度范围完全在400℃到500℃的范围内，且在一个实施例中完全在500℃到600℃的范围内。在一个实施例中，第二电流路径中的导电率的最小值100倍的增加及减少与50℃的温度范围内的温度改变速率无关。在一个实施例中，在最小值100倍的已增加状态中的第二电流路径22具有至少10西门子/厘米的导电率。在一个实施例中，第二电流路径在低于300℃的情况下具有不超过0.1西门子/厘米的导电率。在一个实施例中，在第二电流路径中发生导电率最小值100倍的增加及导电率最小值100倍的减少的温度范围是300℃与800℃之间不超过35℃，且在一个实施例中是300℃与800℃之间不超过25℃。
将第一电流路径20展示为由第一材料16包围或在第一材料16内通到电极12及14且在电极12与14之间。将第二电流路径22展示为由第二材料18包围或在第二材料18内通到电极12及14且在电极12与14之间。实例第一材料16包含非晶硅、多晶硅、锗及硫属化物玻璃中的一或多者。第一材料16且由此第一电流路径20可主要(即，超过50原子％)包括此材料。这些材料中的任何者可经掺杂或未经掺杂以提供第一电流路径20的所要整体电阻/电导。此外，除非另外指示，否则本文中描述的任何材料及/或结构可为均质或非均质，且不管如何这些材料及/或结构可为连续或不连续地上覆在任何材料上方。此外，除非另外指示，否则每一材料可使用任何适合现有或待开发技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。在一个实施例中，电极12与14之间的第二电流路径是均质的且在一个实施例中是非均质的。在一个实施例中，电极12与14之间的第一电流路径是均质的且在一个实施例中是非均质的。在其中第一材料16且由此第一电流路径20是非均质的实施例中，第一电流路径20可具有多个热活化传导活化能，这是归因于其中不同组合物材料具有不同此类活化能。然而，第一电流路径20可能取决于第一电流路径20内个别不同材料的相应体积而将仍具有0.4eV到3.0eV的主导(意味着控制)此类活化能。因此且不管如何，不管特定路径/材料的均质性为何，在本文中使用且应用“主导”。
实例第二材料18包括莫特(Mott)绝缘体(例如，特定氧化钒、氧化钛、钇-钛氧化物、钇-钒氧化物及镧-钛氧化物)及一或多个过渡金属氧化物(即，不管是否为莫特绝缘体)。第二材料18且由此并联的第二电流路径22可主要包括此类材料。此外，此类材料中的任何材料可经掺杂或未经掺杂以提供所要整体电阻/电导且使材料在其中发生导电率最小值100倍改变的50℃的温度范围内发生相关改变。仅作为一个特定实例，V2O5(莫特绝缘体)对于在410℃到435℃的范围内升温及降温的情况下在导电率方面将呈现可逆的约10,000+倍的改变。当然可使用其它材料及/或与V2O5组合(例如)以实现在300℃与800℃之间、在其它50℃的最大值温度范围内的导电率最小值100倍的改变。可选择第一材料16的组合物及结构以对于电极12及14处的选定操作电压及其间的电压差在足够短时间内(例如，以纳秒测量)完成加热到50℃的温度范围内。
用于电极12及14的实例导电材料包含以下中的一或多者：元素金属、两个或更多个元素金属的合金、导电金属化合物及导电掺杂半导体材料。关于电极12、电极14及第一材料16中的每一者的实例厚度是25到300埃。在此文献中，“厚度”自身(无前置方向形容词)定义为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料可具有大体上恒定厚度或具有可变厚度。如果具有可变厚度，那么除非另外指示，否则厚度指平均厚度。
接着参考图2及3描述电子装置10的实例操作特性。参考图2，已相对于电极12及14施加适合电压差以引起从电极12到电极14的电流流动(作为一个实例)，由此使电流流动通过第一电流路径20，第一电流路径20现由以数字20标记的多个实线箭头说明。电极12与14之间的电压差且由此流动通过第一电流路径20的电流经配置以足以将第二电流路径22加热到其中发生导电率最小值100倍的增加的50℃的温度范围内。图2展示初始或先前状态，其中电流正在流动通过第一电流路径20但在量值及/或时间方面不足以引起第二材料18内导电率的此最小值100倍的增加。由此，将第二电流路径22展示为单条虚线，其中归因于第一电流路径20内相较于第二电流路径22显著更低的电阻，可忽略的(如果存在)电流流动通过第二电流路径22。
图3希望示意性地说明一旦达到在50℃的温度范围内的转变温度或转变温度范围以实现升温而因此发生导电率最小值100倍的增加时发生的情况。明确来说，在此实例中，已充分地加热第一材料16以将第二材料18加热到其中在50℃范围内、发生高导电率转变的升高适合温度，且所述高导电率则高于材料16的导电率。由此，通过第二材料18且由此通过第二电流路径22的电流流动已变得超过流动通过第一电流路径20的电流(如果存在)。这在图3中由多个实线第二电流路径箭头22示意性地描绘且对于第一电流路径20仅由单个虚线箭头示意性地描绘。可将全部第二材料18充分地加热到转变温度或转变温度范围，借此第二电流路径22涵盖全部第二材料18。替代地作为实例，可仅充分地加热第二材料18的较小部分，借此在其最高导电状态中的第二电流路径22仅构成第二材料18的最接近第一材料16且由此最接近第一电流路径20的一部分。
不管如何，在那时，通过第一电流路径20的此减少的(如果存在)电流流动导致第一材料16内的温度下降，借此第二材料18内的温度也将下降。第二电流路径22内的温度将由此在50℃的温度范围内减少直到达到转变温度或转变温度范围，借此第二电流路径22内的导电率减少最小值100倍。这本质上将是图2的第二电流路径22中的低导电率状态的反转，因此电流开始再次流动通过第一电流路径20、足以再次开始加热第二电流路径22。这持续进行到在50℃的温度范围内、其中在第二电流路径22中发生导电率最小值100倍的增加的转变温度或转变温度范围，因此返回到图3的最高导电率状态。只要在电极12与14之间维持足够电压差，那么这可重复且持续进行。因此，电子装置10可充当温度限制且充当电流密度限制装置。取决于材料组合物、构造及/或施加的电压，电子装置10可基本上操作以在转变温度或转变温度范围下在电极12与14之间产生大的持续电流流动。替代地，电子装置10可基本上操作以在转变温度或转变温度范围下在电极12与14之间大量产生且发送离散电流脉冲。
图1仅说明电子装置10的一个实例构造。可使用替代现有或待开发构造，其中在随后图式中展示且在下文描述一些实例。举例来说，图4展示替代实施例电子装置10a。已在适当处使用来自上述实施例的相同数字，其中以后缀“a”指示一些构造差异。在图4中，第一材料及第二材料的相对位置相较于图1的相对位置已反转。由此，第一电流路径20a及第二电流路径22a在相应描绘的材料16a及18a内已反转。相较于图1构造中的全部18，图4的构造可能更不易于充分地加热全部第二材料18a。不管如何，可使用如上述的任何其它属性或构造。
图1及4的实施例展示第一材料16/16a及第二材料18/18a彼此直接抵靠，借此第一电流路径20/20a及第二电流路径22/22a彼此直接抵靠。在此文献中，当材料、路径或结构相对于彼此存在至少一些物理触碰接触时所述材料或结构彼此“直接抵靠”。相比之下，前面未加“直接”的“上方”、“上”及“抵靠”涵盖“直接抵靠”以及其中介入材料或结构导致所述材料或结构相对于彼此不物理触碰接触的构造。如果两个所述材料不彼此直接抵靠，那么在其间有不同组合物的材料。如本文中所使用，“不同组合物”仅需要两个所述材料的可彼此直接抵靠的那些部分在化学上及/或物理上不同(例如如果此类材料不是均质的)。如果两个所述材料不彼此直接抵靠，那么“不同组合物”仅需要两个所述材料的彼此最接近的那些部分在化学上及/或物理上不同(如果此类材料不是均质的)。图5展示其中第一电流路径及第二电流路径不彼此直接抵靠的替代实施例电子装置10b。已在适当处使用来自上述实施例的相同数字，其中以后缀“b”或以不同数字指示一些构造差异。电子装置10b具有物理上在第一材料16b与第二材料18之间的任何处的阻隔材料40。实例阻隔材料40包含(例如)具有至少5.0eV的带隙的电介质(例如，二氧化硅及/或氮化硅)。可使用如上述的任何其它属性或构造。
可认为电极12及14中的每一者具有面对另一电极的表面26。在一个实施例中，第一电流路径直接抵靠这些表面中的每一者(例如，归因于第一材料16直接抵靠表面26，因此图1中的第一电流路径20直接抵靠表面26中的每一者)。在一个实施例中，第一电流路径不直接抵靠这些表面中的每一者(例如，由于第一材料16a不直接抵靠表面26，因此图4中的第一电流路径20a不直接抵靠表面26)。在一个实施例中，第二电流路径直接抵靠这些表面中的每一者(例如，归因于第二材料18a直接抵靠表面26，因此图4中的第二电流路径22a直接抵靠表面26中的每一者)。在一个实施例中，第二电流路径不直接抵靠这些表面中的每一者(例如，由于第二材料18不直接抵靠表面26，因此图1中的第二电流路径22不直接抵靠表面26)。
在图6及7中展示另一实例替代实施例电子装置10c。已在适当处使用来自上述实施例的相同数字，其中以后缀“c”或以不同数字指示一些构造差异。在电子装置10c中，第一电流路径20c包括归因于第一材料16c呈环带形状而圆周地围绕第二电流路径22a的环带42。在一个此类实施例中，环带42还圆周地围绕电极12及14中的每一者，例如如所展示。可使用如上述的任何其它属性或构造。
可反转图6及7的构造的组件关系，例如如关于图8及9中的替代实施例电子装置10d所展示。已在适当处使用来自上述实施例的相同数字，其中以后缀“d”指示一些构造差异。在电子装置10d中，第二电流路径22d包括归因于材料16及18d的构造关系而圆周地围绕第一电流路径20的环带42。在一个实施例中，环带42圆周地围绕两个电极12及14中的每一者，例如如所展示。可使用如上述的任何其它属性或构造。
在图10及11中展示另一实例替代实施例电子装置10e。已在适当处使用来自上述实施例的相同数字，其中以后缀“e”或以不同数字指示一些构造差异。在电子装置10e中，归因于第一材料16e及第二材料18e直接抵靠表面26，因此第一电流路径20e及第二电流路径22e直接抵靠表面26中的每一者。此外，第一电流路径20e包括圆周地围绕第二电流路径22e的环带48。当然可反转这些关系，借此将第二材料18e/第二电流路径22e形成为环带且在其中心形成第一材料16e/第一电流路径20e(未展示)。不管如何，可使用如上述的任何其它属性或构造。
上文实施例中的每一者将相应电子装置展示为垂直装置，且其中第一及第二导电路径彼此横向搁置(即，在至少一个直线横截面中)。在此文献的背景内容中，垂直装置的特征是通过其的主要电流流动正交于装置位于其中或其上的衬底的主要/主水平最外表面且与此衬底在三维空间中的定向无关。当然可使用替代构造，例如水平装置、对角装置、其一或多个组合等，其中此类定向指电流流动相对于此表面的方向，与此衬底在三维空间中的定向无关。
本发明的实施例包含存储器单元，所述存储器单元并入上述电子装置中的任何者作为此存储器单元中的选择装置。参考图12展示且描述一个此类实例存储器单元50。已在适当处使用来自上述实施例的相同数字，其中以不同数字指示一些构造差异。实例存储器单元50包括与选择装置(例如，选择装置10c)串联电耦合的可编程存储器装置52。虽然关于图6及7的电子装置10c展示且描述实例存储器单元50中的选择装置，但可使用图1、4到5、8到11的任何其它选择装置或其它构造。此外，可使用任何现有或待开发可编程存储器装置。将可编程存储器装置52展示为包括在其间具有可编程材料56的两个导电电极54及12，且在一个实施例中其中此类电极中的一者(例如，电极12)构成选择装置10c及可编程存储器装置52的相同且共享电极。适合可编程材料具有两个或更多个可选择存储器状态以实现通过个别存储器单元存储信息。读取单元包括确定可编程材料处于哪个状态，且将信息写入到单元包括将可编程材料置于预定状态中。一些可编程材料在缺乏刷新的情况下保留存储器状态，且因此可并入到非易失性存储器单元中。可使用任何现有或待开发的可编程材料56。在一个实施例中，可编程存储器装置52是非易失性的。
具有存储器单元50的集成电路(未展示)将可能具有相对于存储器阵列或子阵列制造的数千或数百万个此类存储器单元，且非特定于本文中的揭示内容的材料。此类阵列或子阵列将可能具有多个存取线及选择线，在所述多个存取线及选择线交叉处其间具有个别存储器单元50。可认为个别存储器单元包括个别存取线及交叉的个别选择线的若干部分。举例来说，选择装置10c的电极14可作为或经由导电路径75与存取线或选择线的部分连接或包括存取线或选择线的部分，且存储器装置52的电极54可作为或经由导电路径85与存取线或选择线的另一者的部分连接或包括存取线或选择线的另一者的部分。
在一个实施例中，存储器装置52包括铁电电容器，例如其中可编程材料56是铁电材料。实例铁电材料19包含铁电体，铁电体具有过渡金属氧化物、锆、氧化锆、铪、氧化铪、锆钛酸铅及钛酸钡锶中的一或多者且可在其中具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂剂。两个特定实例是HfxSiyOz及HfxZryOz。可使用如上述的任何其它属性或构造。
本发明的实施例包含使电流流动的方法。此方法包括操作存在于两个电极之间的两个电路并联式电流路径。电流路径中的一个电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加。此电流路径还对于在50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。所述操作包括按顺序反复进行以下各项：
a)使电流流动通过两个电极之间的另一电流路径以足以在50℃的温度范围内加热一个电流路径以使所述一个路径中的导电率增加最小值100倍，且所述一个路径中的电流则超过流动通过所述另一电流路径的任何电流；及
b)通过所述另一电流路径的减少的(如果存在)电流流动降低所述另一电流路径内的温度直到所述一个电流路径内的温度在50℃的温度范围内减少以使所述一个路径中的导电率减少最小值100倍。
在实施根据本发明的方法时可使用如上述的任何其它属性或构造。
总结
在一些实施例中，一种电子装置包括两个导电电极。第一电流路径从所述电极中的一个电极延伸到另一电极且具有0.5eV到3.0eV的主导热活化传导活化能。第二电流路径从所述一个电极延伸到所述另一电极且与所述第一电流路径呈电路并联式。所述第二电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。
在一些实施例中，一种存储器单元包括与选择装置串联电耦合的可编程存储器装置。所述选择装置包括两个导电电极。第一电流路径从所述电极中的一个电极延伸到另一电极且具有0.5eV到3.0eV的主导热活化传导活化能。第二电流路径从所述一个电极延伸到所述另一电极且与所述第一电流路径呈电路并联式。所述第二电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在25℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。
在一些实施例中，一种使电流流动的方法包括操作存在于两个电极之间的两个电路并联式电流路径。所述电流路径中的一个电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。所述操作包括按顺序反复进行以下(a)及(b)：(a)使电流流动通过所述两个电极之间的另一电流路径以足以在所述50℃的温度范围内加热所述一个电流路径以使所述一个路径中的导电率增加所述最小值100倍，且所述一个路径中的电流则超过流动通过所述另一电流路径的任何电流；及(b)通过所述另一电流路径的减少的(如果存在)电流流动降低所述另一电流路径内的温度直到所述一个电流路径内的温度在所述50℃的温度范围内减少以使所述一个路径中的导电率减少所述最小值100倍。
遵照法规，本文中所揭示的主题已用文字对结构及方法特征或多或少进行特定描述。然而，应理解，权利要求书不限于所展示及描述的特定特征，这是因为本文中揭示的手段包括实例实施例。因此权利要求书将被赋予如字面表达的全面范围且应根据等同原则进行适当解释。

Claims (35)

1.一种电子装置，其包括：
两个导电电极；
第一电流路径，其从所述电极中的一个电极通到另一电极，所述第一电流路径具有0.5eV到3.0eV的主导热活化传导活化能；及
第二电流路径，其从所述一个电极通到所述另一电极，所述第二电流路径与所述第一电流路径呈电路并联式，所述第二电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。
2.根据权利要求1所述的装置，其中所述第二电流路径中的导电率的所述最小值100倍的增加及导电率的所述最小值100倍的减少与所述50℃的温度范围内的温度改变速率无关。
3.根据权利要求1所述的装置，其中在所述最小值100倍的已增加状态中的所述第二电流路径具有至少10西门子/厘米的导电率。
4.根据权利要求1所述的装置，其中所述第二电流路径对于在所述50℃的温度范围内升温的情况下在导电率方面呈现最小值1,000倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值1,000倍的减少。
5.根据权利要求1所述的装置，其中所述第二电流路径对于在所述50℃的温度范围内升温的情况下在导电率方面呈现最小值10,000倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值10,000倍的减少。
6.根据权利要求1所述的装置，其中所述50℃的温度范围完全在400℃到500℃的范围内。
7.根据权利要求1所述的装置，其中所述50℃的温度范围完全在500℃到600℃的范围内。
8.根据权利要求1所述的装置，其中在所述第二电流路径中发生导电率的所述最小值100倍的增加及导电率的所述最小值100倍的减少的所述温度范围是300℃与800℃之间不超过35℃。
9.根据权利要求1所述的装置，其中在所述第二电流路径中发生导电率的所述最小值100倍的增加及导电率的所述最小值100倍的减少的所述温度范围是300℃与800℃之间不超过25℃。
10.根据权利要求1所述的装置，其中所述第一电流路径及所述第二电流路径彼此直接抵靠。
11.根据权利要求1所述的装置，其中所述第一电流路径及所述第二电流路径不彼此直接抵靠。
12.根据权利要求1所述的装置，其中所述两个电极之间的所述第二电流路径是均质的。
13.根据权利要求1所述的装置，其中所述两个电极之间的所述第二电流路径是非均质的。
14.根据权利要求1所述的装置，其中所述装置是垂直装置，且所述第一电流路径及所述第二电流路径彼此横向搁置。
15.根据权利要求1所述的装置，其中所述第二电流路径在低于300℃的情况下具有不超过10西门子/厘米的导电率。
16.根据权利要求1所述的装置，其中所述第一电流路径主要包括非晶硅、多晶硅、锗及硫属化物玻璃中的一或多者。
17.根据权利要求1所述的装置，其中所述第二电流路径主要包括一或多个莫特绝缘体。
18.根据权利要求17所述的装置，其中所述莫特绝缘体包括氧化钒。
19.根据权利要求1所述的装置，其中所述第二电流路径主要包括一或多种过渡金属氧化物。
20.根据权利要求1所述的装置，其中所述两个电极中的每一者具有面对所述另一电极的表面，所述第一电流路径直接抵靠所述表面中的每一者。
21.根据权利要求1所述的装置，其中所述两个电极中的每一者具有面对所述另一电极的表面，所述第一电流路径不直接抵靠所述表面中的每一者。
22.根据权利要求1所述的装置，其中所述两个电极中的每一者具有面对所述另一电极的表面，所述第二电流路径直接抵靠所述表面中的每一者。
23.根据权利要求1所述的装置，其中所述两个电极中的每一者具有面对所述另一电极的表面，所述第二电流路径不直接抵靠所述表面中的每一者。
24.根据权利要求1所述的装置，其中所述两个电极中的每一者具有面对所述另一电极的表面，所述第一电流路径及所述第二电流路径直接抵靠所述表面中的每一者。
25.根据权利要求1所述的装置，其中所述第一电流路径包括圆周地围绕所述第二电流路径的环带。
26.根据权利要求25所述的装置，其中所述环带圆周地围绕所述两个电极中的每一者。
27.根据权利要求1所述的装置，其中所述第二电流路径包括圆周地围绕所述第一电流路径的环带。
28.根据权利要求27所述的装置，其中所述环带圆周地围绕所述两个电极中的每一者。
29.一种存储器单元，其包括：
可编程存储器装置，其与选择装置串联电耦合，所述选择装置包括：
两个导电电极；
第一电流路径，其从所述电极中的一个电极通到另一电极，所述第一电流路径具有0.5eV到3.0eV的主导热活化传导活化能；及
第二电流路径，其从所述一个电极通到所述另一电极，所述第二电流路径与所述第一电流路径呈电路并联式，所述第二电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少。
30.根据权利要求29所述的存储器单元，其中所述可编程存储器装置是非易失性的。
31.根据权利要求30所述的存储器单元，其中所述存储器装置包括铁电电容器。
32.根据权利要求29所述的存储器单元，其中所述可编程存储器装置包括在其间具有可编程材料的两个导电电极，所述选择装置的所述两个导电电极中的一者与所述存储器装置的所述两个导电电极中的一者是相同共享电极。
33.根据权利要求29所述的存储器单元，其中在所述第二电流路径中发生导电率的所述最小值100倍的增加及导电率的所述最小值100倍的减少的所述温度范围是300℃与800℃之间不超过35℃。
34.根据权利要求29所述的存储器单元，其中在所述第二电流路径中发生导电率的所述最小值100倍的增加及导电率的所述最小值100倍的减少的所述温度范围是300℃与800℃之间不超过25℃。
35.一种使电流流动的方法，其包括：
操作存在于两个电极之间的两个电路并联式电流路径，所述电流路径中的一个电流路径对于在300℃与800℃之间、在不超过50℃的温度范围内升温的情况下在导电率方面呈现最小值100倍的增加，且对于在所述50℃的温度范围内降温的情况下在导电率方面呈现最小值100倍的减少；且
所述操作包括按顺序反复进行以下各项：
使电流流动通过所述两个电极之间的另一电流路径以足以在所述50℃的温度范围内加热所述一个电流路径以使所述一个路径中的导电率增加所述最小值100倍，且所述一个路径中的导电率于是超过流动通过所述另一电流路径的任何电流；及
通过所述另一电流路径的减少的(如果存在)电流流动降低所述另一电流路径内的温度直到所述一个电流路径内的温度在所述50℃的温度范围内减少以使所述一个路径中的导电率减少所述最小值100倍。
CN201680008549.2A 2015-02-05 2016-01-11 电子装置、存储器单元及使电流流动的方法 Active CN107251148B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/615,188 2015-02-05
US14/615,188 US9269899B1 (en) 2015-02-05 2015-02-05 Electronic device, memory cell, and method of flowing electric current
PCT/US2016/012788 WO2016126375A1 (en) 2015-02-05 2016-01-11 Electronic device, memory cell, and method of flowing electric current

Publications (2)

Publication Number Publication Date
CN107251148A true CN107251148A (zh) 2017-10-13
CN107251148B CN107251148B (zh) 2020-10-16

Family

ID=55314752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008549.2A Active CN107251148B (zh) 2015-02-05 2016-01-11 电子装置、存储器单元及使电流流动的方法

Country Status (7)

Country Link
US (1) US9269899B1 (zh)
EP (1) EP3254288B1 (zh)
JP (1) JP6526214B2 (zh)
KR (1) KR102101545B1 (zh)
CN (1) CN107251148B (zh)
TW (1) TWI575518B (zh)
WO (1) WO2016126375A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US11158793B2 (en) * 2019-03-28 2021-10-26 International Business Machines Corporation Multivalent oxide spacers for analog switching resistive memory
US11430514B2 (en) * 2021-01-12 2022-08-30 International Business Machines Corporation Setting an upper bound on RRAM resistance

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251950A1 (en) * 2008-04-08 2009-10-08 Ulrich Klostermann Integrated Circuit, Memory Cell Arrangement, Thermal Select Magneto-Resistive Memory Cell, Method of Operating a Thermal Select Magneto-Resistive Memory Cell, and Method of Manufacturing a Thermal Select Magneto-Resistive Memory Cell
CN101924501A (zh) * 2010-03-09 2010-12-22 王仁会 热驱动式热电互化温差放大器
US20120300540A1 (en) * 2009-12-18 2012-11-29 Micron Technology, Inc. Transient heat assisted sttram cell for lower programming current
CN103314439A (zh) * 2011-01-20 2013-09-18 美光科技公司 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
US20140029327A1 (en) * 2012-07-24 2014-01-30 John Paul Strachan Bipolar resistive switch heat mitigation
CN103884928A (zh) * 2012-12-21 2014-06-25 中国科学院金属研究所 力电热多场耦合作用下微电子产品可靠性测试平台
US20140273300A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Method for Forming ReRAM Chips Operating at Low Operating Temperatures
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
US6653704B1 (en) * 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
WO2004057676A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7738279B2 (en) * 2008-06-02 2010-06-15 Qimonda Ag Integrated circuit and method of operating an integrated circuit
US7936585B2 (en) * 2009-07-13 2011-05-03 Seagate Technology Llc Non-volatile memory cell with non-ohmic selection layer
JP2011040483A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 抵抗変化メモリ
US20120104346A1 (en) * 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
US10062842B2 (en) * 2015-01-30 2018-08-28 Hewlett Packard Enterprise Development Lp Composite selector electrodes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251950A1 (en) * 2008-04-08 2009-10-08 Ulrich Klostermann Integrated Circuit, Memory Cell Arrangement, Thermal Select Magneto-Resistive Memory Cell, Method of Operating a Thermal Select Magneto-Resistive Memory Cell, and Method of Manufacturing a Thermal Select Magneto-Resistive Memory Cell
US20120300540A1 (en) * 2009-12-18 2012-11-29 Micron Technology, Inc. Transient heat assisted sttram cell for lower programming current
CN101924501A (zh) * 2010-03-09 2010-12-22 王仁会 热驱动式热电互化温差放大器
CN103314439A (zh) * 2011-01-20 2013-09-18 美光科技公司 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
US20140029327A1 (en) * 2012-07-24 2014-01-30 John Paul Strachan Bipolar resistive switch heat mitigation
CN103884928A (zh) * 2012-12-21 2014-06-25 中国科学院金属研究所 力电热多场耦合作用下微电子产品可靠性测试平台
US20140273300A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Method for Forming ReRAM Chips Operating at Low Operating Temperatures
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same

Also Published As

Publication number Publication date
EP3254288A4 (en) 2018-10-10
WO2016126375A1 (en) 2016-08-11
TWI575518B (zh) 2017-03-21
JP6526214B2 (ja) 2019-06-05
EP3254288B1 (en) 2019-07-31
US9269899B1 (en) 2016-02-23
TW201643875A (zh) 2016-12-16
CN107251148B (zh) 2020-10-16
KR20170105090A (ko) 2017-09-18
JP2018508990A (ja) 2018-03-29
EP3254288A1 (en) 2017-12-13
KR102101545B1 (ko) 2020-04-17

Similar Documents

Publication Publication Date Title
US11706929B2 (en) Memory cells
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
US8890109B2 (en) Resistive random access memory access cells having thermally isolating structures
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
KR20180137580A (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US20120104346A1 (en) Semiconductor device for providing heat management
TW200304689A (en) Self-aligned, programmable phase change memory
KR102022737B1 (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
CN110506333A (zh) 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法
CN1783336A (zh) 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法
CN107251148A (zh) 电子装置、存储器单元及使电流流动的方法
KR102447302B1 (ko) 열 절연성 영역을 갖는 저항성 메모리
EP2927976B1 (en) Resistive random access memory and method of fabricating the same
JP5940924B2 (ja) 低電力で動作する半導体記憶装置
CN103904212B (zh) 非挥发性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant