CN103314439A - 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法 - Google Patents

非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法 Download PDF

Info

Publication number
CN103314439A
CN103314439A CN2011800650428A CN201180065042A CN103314439A CN 103314439 A CN103314439 A CN 103314439A CN 2011800650428 A CN2011800650428 A CN 2011800650428A CN 201180065042 A CN201180065042 A CN 201180065042A CN 103314439 A CN103314439 A CN 103314439A
Authority
CN
China
Prior art keywords
electric current
line
electrode wires
vertical
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800650428A
Other languages
English (en)
Other versions
CN103314439B (zh
Inventor
增涛·T·刘
戴维·H·威尔士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103314439A publication Critical patent/CN103314439A/zh
Application granted granted Critical
Publication of CN103314439B publication Critical patent/CN103314439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种非易失性存储器单元，其包含第一及第二电极。可编程材料及选择装置以串联方式被接纳于所述第一及第二电极之间且与所述第一及第二电极串联。电流传导材料以串联方式位于所述可编程材料与所述选择装置之间且与所述可编程材料及所述选择装置串联。本发明揭示一种此类非易失性存储器单元的垂直堆叠层的阵列。本发明揭示形成非易失性存储器单元的阵列的方法。

Description

非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
技术领域
本文揭示的实施例涉及非易失性存储器单元、非易失性存储器单元的阵列以及形成非易失性存储器单元的阵列的方法。
背景技术
存储器为一种集成电路且用于计算机系统中以存储数据。此种存储器通常用个别存储器单元的一个或一个以上阵列制造而成。所述存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可以延长时段来存储数据(在许多实例中包含关闭计算机时)。易失性存储器会耗散且因此需要刷新/重新写入(在许多实例中每秒多次)。无论如何，每一阵列中的最小单元被称为存储器单元且经配置从而以至少两种不同可选择状态的形式保持或存储存储器。在二进制系统中，所述状态被视为是“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上的信息等级或状态。
集成电路制造继续努力生产更小且更密的集成电路。因此，个别电路装置具有的组件越少，成品装置的构造可越小。最小且最简单的存储器单元可能将由具有被接纳于其之间的可编程材料的两个电流传导电极组成。可编程材料经选定或设计从而以至少两种不同电阻状态的一种选定状态的形式进行配置以实现由个别存储器单元存储信息。读取单元包括确定可编程材料所处的状态，且将信息写入单元中包括将可编程材料置于预定电阻状态。一些可编程材料在不存在刷新时保持电阻状态且因此可被并入到非易失性存储器单元中。
一些可编程材料可含有大于电子及空穴的移动电荷载流子，例如，一些实例应用中的离子。无论如何，可编程材料可通过使移动电荷载流子在其中移动以改变可编程材料内的电荷密度分布而从一种存储器状态转变成另一种存储器状态。使用离子作为移动电荷载流子的一些实例存储器装置有电阻式RAM(RRAM)单元，其可包含含有多价氧化物的存储器单元类别且在一些特定应用中其可包含忆阻器。利用离子作为电荷载流子的其它实例存储器装置有可编程金属化单元(PMC)；其可替代地被称为传导电桥RAM(CBRAM)、纳米电桥存储器或电解质存储器。
RRAM单元可含有夹于一对电极之间的可编程材料。RRAM单元的编程可包括使可编程材料在电荷密度相对均匀地分散在整个材料中的第一存储器状态与电荷密度集中在材料的特定区域(例如，相对于一个电极更靠近另一电极的区域)中的第二存储器状态之间转换。
类似地，PMC可具有夹于一对电流传导电极之间的可编程材料。PMC可编程材料包括离子传导材料，例如合适的硫族化物或各种合适的氧化物的任一者。跨所述电极施加的合适的电压产生电流传导超级离子簇或长丝。此源于离子传输穿过离子传导材料，离子传导材料从电极的一者(阴极)、穿过离子传导材料且朝向另一电极(阳极)来使簇或长丝成长。簇或长丝在电极之间形成电流传导路径。跨电极施加的相反电压实质上逆转所述过程且因此移除电流传导路径。因此，PMC包括高电阻状态(对应于电极之间缺乏电流传导长丝或簇的状态)及低电阻状态(对应于电极之间具有电流传导长丝或簇的状态)，且此些状态可彼此逆转地相互交换。
发明内容
附图说明
图1为根据本发明的实施例的非易失性存储器单元的等角图解视图。
图2为穿过图1中的线2-2取得的图1的剖面图。
图3为根据本发明的实施例的非易失性存储器单元的图解剖面图。
图4为根据本发明的实施例的非易失性存储器单元的垂直堆叠层的阵列的等角图解视图。
图5为根据本发明的实施例的非易失性存储器单元的垂直堆叠层的阵列的剖面图。
图6到31为最终生产根据本发明的实施例的非易失性存储器单元的垂直堆叠层的阵列的过程中的衬底片段的等角图解视图、剖面图或俯视图。
具体实施方式
首先，参考图1及2相对于具有第一电极12及第二电极14的存储器单元10描述非易失性存储器单元的实例实施例。关于电极12及14的“第一”及“第二”的说法是为便于描述且可被认为包括两个电极的存储器单元中的“第一”或“第二”电极。电极12及14可呈现由多个存储器单元分别共享的连续线的形式，或者一者或两者可被配置为单一存储器单元的相应隔离构造。电极12及14包括电流传导材料且可为同质或非同质的。在此文献的背景下，“电流传导材料”为当产生次原子正和/或负电荷时主要通过次原子正和/或负电荷的移动而非主要通过离子的移动而于其中固有地发生电流流动的组成。实例电流传导材料为元素金属、元素金属的合金、电流传导金属化合物及包含其任何组合的含传导杂质的半导体材料。
可编程材料16及选择装置18以电串联连接方式被接纳于第一电极12与第二电极14之间且与第一电极12及第二电极14电串联连接。(换句话说，材料16及装置18两者都位于电极12与14之间并与电极12及14电串联连接)。电流传导材料20以电串联连接方式被接纳于可编程材料16与选择装置18之间且与可编程材料16和选择装置18电串联连接。(换句话说，材料20位于材料16与装置18之间并与材料16及装置18电串联连接)。电流传导材料20可或可不形成选择装置的一部分。无论如何，可颠倒可编程材料16及选择装置18的所描述位置。可使用任何现有或尚待开发的选择装置，且晶体管及二极管为两个实例。无论如何，组件16及18的每一者可为同质或非同质的且可为相同或不同形状、厚度、其它尺寸等。电流传导材料20也可为同质或非同质的。实例材料包含以上关于第一电极12及第二电极14描述的材料的任一者。组件12、14及20的任何两种或三种传导材料可具有相同组成或具有不同组成。存储器单元10可由电介质材料环绕，所述电介质材料为清晰起见在关于以上描述的存储器单元10的实例操作组件的图式中并未显示。
可编程材料16可为固态、凝胶、非晶态、结晶或任何其它合适的状态。可使用任何现有或尚待开发的可编程材料，下文仅仅提供一些实例。
一种实例可编程材料为离子传导材料。此类材料合适的实例包括能够固有地(或利用添加剂)支持电解行为的硫族化物型(例如，包括锗、硒、锑、碲、硫、铜等的一者或一者以上的材料；且实例硫族化物型材料为Ge2Sb2Te5、GeS2、GeSe2、CuS2及CuTe)及/或氧化物，例如氧化锆、氧化铪、氧化钨、氧化铜、氧化铌、氧化铁、氧化硅(具体来说，二氧化硅)、氧化钆等。此类可具有扩散于其中用于离子传导的银、铜、钴及/或镍离子及/或其它合适的离子，类似于美国专利第7,405,967号及美国专利公开案第2010/0193758号中揭示的结构。
额外的实例可编程材料包含多电阻状态含金属氧化物的材料。此类可包括(例如)通常被看作或理解为主动或被动区域的至少两个不同层或区域，但并非必要的。或者，此类可仅仅包括主动材料。包括金属氧化物且可以多电阻状态的形式配置的实例主动单元区域组成包含SrxRuyOz、RuxOy及InxSnyOz的一者或组合。其它实例包含MgO、Ta2O5、SrTiO3、SrZrO3、BaTiO3、Ba(1-x)SrxTiO3、ZrOx(可能掺杂La)及CaMnO3(掺杂Pr、La、Sr或Sm的一者或一者以上)。实例被动单元区域组成包含Al2O3、TiO2及HfO2的一者或组合。无论如何，可编程材料复合物可包括额外的金属氧化物或不包括金属氧化物的其它材料。美国专利第6,753,561、7,149,108、7,067,862及7,187,201号以及美国专利申请公开案第2006/0171200及2007/0173019号中描述及揭示用于包括包含可编程含金属氧化物材料的一个或一个以上层的多电阻状态区域的实例材料及构造。另外，按照惯例，多电阻状态含金属氧化物材料包含长丝型金属氧化物、铁电金属氧化物及其它，且无论是现有或是尚待开发，只要可选择地改变含金属氧化物材料的电阻的。
可编程材料可包括忆阻材料。举例来说，此材料可为包括移动掺杂物的静态可编程半导体材料，所述移动掺杂物被接纳于电介质内使得材料可静态地在至少两个不同电阻状态之间进行编程。所述状态的至少一者包含局部化或聚集移动掺杂物使得介电区域得以形成且因此提供更高的电阻状态。另外，可使用两个以上的可编程电阻状态。在此文献的背景下，“移动掺杂物”为半导体材料的成份(而非自由电子)，在通过将电压差值施加到电极对而在至少两个不同静态之间重复地对装置进行编程的正常装置操作期间，所述成份可移动到所述电介质内的不同位置处。实例包含另外化学计量材料中的原子空位及原子间隙。具体的实例移动掺杂物包含非晶态或结晶氧化物或其它含氧材料中的氧原子空位、非晶态或结晶氮化物或其它含氮材料中的氮原子空位、非晶态或结晶氟化物或其它含氟材料中的氟原子空位以及非晶态或结晶氧化物中的填隙金属原子。可使用一种以上类型的移动掺杂物。其中接纳有移动掺杂物的实例电介质包含基于移动掺杂物的足够高的数量及浓度而具有局部传导性能力的合适的氧化物、氮化物及/或氟化物。不考虑移动掺杂物，其中接纳有移动掺杂物的电介质可同质或可不同质。具体的实例电介质包含TiO2、AlN及/或MgF2。包括氧空位作为移动掺杂物的实例可编程材料可包括处于至少一种编程电阻状态的TiO2及TiO2-x的组合，所述至少一种编程电阻状态取决于氧空位的位置及接纳其的位置中氧空位的数量。包括氮空位作为移动掺杂物的实例可编程材料为处于至少一种编程状态的AlN及AlN1-x的组合，所述至少一种编程状态取决于氮空位的位置及接纳其的位置中氮空位的数量。包括氟空位作为移动掺杂物的实例可编程材料为处于至少一种编程电阻状态的MgF2及MgF2-x的组合，所述至少一种编程电阻状态取决于氟空位的位置及接纳其的位置中氟空位的数量。作为另一实例，移动掺杂物可包括含氮材料中的铝原子间隙。
另外的实例可编程材料包含聚合物材料，例如Bengala Rose、AlQ3Ag、Cu-TCNQ、DDQ、TAPA及荧光素类聚合物。
图1及2描绘紧邻的组件12、18、20、16及14彼此直接抵靠的实例实施例。在此文献中，当存在材料或结构相对于彼此的至少一些物理触碰接触时，所述材料或结构为彼此“直接抵靠”。相比之下，“位于其上”包含“直接抵靠”以及介入材料或结构导致所述材料或结构相对于彼此无物理触碰接触的构造。根据材料或结构是否彼此直接抵靠，可预期除图1及2中描绘的结构外的其它结构。例如，存储器单元中的材料可设置在组件12及18、组件18及20、组件20及16以及组件16及14的任何对之间。
另外且无论如何，可使用替代图1及2所示的定向及构造的定向及构造。图1及2揭示第一电极12、第二电极14、可编程材料16或18及选择装置16或18相对于彼此定向用于沿第一方向22相对于第一电极12及可编程材料或选择装置18的主要电流流动的理想实施例。此类组件经定向用于沿与第一方向22正交的第二方向24相对于第二电极14及选择装置或可编程材料16的另一者的主要电流流动。图1及2还描绘电极12及14具有组件/材料18及16分别直接抵靠其而被接纳的相应第一及第二平坦表面26或28的实例实施例。另外，在此实例中，此些平坦表面构成材料/组件18及16以其相应电极抵靠其而被接纳的全部表面积。或者，举例来说，电极与材料/组件16及/或18之间的界面可相对于整个非平坦表面、平坦及非平坦表面的组合或多个阶状平坦表面的组合。
在一个实施例中，非易失性存储器单元具有包括第一二极管的选择装置，第一二极管经配置以将来自第二电极的电流经由可编程材料及电流传导材料传导到第一电极。此存储器单元进一步包括第三电极及第二二极管，且第二二极管经配置以将来自第三电极的电流经由电流传导材料及可编程材料传导到第二电极。在一个实施例中，第一二极管可经配置以将来自第二电极的电流通过可编程材料、接着通过电流传导材料及接着通过第一二极管传导到第一电极。在一个实施例中，第二二极管可经配置以将来自第三电极的电流通过第二二极管、接着通过电流传导材料及接着通过可编程材料传导到第二电极。一个此实例实施例存储器单元10a展示于图3中。合适之处已使用首先描述的实施例的相同数字，且一些构造差异以后缀“a”或以不同数字指示。
例如，在一个实施例中的存储器单元10a包括可编程材料16，且选择装置18包括经配置用于使电流从电流传导材料20流入到第一电极12中而非沿相反方向的操作传导电流流动的第一二极管。通过夹于第三电极30与电流传导材料20之间的第二二极管32设置第三电极30使其与电流传导材料20串联电连接。第二二极管32经配置以将来自第三电极30的电流经由可编程材料16及电流传导材料20传导到第二电极14而非在相反方向上传传导流。或者，仅举例来说，可逆转二极管18及二极管32的上述偏压电流流动方向。
第一二极管18在一个实施例中直接抵靠电流传导材料20的高度上最外部表面34且在一个实施例中直接抵靠第一电极12的高度上最内部表面26。第二二极管32在一个实施例中直接抵靠电流传导材料20的高度上最内部表面36且在一个实施例中直接抵靠第三电极30的高度上最外部表面38。
本发明的实施例包含非易失性存储器单元的垂直堆叠层的阵列，例如如图4中所展示的阵列50。阵列50相对于合适的基底衬底(未图示)制造而成，衬底可为同质或非同质的，例如，包括多个不同组成材料及/或层。举例来说，此可包括块状单晶硅及/或绝缘体上半导体衬底。另举例来说，此可包括具有形成于其中的传导触点或通孔的电介质材料，传导触点或通孔垂直或以其它方式延伸到电流传导性电触点中且电子装置组件、区域或材料在高度上被接纳在电介质材料的内部。在此文献中，垂直为大体上与主要表面正交的方向，在制造期间衬底相对于主要表面进行处理且主要表面可被认为界定大体上水平方向。另外，如本文中所使用的“垂直”及“水平”为大体上相对于彼此垂直的方向，而与衬底在三维空间中的定向无关。另外，在此文献中，“高度上的”及“在高度上”是参考与用于制造电路的基底衬底(未图示)垂直的方向。基底衬底可或可不为半导体衬底。在此文献的背景下，术语“半导体衬底”或“半导体衬底”经界定以意指包括半导体材料的任何构造，半导体材料包含(但不限于)块状半导体材料(例如半导体晶片(在其上包括其它材料的单独半导体晶片或半导体晶片组合件))及半导体材料层(包括其它材料的单独半导体材料层或半导体材料层组合件)。术语“衬底”指包含(但不限于)上述半导体衬底的任何支撑结构。
阵列50并入有多个图1及2的存储器单元10。因此，图4中适宜之处已使用图1及2的相同数字，且一些构造差异以不同数字指示。参考图1、2及4，阵列50在存储器单元10的个别层52、53内包括多个水平定向的第一电极线12。多个水平定向全局第二电极线13具有延伸穿过存储器单元10的多个层(例如穿过如图中所示的层52和53的每一者)的局部垂直第二电极线延伸部14。或者，仅举例来说，全局第二电极线13可在高度上/垂直地形成于层52外部。此可包括电流传导材料。
阵列50的个别存储器单元10可具有上文结合图1及2所述的构造、材料、属性等的任一者。个别存储器单元10包括于其之间具有材料/组件18、20、16的水平第一电极线12的一个交叉者及局部垂直第二电极线延伸部14的一个交叉者。因此，阵列50的个别存储器单元10包括可编程材料16或18、通过电流传导材料20电串联连接的结构16及18的另一者的选择装置。可编程材料及选择装置与水平第一电极线12及局部垂直第二电极线延伸部14的一个交叉者电串联连接。个别存储器单元的紧邻组件可直接彼此抵靠或具有介于其之间的其它(若干)材料/组件，如上文所述。
阵列50内的个别存储器单元10的可编程材料及选择装置经定向以沿水平方向24分别使从可编程材料或选择装置的一者流出的主要电流流入交叉的一个局部垂直第二电极线延伸部或使从交叉的一个局部垂直第二电极线延伸部流出的主要电流流入可编程材料或选择装置的一者(图1)。此也经定向以沿垂直方向22分别使从可编程材料及选择装置的另一者流出的主要电流流入交叉的一个水平电极线或使从交叉的一个水平电极线流出的主要电流流入可编程材料及选择装置的另一者(图1)。另外，在图1、2及4中，所绘示的可编程材料可相对于如图所示的每一存储器单元而隔离或替代地可沿着多个存储器单元连续。例如，可编程材料16可沿着局部垂直第二电极延伸部14连续延伸(未图示)。
图5中展示非易失性存储器单元的垂直堆叠层的替代实施例阵列50a。适宜之处已使用上述实施例的相同数字，且一些构造差异以后缀“a”或以不同数字指示。图5描绘包括图3的存储器单元10a的阵列且类似于如美国专利申请案第12/141,388号且现为美国专利公开案第2009-0316467号中所描述的示意电路及操作。个别层52a及53a分别包括相应多个水平定向数据/感测线12或30的高度上外部层60及高度上内部层62。图5为如穿过及沿着局部垂直第二电极线延伸部14的纵向中心取得的垂直剖面图。因此，电极线12及30会架设进入图5所在页的平面中及从图5所在页的平面中架设出。如图5中描绘的其它组件会在类似于图4描述的整个阵列中重复，仅除了不同的相应个别存储器单元构造10a。
在图5的实施例中，第二电极线14包括存取线。另外，个别存储器单元的相应选择装置18包括第一二极管，其直接抵靠电流传导材料20的高度上最外部表面34，且其与相应高度上外部层60的传导数据/感测线12串联电流传导连接。个别存储器单元10a进一步包括第二二极管32，其直接抵靠电流传导材料20高度上最内部表面36且与相应高度上内部层62的水平定向数据/感测线30串联电流传导连接。可使用如上文关于图3的实施例所述的任何其它属性。在图5中，替代局部垂直第二电极线延伸部与水平定向全局第二电极线13或13a电连接。而且，电流传导材料20由侧向紧邻第二电极线延伸部14之间的直接侧向紧邻的存储器单元10a共享。另外，在图3及5中，所描绘的可编程材料可相对于所展示的每一存储器单元而隔离，或替代地可沿着多个存储器单元中的一些存储器单元连续。例如，材料16可沿着局部垂直第二电极延伸部14连续延伸。
以上构造的任一者可根据任何现有或尚待开发的(若干)技术制造而成。接下来参考图6到31描述制造图4的阵列50的实例方式。参考图6及7，通常以参考数字70指示过程中的衬底片段。适宜之处使用图1、2及4的相同数字，且一些构造差异以后缀“b”或以不同数字指示。另外，在图6至30中，为使图式清晰及易于理解描述内容，使用数字12、18、20、16及14标示在具有最终实例形状之前制造此类组件所用的材料。电流传导材料12、可编程或选择装置材料18及电流传导材料20的覆盖层已相对于介入的电介质材料72而设置。此类实例电介质包含掺杂或不掺杂的二氧化硅及氮化硅。实例外部电介质层显示为在不同组成的电介质材料73上方包括电介质材料72的复合物。因此，仅举例来说，材料73与电介质72的组成相比可为掺杂或不掺杂二氧化硅或氮化硅中的另一者。电介质材料72及73的每一者可为同质或非同质。如上文所述的合适的基底衬底(未图示)将被接纳于最内部层72的内部。图6及7中标示了图4的层52和53，如同将于其内制造多个存储器单元的额外内部层54。
参考图8及9，已穿过所说明的材料形成沟槽74。
参考图10及11，已于沟槽74及平面型背部内形成电介质材料。在一个实施例中，此可具有与以上所指的电介质73相同的组成并因此如此标示于图式中。
参考图12及13，已穿过所说明的材料形成开口76。而图13为穿过图12中的线13-13绘制的剖面视图，此也是描绘如穿过超过图12中的剖面线13-13的开口76侧向看去所看到的材料12、18及20。
参考图14到16，已相对于材料72、73及12对材料18及20实施选择性各向同性蚀刻。可在相同蚀刻步骤中或分离蚀刻步骤中如此蚀刻材料18及20。在此文献的背景下，选择性蚀刻需要相对于所述或所示其它材料以至少1.5∶1的比率来移除一种材料。
参考图17到19，电介质材料已沉积以填充开口76并接着填充平面型背部。在一个实施例中，此可具有与以上所指的电介质72相同的组成并因此如此标示于图式中。
参考图20及21，已穿过所说明的材料形成开口77。
参考图22及23，已选择性地相对于材料20、72及73各向同性蚀刻电流传导材料12及选择装置或可编程材料18。此可使组件/材料12及18形成为其成品的最后的构造形状，且传导材料20也具有其最后的构造形状。
参考图24及25，电介质材料已再次沉积，因此填充开口77。在一个实施例中，此可具有与以上所指的电介质72相同的组成并因此如此标示于图式中。如所展示，此可为平面型背部。
参考图26及27，已穿过材料72形成开口78。此将包括将在其内形成可编程材料或选择装置材料16的另一者及电流传导电极材料14的垂直列。
参考图28及29，已沉积材料16以在图26及27的开口78内形成环形衬层。
参考图30及31，电流传导材料14已沉积于径向地处于材料16衬层内的开口78的剩余容积内且随后沉积于平面型背部内，因此实质上完成阵列70的构造。可先前在高度上的最内部层72的内部形成全局第二电极线(未图示)。或者，举例来说，此可在高度上形成于图30及31的构造的外部并相应地图案化于与局部垂直第二电极线延伸部14的个别者连接的全局第二电极线(未图示)中。
可使用对应于图6到31的方法或其它处理方法以制造图5的阵列50a。
本发明的实施例还包含形成非易失性存储器单元的垂直堆叠层的阵列的方法。在一个此实施例中，水平定向及侧向重叠第一、第二及第三线形成在多个垂直堆叠层的个别层内。第一及第三线具电流传导性且具有不同组成使得此些中的至少一者可相对于另一者选择性地蚀刻。第二线分别被接纳在相应第一线与第三线之间且可包括可编程材料或选择装置材料的一者。仅举例来说并相对于图10及11，实例个别层52、53、54具有如此形成的相应第一线12、第二线18及第三线20。在一个实施例中，第一线在高度上被接纳于第三线外部。在一个实施例中，第一、第二和第三线在个别层内侧向重合。
若干对垂直延伸及纵向对齐的第一开口穿过个别层内的第一、第二及第三线的侧向相对侧上的多个层而形成。仅举例来说并相对于图12及13，此实例对的个别此类垂直延伸及纵向对齐第一开口标示为76b。
通过选择性地相对于若干对相应第一开口之间的第一线侧向蚀刻第二及第三线以形成相对于第一线垂直延伸的纵向间隔块体。所述块体分别包括先前的第二及第三线的材料。仅举例来说并相对于图14到16，此描绘图12及13的构造的此实例侧向蚀刻以形成相对于第一线12(在一个实施例中及如垂直向内所展示)垂直延伸的纵向间隔块体80。在一个实施例中及如所展示，侧向蚀刻也可相对于相应第一开口76b对使块体80纵向凹陷。
块体的第一线及第二线材料的相对侧选择性地相对于块体的第三线材料侧向凹陷。此在处理图20及21的衬底以产生图22及23的衬底的过程中举例展示。此可利用任何合适的湿或干蚀刻化学在一个或一个以上步骤中来实施。随后，在块体的第一线及第二线材料的侧向凹陷相对侧上侧向形成电介质材料，例如如图24及25中通过沉积材料72所展示。
垂直延伸第二开口穿过多个层而形成。第二开口的个别者侧向邻近被接纳于侧向凹陷第一线及第二线材料上方的电介质材料并侧向邻近个别层内的块体的个别者的第三线材料。仅举例来说并相对于图26及27，开口78构成此类实例第二开口。
可编程材料或选择装置材料的另一者的环形衬层形成于第二开口内，第二开口与所述层的个别者内的块体的个别者的第三线材料电流传导连接。仅举例来说并相对于图28及29，环形衬层16为实例。电流传导材料最终形成于径向地处于环形衬层内的第二开口内，且图30及31为关于材料14的此实例。
在一个实施例中，一种形成非易失性存储器单元的垂直堆叠层的阵列的方法包括在多个垂直堆叠层的个别层内形成水平定向及侧向重叠的第一、第二及第三线。第一及第三线具电流传导性且具有不同组成。第二线被接纳于第一及第三线之间且具有组成不同于第一及第三线的组成的材料。穿过个别层内的第一、第二及第三线的侧向相对侧上的多个层形成若干对垂直延伸且纵向对齐的第一开口。
选择性地相对于若干对相应第一开口之间的第一线穿过第二及第三线实施侧向蚀刻以形成相对于第一线垂直延伸的纵向间隔块体。块体分别包括先前第二及第三线的材料。
形成穿过多个层的垂直延伸的第二开口。第二开口的个别者与块体的材料的第一线及第二线的相对侧侧向间隔。第二开口的个别者也使个别层内的块体的个别者的第三线材料侧向暴露。电流传导材料最终形成于第二开口内且不管可编程材料及/或选择装置材料是否侧向被接纳于个别块体的电流传导材料与第三线材料之间。可利用如上文或以其它方式描述的其它属性。
形成非易失性存储器单元的垂直堆叠层的阵列的方法的实施例包含形成具有从此处垂直延伸的纵向间隔块体的水平定向电流传导线。块体分别包括电流传导材料及被接纳于电流传导材料与电流传导线之间的其它材料。其它材料具有与电流传导材料及电流传导线的组成不同的组成。如上文(至少通过图13及14)所述的处理仅为一个实例而不管其它实例材料20的组成。
选择性地相对于块体的电流传导材料使块体的水平定向电流传导线及其它材料的相对侧侧向凹陷。图22及23描绘一个此实例。
在块体的水平定向电流传导线及其它材料的侧向凹陷相对侧上方侧向形成电介质材料。形成穿过多个层的垂直延伸开口。开口的个别者侧向邻近被接纳于块体的电流传导线及其它材料的侧向凹陷相对侧上方的电介质材料。开口的个别者也使个别层内的块体的个别者的电流传导材料侧向暴露。最终，电流传导材料形成于开口内。可利用如上文或以其它方式描述的方法的任一者的属性。
在一个实施例中，形成非易失性存储器单元的垂直堆叠层的阵列的方法包含形成具有从此处垂直延伸的纵向间隔块体的水平定向电流传导线。块体分别包括电流传导材料及被接纳于电流传导材料与电流传导线之间的其它材料。其它材料具有与电流传导材料及电流传导线的组成不同的组成。
形成穿过多个层的垂直延伸开口。此类开口的个别者与块体的水平定向电流传导线及其它材料的相对侧侧向间隔。第二开口的个别者使个别层内的块体的个别者的电流传导材料侧向地暴露。
环形衬层由开口内的可编程材料或选择装置材料形成，开口与层的个别者内的块体的个别者的电流传导材料电流传导连接。最终，电流传导材料形成于径向地处于环形衬层内的开口内。可利用如上文或以其它方式描述的其它属性。

Claims (26)

1.一种非易失性存储器单元的垂直堆叠层的阵列，其包括：
多个水平定向的第一电极线，其位于个别的存储器单元层内；
多个水平定向的全局第二电极线，其具有延伸通过多个所述存储器单元层的局部垂直第二电极线延伸部；以及
所述存储器单元的个别者，其包括：
所述水平第一电极线的一个交叉者及所述局部垂直第二电极线延伸部的一者；
可编程材料、与所述可编程材料串联的选择装置，以及与所述可编程材料及所述选择装置串联且以串联方式位于所述可编程材料及所述选择装置之间的电流传导材料；所述可编程材料及所述选择装置与所述水平第一电极线及局部垂直第二电极线延伸部的此类交叉者串联；以及
所述可编程材料及所述选择装置经定向以沿水平方向分别使从所述可编程材料或选择装置的一者流出的主要电流流入所述交叉的一个局部垂直第二电极线延伸部或使从所述交叉的一个局部垂直第二电极线延伸部流出的主要电流流入所述可编程材料或选择装置的一者，及沿垂直方向分别使从所述可编程材料及所述选择装置的另一者流出的主要电流流入所述交叉的一个水平电极线或使从所述交叉的一个水平电极线流出的主要电流流入所述可编程材料及所述选择装置的另一者。
2.根据权利要求1所述的阵列，其中所述第一电极线为数据/感测线及所述第二电极线为存取线，且所述可编程材料及所述选择装置经定向以使主要电流沿高度上向内垂直方向流出所述一个数据/感测线并流入所述可编程材料或选择装置的另一者中。
3.根据权利要求1所述的阵列，其中所述第一电极线为数据/感测线及所述第二电极线为存取线，且所述可编程材料及所述选择装置经定向以使主要电流沿高度上向外垂直方向流出所述一个数据/感测线并流入所述可编程材料或选择装置的另一者中。
4.根据权利要求1所述的阵列，其中所述选择装置直接抵靠所述相应局部垂直第二电极线延伸部。
5.根据权利要求1所述的阵列，其中所述选择装置直接抵靠所述相应第一电极线。
6.根据权利要求5所述的阵列，其中所述第一电极线具有相应高度上最外部表面，所述相应选择装置直接抵靠所述相应高度上最外部表面。
7.根据权利要求5所述的阵列，其中所述第一电极线具有相应高度上最内部表面，所述相应选择装置直接抵靠所述相应高度上最内部表面。
8.根据权利要求1所述的阵列，其中所述可编程材料直接抵靠所述相应局部垂直第二电极线延伸部。
9.根据权利要求1所述的阵列，其中所述可编程材料直接抵靠所述相应第一电极线。
10.根据权利要求9所述的阵列，其中所述第一电极线具有相应高度上最外部表面，所述可编程材料直接抵靠所述相应高度上最外部表面。
11.根据权利要求9所述的阵列，其中所述第一电极线具有相应高度上最内部表面，所述可编程材料直接抵靠所述相应高度上最内部表面。
12.根据权利要求1所述的阵列，其中所述可编程材料及所述选择装置直接抵靠所述电流传导材料。
13.根据权利要求12所述的阵列，其中所述相应选择装置直接抵靠所述水平第一电极线或局部垂直第二电极线延伸部的相应者，且所述可编程材料直接抵靠所述水平第一电极线及局部垂直第二电极线延伸部的相应其它者。
14.根据权利要求1所述的阵列，其中，
所述第一电极线为数据/感测线且所述第二电极线为存取线；
存储器单元的所述个别垂直层分别包括相应的多个水平定向数据/感测线的高度上外部层及高度上内部层；且
所述相应选择装置包括第一二极管，所述第一二极管直接抵靠所述电流传导材料的高度上最外部表面且与所述相应高度上外部层的所述水平定向数据/感测线的一者串联电流传导连接；且
进一步包括：
第二二极管，所述第二二极管直接抵靠所述电流传导材料的高度上最内部表面且与所述相应高度上内部层的所述水平定向数据/感测线的一者串联电流传导连接。
15.根据权利要求14所述的阵列，其中所述相应第一二极管直接抵靠所述相应高度上外部层的所述水平定向数据/感测线的所述相应者的高度上最内部表面。
16.根据权利要求14所述的阵列，其中所述相应第二二极管直接抵靠所述相应高度上内部层的所述水平定向数据/感测线的所述相应者的高度上最外部表面。
17.根据权利要求14所述的阵列，其中，
所述相应第一二极管直接抵靠所述相应高度上外部层的所述水平定向数据/感测线的所述相应者的高度上最内部表面；且
所述相应第二二极管直接抵靠所述相应高度上内部层的所述水平定向数据/感测线的所述相应者的高度上最外部表面。
18.根据权利要求17所述的阵列，其中所述可编程材料直接抵靠所述相应局部垂直存取线延伸部及电流传导材料两者。
19.一种用于形成非易失性存储器单元的垂直堆叠层的阵列的方法，其包括：
在多个垂直堆叠层的个别层内形成水平定向及侧向重叠的第一、第二及第三线；所述第一及第三线具电流传导性且具有不同组成，所述第二线被接纳于所述第一及第三线之间且具有在组成上不同于所述第一及第三线的材料；
穿过所述个别层内的所述第一、第二及第三线的侧向相对侧上的所述多个层形成若干对垂直延伸且纵向对齐的第一开口；
选择性地相对于所述相应若干对第一开口之间的所述第一线穿过所述第二及第三线侧向蚀刻以形成相对于所述第一线垂直延伸的纵向间隔块体，所述块体分别包括所述先前第二及第三线的材料；
穿过所述多个层形成垂直延伸的第二开口，所述第二开口的个别者与所述块体的所述第一线及所述第二线材料的相对侧侧向间隔，所述第二开口的个别者侧向暴露所述个别层内的所述块体的个别者的所述第三线材料；以及
在所述第二开口内形成电流传导材料。
20.根据权利要求19所述的方法，其中所述第一线在高度上被接纳于所述第三线的外面。
21.根据权利要求19所述的方法，其中所述第一、第二及第三线在所述个别层内侧向重合。
22.根据权利要求19所述的方法，其中所述侧向蚀刻使所述块体相对于所述若干对第一开口纵向凹陷。
23.一种用于形成非易失性存储器单元的垂直堆叠层的阵列的方法，其包括：
形成具有从其垂直延伸的纵向间隔块体的水平定向电流传导线，所述块体分别包括电流传导材料及被接纳于所述电流传导材料与所述电流传导线之间的其它材料，所述其它材料具有与所述电流传导材料及所述电流传导线的组成不同的组成；
选择性地相对于所述块体的所述电流传导材料使所述块体的所述水平定向电流传导线及所述其它材料的相对侧侧向凹陷；
在所述块体的所述水平定向电流传导线及所述其它材料的所述侧向凹陷的相对侧上方侧向形成电介质材料；
穿过所述多个层形成垂直延伸开口，所述开口的个别者侧向邻近所述个别层内的所述电介质材料，所述开口的个别者使所述个别层内的所述块体的个别者的所述电流传导材料侧向地暴露；及
在所述开口内形成电流传导材料。
24.根据权利要求23所述的方法，其中所述块体从所述水平电流传导线的相应者垂直向内延伸。
25.一种形成非易失性存储器单元的垂直堆叠层的阵列的方法，其包括：
形成具有从其垂直延伸的纵向间隔块体的水平定向电流传导线，所述块体分别包括电流传导材料及被接纳于所述电流传导材料与所述电流传导线之间的其它材料，所述其它材料具有与所述电流传导材料及所述电流传导线的组成不同的组成；
穿过所述多个层形成垂直延伸开口，所述开口的个别者与所述块体的所述水平定向电流传导线及其它材料的相对侧侧向间隔，所述第二开口的个别者使所述个别层内的所述块体的个别者的所述电流传导材料侧向地暴露；
在所述开口内形成可编程材料或选择装置材料的环形衬层，其与所述层的个别者内的所述块体的个别者的所述电流传导材料电流传导连接；以及
在所述环形衬层内径向形成所述开口内的电流传导材料。
26.一种形成非易失性存储器单元的垂直堆叠层的阵列的方法；所述存储器单元的个别者包括第一及第二电极、与所述第一与第二电极串联且以串联方式位于所述第一与第二电极之间的可编程材料及选择装置，以及与所述可编程材料及所述选择装置串联且以串联方式位于所述可编程材料及所述选择装置之间的电流传导材料；所述方法包括：
在多个垂直堆叠层的个别层内形成水平定向及侧向重叠的第一、第二及第三线；所述第一及第三线具电流传导性且具有不同组成，所述第二线被接纳于所述第一及第三线之间且包括可编程材料或选择装置材料的一者；
穿过所述个别层内的所述第一、第二及第三线的侧向相对侧上的所述多个层形成若干对垂直延伸且纵向对齐的第一开口；
选择性地相对于所述相应若干对第一开口之间的所述第一线穿过所述第二及第三线侧向蚀刻以形成相对于所述第一线垂直延伸的纵向间隔块体，所述块体分别包括所述先前第二及第三线的材料；
选择性地相对于所述块体的所述第三线材料使所述块体的所述第一线及所述第二线材料的相对侧侧向凹陷；
在所述块体的所述第一线及所述第二线材料的所述侧向凹陷的相对侧上方侧向形成电介质材料；
穿过所述多个层形成垂直延伸第二开口，所述第二开口的个别者侧向邻近所述个别层内的所述块体的个别者的所述电介质材料及第三线材料；
在所述第二开口内形成可编程材料或选择装置材料的另一者的环形衬层，其与所述层的个别者内的所述块体的个别者的所述第三线材料电流传导连接；以及
在所述环形衬层内径向形成所述第二开口内的电流传导材料。
CN201180065042.8A 2011-01-20 2011-12-22 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法 Active CN103314439B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/010,048 2011-01-20
US13/010,048 US8791447B2 (en) 2011-01-20 2011-01-20 Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
PCT/US2011/066770 WO2012099685A2 (en) 2011-01-20 2011-12-22 Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells

Publications (2)

Publication Number Publication Date
CN103314439A true CN103314439A (zh) 2013-09-18
CN103314439B CN103314439B (zh) 2016-10-12

Family

ID=46516294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180065042.8A Active CN103314439B (zh) 2011-01-20 2011-12-22 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法

Country Status (5)

Country Link
US (2) US8791447B2 (zh)
KR (1) KR101474182B1 (zh)
CN (1) CN103314439B (zh)
TW (1) TWI474442B (zh)
WO (1) WO2012099685A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251148A (zh) * 2015-02-05 2017-10-13 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN109155314A (zh) * 2016-05-11 2019-01-04 美光科技公司 交叉点存储器单元的阵列和形成交叉点存储器单元的阵列的方法
US10241185B2 (en) 2010-06-07 2019-03-26 Micron Technology, Inc. Memory arrays
CN111653586A (zh) * 2015-03-19 2020-09-11 美光科技公司 包含堆叠式存储器阵列的构造

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
JP5426581B2 (ja) 2011-01-14 2014-02-26 株式会社東芝 半導体記憶装置
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8409960B2 (en) * 2011-04-08 2013-04-02 Micron Technology, Inc. Methods of patterning platinum-containing material
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US20160043142A1 (en) * 2013-03-21 2016-02-11 Industry-University Cooperation Foundation Hanyang University Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
CN103236499B (zh) * 2013-05-07 2016-01-20 山东科技大学 一种单极型忆阻器及其制备方法
US9406362B2 (en) 2013-06-17 2016-08-02 Micron Technology, Inc. Memory tile access and selection patterns
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
EP2887396B1 (en) * 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
KR20160137148A (ko) 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR102323249B1 (ko) * 2017-03-28 2021-11-08 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10804273B2 (en) 2017-09-06 2020-10-13 Micron Technology, Inc. Memory arrays comprising vertically-alternating tiers of insulative material and memory cells and methods of forming a memory array
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
CN111430538B (zh) * 2020-03-31 2022-04-08 清华大学 基于编织型的柔性忆阻器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185049A1 (en) * 2002-04-02 2003-10-02 Peter Fricke Cubic memory array
CN101840995A (zh) * 2009-01-13 2010-09-22 三星电子株式会社 电阻型随机存取存储器及其制造方法
US20100259962A1 (en) * 2009-04-08 2010-10-14 Tianhong Yan Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines and a Single-Sided Word Line Architecture

Family Cites Families (253)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715685A (en) 1985-03-04 1987-12-29 Energy Conversion Devices, Inc. Liquid crystal display having potential source in a diode ring
JPH01130552A (ja) 1987-11-17 1989-05-23 Sharp Corp 高抵抗素子
US4964080A (en) 1990-03-09 1990-10-16 Intel Corporation Three-dimensional memory cell with integral select transistor
US5057888A (en) 1991-01-28 1991-10-15 Micron Technology, Inc. Double DRAM cell
US6432767B2 (en) 1995-12-05 2002-08-13 Hitachi, Ltd. Method of fabricating semiconductor device
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6197628B1 (en) 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6218696B1 (en) 1999-06-07 2001-04-17 Infineon Technologies North America Corp. Layout and wiring scheme for memory cells with vertical transistors
US20040124407A1 (en) 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US7247876B2 (en) 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
KR100451096B1 (ko) 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
EP1662575B1 (en) 2000-11-01 2007-10-17 Japan Science and Technology Agency A NOT circuit
US6534357B1 (en) 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6524867B2 (en) 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
ITMI20011150A1 (it) 2001-05-30 2002-11-30 St Microelectronics Srl Multiplatore di colonna per memorie a semiconduttore
US6825058B2 (en) 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6693821B2 (en) 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US7193267B2 (en) 2001-06-28 2007-03-20 Sharp Laboratories Of America, Inc. Cross-point resistor memory array
US6905937B2 (en) 2001-06-28 2005-06-14 Sharp Laboratories Of America, Inc. Methods of fabricating a cross-point resistor memory array
US6747286B2 (en) 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
US6567301B2 (en) 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP2003273252A (ja) 2002-03-12 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
US6778421B2 (en) 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
JP4047615B2 (ja) 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6757188B2 (en) 2002-05-22 2004-06-29 Hewlett-Packard Development Company, L.P. Triple sample sensing for magnetic random access memory (MRAM) with series diodes
DE10223178B4 (de) 2002-05-24 2004-11-04 Infineon Technologies Ag Schaltungsanordnung mit einer Ablaufsteuerung, integrierter Speicher sowie Testanordnung mit einer derartigen Schaltungsanordnung
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6859382B2 (en) 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6834008B2 (en) 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6970375B2 (en) 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US7067862B2 (en) 2002-08-02 2006-06-27 Unity Semiconductor Corporation Conductive memory device with conductive oxide electrodes
US6785159B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
US7184301B2 (en) 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
DE10261457B3 (de) 2002-12-31 2004-03-25 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einem Transistorarray aus vertikalen FET-Auswahltransistoren
US7005350B2 (en) 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
JP2004220740A (ja) 2003-01-17 2004-08-05 Seiko Epson Corp 強誘電体記憶装置
DE10362018B4 (de) 2003-02-14 2007-03-08 Infineon Technologies Ag Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
US6958273B2 (en) 2003-03-21 2005-10-25 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby
US6753562B1 (en) 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device
US7233024B2 (en) 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
US6879505B2 (en) 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
US7459715B2 (en) * 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
US6806531B1 (en) 2003-04-07 2004-10-19 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
US7001846B2 (en) 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
US7291878B2 (en) 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
TW589753B (en) 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same
US7416911B2 (en) 2003-06-24 2008-08-26 California Institute Of Technology Electrochemical method for attaching molecular and biomolecular structures to semiconductor microstructures and nanostructures
KR100507205B1 (ko) 2003-07-15 2005-08-10 현대자동차주식회사 노킹 센서 장착 위치 설정 방법
US7029924B2 (en) 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
US6955992B2 (en) 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
JPWO2005041303A1 (ja) 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4567963B2 (ja) 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7002197B2 (en) 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US7138687B2 (en) 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7538338B2 (en) 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7050316B1 (en) 2004-03-09 2006-05-23 Silicon Storage Technology, Inc. Differential non-volatile content addressable memory cell and array using phase changing resistor storage elements
US7476945B2 (en) 2004-03-17 2009-01-13 Sanyo Electric Co., Ltd. Memory having reduced memory cell size
DE102004020297B4 (de) 2004-04-26 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102004026003B3 (de) 2004-05-27 2006-01-19 Infineon Technologies Ag Resistive Speicherzellen-Anordnung
JP4377751B2 (ja) 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
US7187201B1 (en) 2004-06-24 2007-03-06 Xilinx, Inc. Programmable logic device suitable for implementation in molecular electronics
US7091091B2 (en) 2004-06-28 2006-08-15 Promos Technologies Inc. Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
EP1766678A1 (en) 2004-06-30 2007-03-28 Koninklijke Philips Electronics N.V. Method for manufacturing an electric device with a layer of conductive material contacted by nanowire
JP2006032729A (ja) 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
JP4827074B2 (ja) 2004-07-22 2011-11-30 シャープ株式会社 高密度ｓｏｉクロスポイントメモリアレイおよびそれを製造するための方法
US7180160B2 (en) 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
JPWO2006022302A1 (ja) 2004-08-24 2008-05-08 国立大学法人大阪大学 窒化アルミニウム結晶の製造方法およびそれにより得られた窒化アルミニウム結晶
KR100568543B1 (ko) 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100645044B1 (ko) 2004-09-17 2006-11-10 삼성전자주식회사 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US7205238B2 (en) 2004-10-21 2007-04-17 Sharp Laboratories Of America, Inc. Chemical mechanical polish of PCMO thin films for RRAM applications
US7189626B2 (en) 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
US7035141B1 (en) 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
WO2006070693A1 (ja) 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
DE102005005938B4 (de) 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
JP4924419B2 (ja) 2005-02-18 2012-04-25 富士通セミコンダクター株式会社 記憶素子マトリックス、及び、その記憶素子マトリックスを用いた半導体回路装置
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US8031509B2 (en) 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US7323349B2 (en) 2005-05-02 2008-01-29 Sharp Laboratories Of America, Inc. Self-aligned cross point resistor memory array
US7782650B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US9196615B2 (en) 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
KR100655447B1 (ko) 2005-06-07 2006-12-08 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US20070010082A1 (en) 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
EP1907316A1 (en) 2005-07-22 2008-04-09 Qualcomm Mems Technologies, Inc. Support structure for mems device and methods therefor
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
JP4309877B2 (ja) 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US20070048990A1 (en) 2005-08-30 2007-03-01 Sharp Laboratories Of America, Inc. Method of buffer layer formation for RRAM thin film deposition
KR100630437B1 (ko) 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100665227B1 (ko) 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7236389B2 (en) 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
US7666526B2 (en) 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
EP1966841B1 (en) 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
KR100655082B1 (ko) 2005-12-23 2006-12-08 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
KR101186293B1 (ko) 2006-01-19 2012-09-27 삼성전자주식회사 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
KR100723420B1 (ko) 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR100707212B1 (ko) 2006-03-08 2007-04-13 삼성전자주식회사 나노 와이어 메모리 소자 및 그 제조 방법
KR100745764B1 (ko) 2006-03-09 2007-08-02 삼성전자주식회사 나노 와이어 메모리 소자의 제조 방법 및 이 방법에사용되는 나노 와이어 형성 제어 시스템
KR101176543B1 (ko) 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070246795A1 (en) 2006-04-20 2007-10-25 Micron Technology, Inc. Dual depth shallow trench isolation and methods to form same
KR101213702B1 (ko) 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7606055B2 (en) 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
KR100833903B1 (ko) 2006-06-13 2008-06-03 광주과학기술원 비휘발성 기억소자, 그 제조방법 및 그 제조장치
KR100818271B1 (ko) 2006-06-27 2008-03-31 삼성전자주식회사 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
KR101159075B1 (ko) 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7696077B2 (en) 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
JP2008028228A (ja) 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
KR101309111B1 (ko) 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
KR100749740B1 (ko) 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
JP4344372B2 (ja) 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
KR100755409B1 (ko) 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
JP4823316B2 (ja) 2006-09-05 2011-11-24 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US7751163B2 (en) 2006-09-29 2010-07-06 Qimonda Ag Electric device protection circuit and method for protecting an electric device
US8058643B2 (en) 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
KR100819099B1 (ko) 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
KR100858083B1 (ko) 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
KR100827661B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
KR100827697B1 (ko) 2006-11-10 2008-05-07 삼성전자주식회사 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR101196392B1 (ko) 2006-11-28 2012-11-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
WO2008068867A1 (ja) 2006-12-07 2008-06-12 Renesas Technology Corp. 半導体記憶装置
US7557424B2 (en) 2007-01-03 2009-07-07 International Business Machines Corporation Reversible electric fuse and antifuse structures for semiconductor devices
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR100881292B1 (ko) 2007-01-23 2009-02-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 제어방법
US7800093B2 (en) 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
JP2008192995A (ja) 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびにそれを用いた抵抗変化型メモリ
CN101617065B (zh) 2007-02-21 2011-11-23 乔治洛德方法研究和开发液化空气有限公司 在基底上形成钌基薄膜的方法
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR100852206B1 (ko) 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7723786B2 (en) 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
CN100521278C (zh) 2007-04-19 2009-07-29 复旦大学 以CuxO为存储介质的RRAM的制备方法
US7990754B2 (en) 2007-06-01 2011-08-02 Panasonic Corporation Resistance variable memory apparatus
US7459716B2 (en) 2007-06-11 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
WO2009001534A1 (ja) 2007-06-22 2008-12-31 Panasonic Corporation 抵抗変化型不揮発性記憶装置
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
KR101344346B1 (ko) 2007-07-25 2013-12-24 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
US7772580B2 (en) 2007-08-10 2010-08-10 Qimonda Ag Integrated circuit having a cell with a resistivity changing layer
JP2009059735A (ja) 2007-08-29 2009-03-19 Elpida Memory Inc 半導体記憶装置
TW200913249A (en) 2007-09-04 2009-03-16 Ind Tech Res Inst Phase-change memory and fabrication method thereof
US7838861B2 (en) 2007-09-17 2010-11-23 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit and memory module
JP2009081251A (ja) 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US8665629B2 (en) 2007-09-28 2014-03-04 Qimonda Ag Condensed memory cell structure using a FinFET
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
JP5049814B2 (ja) 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
JP2009212202A (ja) 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US8343813B2 (en) 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
US7960216B2 (en) 2008-05-10 2011-06-14 Intermolecular, Inc. Confinement techniques for non-volatile resistive-switching memories
CN101546602B (zh) 2008-03-27 2014-05-14 三星电子株式会社 使用可变电阻元件的非易失性存储器设备
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
DE102008019860B4 (de) 2008-04-15 2010-10-07 Technische Universität Dresden Vorrichtung, Verfahren und Verwendung des Verfahrens zur Erzeugung von schaltbarem temporärem Magnetismus in oxidischen Materialien mittels elektrischer Felder
KR20090109804A (ko) 2008-04-16 2009-10-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8098520B2 (en) 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
JP2009267219A (ja) 2008-04-28 2009-11-12 Hitachi Ltd 半導体記憶装置およびその製造方法
US7969806B2 (en) 2008-04-28 2011-06-28 Qimonda Ag Systems and methods for writing to a memory
US8053364B2 (en) 2008-05-01 2011-11-08 Intermolecular, Inc. Closed-loop sputtering controlled to enhance electrical characteristics in deposited layer
US8551809B2 (en) 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8129704B2 (en) 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8284596B2 (en) 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US7795109B2 (en) 2008-06-23 2010-09-14 Qimonda Ag Isolation trenches with conductive plates
KR101407362B1 (ko) 2008-06-23 2014-06-16 삼성전자주식회사 상 변화 메모리 장치
KR20100001260A (ko) 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
US7732235B2 (en) 2008-06-30 2010-06-08 Sandisk 3D Llc Method for fabricating high density pillar structures by double patterning using positive photoresist
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
JP5100555B2 (ja) 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
KR20100032572A (ko) 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR101424138B1 (ko) * 2008-09-19 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
EP2342750B1 (en) 2008-10-08 2015-01-28 The Regents of the University of Michigan Silicon-based nanoscale resistive device with adjustable resistance
US8063394B2 (en) 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
KR20100041155A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US7897955B2 (en) 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8022547B2 (en) 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100135061A1 (en) 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US20100140578A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Non volatile memory cells including a composite solid electrolyte layer
US8547727B2 (en) 2008-12-12 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
KR20100076274A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
TWI401796B (zh) 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
KR20100078808A (ko) 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자
WO2010082922A1 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
WO2010082923A2 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Programmable bipolar electronic device
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US8471234B2 (en) 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
US8487291B2 (en) 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
US8134138B2 (en) 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
US8507968B2 (en) 2009-01-30 2013-08-13 Hewlett-Packard Development Company, L.P. Memristive transistor memory
TWI394231B (zh) 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
JP2010192569A (ja) 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010192646A (ja) 2009-02-18 2010-09-02 Toshiba Corp 半導体装置及びその製造方法
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8410559B2 (en) 2009-03-19 2013-04-02 International Business Machines Corporation Selectively self-assembling oxygen diffusion barrier
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
JP2010263211A (ja) 2009-05-04 2010-11-18 Samsung Electronics Co Ltd 積層メモリ素子
TWI492432B (zh) * 2009-12-17 2015-07-11 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US8048755B2 (en) 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
KR20140043711A (ko) * 2010-12-14 2014-04-10 쌘디스크 3디 엘엘씨 선택 디바이스들의 이중 층을 갖는 삼차원 비휘발성 저장
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030185049A1 (en) * 2002-04-02 2003-10-02 Peter Fricke Cubic memory array
CN101840995A (zh) * 2009-01-13 2010-09-22 三星电子株式会社 电阻型随机存取存储器及其制造方法
US20100259962A1 (en) * 2009-04-08 2010-10-14 Tianhong Yan Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines and a Single-Sided Word Line Architecture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10241185B2 (en) 2010-06-07 2019-03-26 Micron Technology, Inc. Memory arrays
CN107251148A (zh) * 2015-02-05 2017-10-13 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN107251148B (zh) * 2015-02-05 2020-10-16 美光科技公司 电子装置、存储器单元及使电流流动的方法
CN111653586A (zh) * 2015-03-19 2020-09-11 美光科技公司 包含堆叠式存储器阵列的构造
CN111653586B (zh) * 2015-03-19 2023-07-21 美光科技公司 包含堆叠式存储器阵列的构造及其形成方法
CN109155314A (zh) * 2016-05-11 2019-01-04 美光科技公司 交叉点存储器单元的阵列和形成交叉点存储器单元的阵列的方法

Also Published As

Publication number Publication date
TWI474442B (zh) 2015-02-21
US8791447B2 (en) 2014-07-29
US9093368B2 (en) 2015-07-28
WO2012099685A2 (en) 2012-07-26
US20130306933A1 (en) 2013-11-21
US20120187363A1 (en) 2012-07-26
KR101474182B1 (ko) 2014-12-17
TW201246465A (en) 2012-11-16
KR20130119483A (ko) 2013-10-31
WO2012099685A3 (en) 2012-12-27
CN103314439B (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
CN103314439A (zh) 非易失性存储器单元的阵列及形成非易失性存储器单元的阵列的方法
JP5699225B2 (ja) 不揮発性メモリセルアレイ
US11276733B2 (en) Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
EP3178113B1 (en) Fully isolated selector for memory device
US8753949B2 (en) Nonvolatile memory cells and methods of forming nonvolatile memory cells
US10333064B2 (en) Vertical memory cell for high-density memory
US9159919B2 (en) Variable resistance memory device and method for fabricating the same
US20140120686A1 (en) Methods Of Forming A Nonvolatile Memory Cell And Methods Of Forming An Array Of Nonvolatile Memory Cells
US9312479B2 (en) Variable resistance memory device
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
CN108123033A (zh) 阻变随机存储器存储单元及其制作方法、电子装置
KR20100100052A (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant