JP2018508990A - 電子デバイス、メモリセル、および電流を流す方法 - Google Patents

電子デバイス、メモリセル、および電流を流す方法 Download PDF

Info

Publication number
JP2018508990A
JP2018508990A JP2017540845A JP2017540845A JP2018508990A JP 2018508990 A JP2018508990 A JP 2018508990A JP 2017540845 A JP2017540845 A JP 2017540845A JP 2017540845 A JP2017540845 A JP 2017540845A JP 2018508990 A JP2018508990 A JP 2018508990A
Authority
JP
Japan
Prior art keywords
current path
conductivity
temperature range
electrodes
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017540845A
Other languages
English (en)
Other versions
JP6526214B2 (ja
Inventor
エム． カルダ，カマル
エム． カルダ，カマル
ミロジェヴィッチ，マルコ
エイチ． ウェルズ，デイビッド
エイチ． ウェルズ，デイビッド
ギーリー，エフ．ダニエル
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2018508990A publication Critical patent/JP2018508990A/ja
Application granted granted Critical
Publication of JP6526214B2 publication Critical patent/JP6526214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

電子デバイスは二つの導電性電極を含む。第１の電流経路は、電極の一方から他方へと延びており、０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する。第２の電流経路は、上記の一方の電極から他方へと延びており、第１の電流経路と回路的に並列である。第２の電流経路は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、その５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す。他の実施形態も開示されている。【選択図】図１

Description

本明細書で開示される実施形態は、電子デバイス、メモリセル、および電流を流す方法に関係する。
電子デバイスは、集積回路の構成要素である。そうしたデバイスの一つは、より低いコンダクタンスの材料を間に介在させた、二つの導電性電極を含む。二つの電極間の十分な電圧差は、より低いコンダクタンスの材料を通して、電極のうちの一方から他方へと、電流を流すことを可能とする。
メモリは、集積回路の一種であり、データを記憶するためにコンピュータ・システムにおいて使われる。メモリは、個々のメモリセルの、一つ以上のアレイの形で製造されてもよい。ディジット線（ビット線、データ線、センス線、またはデータ／センス線と呼ばれることもある）およびアクセス線（ワード線と呼ばれることもある）を用いて、メモリセルに書き込みをしたり、またはメモリセルから読み出しをしたりしてもよい。ディジット線は、アレイの列に沿ったメモリセル同士を導電的に相互接続していてもよく、アクセス線は、アレイの行に沿ったメモリセル同士を導電的に相互接続していてもよい。ディジット線とアクセス線の組み合わせを通じて、各メモリセルを一意にアドレス指定してもよい。
メモリセルは、揮発性のこともあり、または、不揮発性のこともある。不揮発性メモリセルは、コンピュータの電源が切られているときを含む長期にわたる期間の間、データを記憶することができる。揮発性メモリセルは、消失し、したがって、リフレッシュ／再書き込みされることを必要とし、多くの例においてそれは１秒あたり複数回である。いずれにせよ、メモリセルは、少なくとも二つの異なる選択可能な状態で、記憶を保持ないし格納するように、構成される。二値方式では、状態は「０」または「１」のいずれかだと見なされる。他の方式では、情報についての二つよりも多くのレベルまたは状態を格納するように、少なくともいくつかの個別のメモリセルを構成してもよい。メモリセルの一種は、データを格納するメモリデバイスと電気的に直列に結合された、選択デバイスを含む。
本発明の実施形態による電子デバイスの一部の、図式的断面図である。 図１の電子デバイスの動作状態を図式的に表す、図１の電子デバイスについての図である。 図１の電子デバイスの動作状態を図式的に表す、図１の電子デバイスについての図である。 本発明の実施形態による電子デバイスの一部の、図式的断面図である。 本発明の実施形態による電子デバイスの一部の、図式的断面図である。 本発明の実施形態による電子デバイスの一部の、図式的断面図である。 図６の構造の電子デバイスの上面図である。 本発明の実施形態による電子デバイスの一部の、図式的断面図である。 図８の構造の電子デバイスの上面図である。 本発明の実施形態による電子デバイスの一部の、図式的断面図である。 図８の構造の電子デバイスの上面図である。 本発明の実施形態によるメモリセルの一部の、図式的断面図である。
本発明の実施形態による電子デバイス１０を、図１を参照して示すととともに最初に説明する。電子デバイス１０は、第１の材料１６および第２の材料１８を間に介在させた、二つの伝導性の（つまり、電気的に伝導性の）電極１２および１４を含む。０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する、電極１２または１４の一方から他方への第１の流れ（つまり、電気的な流れ（電流））の経路２０を、電子デバイス１０は含む。第１の電流経路２０と回路的に並列な、一方の電極１２または１４から他方への第２の電流経路２２を、電子デバイス１０は含む。３００℃から８００℃の間での、５０℃までの温度範囲の中で上昇する温度に対して、第２の電流経路２２は、１００倍以上になる導電性の増大（つまり、少なくとも１００倍大きい伝導性）を示す。さらに、その５０℃の温度範囲の中で下降する温度に対して、第２の電流経路２２は、１００分の１以下になる導電性の減少を示す。一実施形態において、その５０℃の温度範囲の中での、そうした導電性の増大および減少それぞれは、最小でも１，０００倍の違いになり、一実施形態では、最小でも１０，０００倍の違いになる。一実施形態において、その５０℃の温度範囲は、４００℃から５００℃の範囲内に完全に収まり、一実施形態では、５００℃から６００℃の範囲内に完全に収まる。一実施形態において、第２の電流経路における上記の最小でも１００倍は違うものになる導電性の増減は、上記の５０℃の温度範囲内での温度変化の速度とは独立である。一実施形態において、上記の１００倍以上に増大した状態の第２の電流経路２２は、少なくとも１０ジーメンス／ｃｍの導電性を有する。一実施形態において、第２の電流経路は、３００℃未満ではせいぜい０．１ジーメンス／ｃｍの導電性しかない。一実施形態では、第２の電流経路における、１００倍以上になる導電性の増加と、１００分の１以下になる導電性の減少とが起こる温度範囲は、３００℃から８００℃の間での３５℃以下のものであり、一実施形態においては、３００℃から８００℃の間での２５℃以下のものである。
電極１２および１４に至るまで、かつ、電極１２と１４との間において、第１の材料１６により包含され、または、第１の材料１６の中に包含されるものとして、第１の電流経路２０が示されている。電極１２および１４に至るまで、かつ、電極１２と１４との間において、第２の材料１８により包含され、または、第２の材料１８の中に包含されるものとして、第２の電流経路２２が示されている。例示的な第１の材料１６は、非晶質シリコン、多結晶シリコン、ゲルマニウム、およびカルコゲナイド・ガラスのうちの一つ以上を含む。第１の材料１６が――したがって第１の電流経路２０も――主として（つまり、原子百分率で５０％を超えて）そのような（一つまたは複数の）材料を含んでいてもよい。これらの材料のいずれも、所望の全体的な電気抵抗／コンダクタンスを第１の電流経路２０に与えるために、ドープされていてもよいし、あるいは、ドープされていなくてもよい。さらに、別段の表示がなされていない限りは、本明細書において記述される材料および／または構造のいかなるものも、均質であってもよいし、あるいは均質でなくてもよく、また、それとは無関係に、そうしたものが上に載っている任意の材料の上において、連続的であってもよく、あるいは不連続的であってもよい。さらに、別段の表示がなされていない限り、原子層堆積、化学蒸着、物理蒸着、エピタキシャル成長、拡散ドーピング、およびイオン注入を例とするような、任意の適切な、既存の技術またはまだ開発されていない技術を用いて、各材料を形成してもよい。一実施形態では、電極１２と１４との間における第２の電流経路が均質であり、一実施形態では均質ではない。一実施形態では、電極１２と１４との間における第１の電流経路が均質であり、一実施形態では均質ではない。第１の材料１６が――したがって第１の電流経路２０も――均質ではない実施形態においては、第１の電流経路２０が複数の熱活性化される伝導活性化エネルギーを有することがあり、それは、第１の電流経路２０の中にある別々の組成材料が、別々のそうした活性化エネルギーを有するためである。それでもなお、第１の電流経路２０の中の個々の異なる材料のそれぞれの体積におそらくは依存する、０．４ｅＶから３．０ｅＶの、（支配的な、という意味で）主要な、そうした活性化エネルギーを、第１の電流経路２０は依然として有するであろう。したがって、そして、いずれにせよ、特定の経路／材料の均質性とは関係なしに、本明細書においては、「主要な」が使われ、妥当する。
例示的な第２の材料１８は、モット絶縁体（例えば、ある種の、酸化バナジウム、酸化チタン、酸化イットリウムチタン、酸化イットリウムバナジウム、および酸化ランタンチタン）、ならびに、一つ以上の遷移金属酸化物（すなわち、モット絶縁体か否かを問わない）を含む。第２の材料１８が――したがって並列な第２の電流経路２２も――主としてそうした（一つまたは複数の）材料を含んでいてもよい。さらに、そうした材料のいずれも、上記の最小でも１００倍は違うものになる導電性の変化が起こる上記の５０℃の温度範囲内で、所望の全体的な電気抵抗／コンダクタンスをもたらすように、かつ、当該材料自体と比較して変化するように、ドープされていてもよいし、あるいは、ドープされていなくてもよい。単なる一つの具体的な例に過ぎないものとして、Ｖ２Ｏ５（モット絶縁体）は、４１０℃から４３５℃の範囲内で上下する温度に対して、可逆性の、約１０，０００倍を超える導電性の変化を示すだろう。もちろん、例えば、３００℃から８００℃までにおける別の５０℃の最大温度範囲の中で、最小でも１００倍は違うものになる導電性の変化を達成するために、他の材料を使ってもよいし、かつ／または、他の材料をＶ２Ｏ５と組み合わせてもよい。選択された動作電圧および電極１２と１４との間の電圧差に対して、（例えばナノ秒単位で測られる）十分に短い時間で上記の５０℃の温度範囲内への加熱を提供するように、第１の材料１６の組成と構造を選択してもよい。
電極１２と１４のための例示的な導電性材料は、元素金属、二つ以上の元素金属の合金、導電性金属化合物、および導電的にドープされた半導電性材料のうちの、一つ以上を含む。電極１２、電極１４、および第１の材料１６の各々についての例示的な厚さは、２５オングストロームから３００オングストロームである。本文書において「厚さ」とは、それ自体では（先行する方向形容詞なしでは）、異なる組成物でできた直接隣接する材料または直接隣接する領域の最も近い表面からの、所定の材料または領域を垂直に通る平均直線距離として、定義される。さらに、本明細書で説明される様々な材料は、実質的に一定の厚さのものでもよいし、または、一定しない厚さのものであってもよい。もし、一定しない厚さのものであれば、厚さとは、別段の表示がなされていない限り平均の厚さを指す。
次に、図２および図３を参照して、電子デバイス１０の例示的な動作特性を説明する。図２を参照すると、（一例として）電極１２から電極１４への電流の流れを生じさせるために、電極１２と１４に対して、適切な電圧差が既にかけられており、それによって、番号２０とラベルづけした複数本の実線矢印によりここでは示されている第１の電流経路２０を通して、電流を流している。電極１２と１４との間の電圧差は――したがって第１の電流経路２０を通って流れる電流も――、上記の１００倍以上になる導電性の増加が起こる上記の５０℃の温度範囲内へと第２の電流経路２２を加熱するのに十分なように、構成される。電流が第１の電流経路２０を通って流れてはいるものの、そうした１００倍以上になる導電性の増加を第２の材料１８の内部に引き起こすには、大きさおよび／または時間の面でまだ不十分であるような、初期状態または事前状態を、図２は示している。したがって、第２の電流経路２２と比べて大幅に低い第１の電流経路２０内の電気抵抗のために、仮にあったとしても無視することのできる程度の電流しか第２の電流経路２２を通って流れていない、という１本の破線として、第２の電流経路２２が示されている。
上昇する温度のために、上記の５０℃の温度範囲内にある転移温度または転移温度範囲に到達し、その結果、上記の１００倍以上になる導電性の増加が起こった際に起こることを、図式的に示すことを、図３は意図したものである。この例では特に、高導電性への転移が起きた上記の５０℃の範囲内にある、第２の材料１８の中での上昇してゆく適切な温度へと、第２の材料１８を加熱するのに十分なほどに、既に第１の材料１６が加熱されており、その高導電性とは、その後は、材料１６の導電性よりも高いもののことである。そのため、第２の材料１８を通る――したがって第２の電流経路２２を通る――電流の流れは、（もしあるとして）第１の電流経路２０を通って流れる電流の流れよりも、既に大きくなっている。そうしたことが、図３においては、複数本の実線の第２の電流経路矢印２２と、第１の電流経路２０についての１本だけの破線矢印とによって、図式的に表されている。第２の材料１８の全体が、転移温度または転移温度範囲へと十分に加熱されているかもしれず、それによって、第２の電流経路２２が第２の材料１８の全体を包含する。あるいは、一例として、第２の材料１８のうちの、より小さな部分のみが十分に加熱されているのでもよく、それによって、最高の導電状態にある第２の電流経路２２は、第２の材料１８のうちで第１の材料１６に最も近い――そのため第１の電流経路２０に最も近い――部分のみを、構成する。
いずれにせよ、その時点で、第１の電流経路２０を通るそうした（もしあるとしても）減少した電流の流れは、第１の材料１６内部の温度が降下するという結果をもたらし、それによって、第２の材料１８内部の温度も降下するだろう。それによって、第２の電流経路２２内部の温度も、転移温度または転移温度範囲に到達して、それにより第２の電流経路２２内部の導電性が１００分の１以下に減少するまでは、上記の５０℃の温度範囲内において低下するだろう。そうしたことは、本質的には、第２の電流経路２２における、図２の低伝導状態への逆戻りであり、するとその後、電流は再び第１の電流経路２０を通って流れ始め、それは第２の電流経路２２を再び加熱し始めるのに十分である。そうしたことは、上記の５０℃の温度範囲内の転移温度または転移温度範囲まで続き、そこでは、第２の電流経路２２において１００倍以上になる導電性の増加が起こり、したがって、図３の最も高い伝導状態に戻る。そうしたことは、電極１２と１４との間で十分な電圧差が維持される限り、反復・継続し得る。したがって、電子デバイス１０は、温度制限装置として、かつ、電流密度制限装置として、動作し得る。材料組成、構成、および／または印加される電圧によって、電子デバイス１０は、本質的には、転移温度または転移温度範囲において、電極１２と１４との間でほとんど連続な電流の流れを作り出すように、動作することがある。あるいは、電子デバイス１０は、本質的には、転移温度または転移温度範囲において、電極１２と１４との間で離散的な電流パルスを主に作り出して送出するように、動作することがある。
図１は、電子デバイス１０についての、ただ一例に過ぎない構成を示す。別の、既存の構成、またはまだ開発されていない構成を用いてもよく、いくつかの例が、後続の図面に示されるとともに、以下に記述されている。例えば、図４は、別の実施形態の電子デバイス１０ａを示す。適切な箇所では、何らかの構成の差を「ａ」という接尾辞で示しつつ、上述の実施形態の同様の参照番号を用いた。図４では、第１の材料と第２の材料との相対位置が、図１におけるものと比べて、逆転されている。それにより、第１の電流経路２０ａと第２の電流経路２２ａが逆転されており、それぞれ図示された材料１６ａと１８ａの中にある。図４の構成は、図１の構成における１８の全体と比べて第２の材料１８ａの全体を十分に加熱しづらい場合がある。それでもなお、上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成が、使われ得る。
図１と図４の実施形態は、第１の材料１６／１６ａと第２の材料１８／１８ａとが直接的にお互いに対して当たっていること、そして、それによって第１の電流経路２０／２０ａと第２の電流経路２２／２２ａとが直接的にお互いに対して当たっていることを、示している。本文書においては、言及された材料同士または構造同士の、お互いに対する、少なくとも何らかの物理的に触れている接点がある場合には、材料、経路、または構造が、他のものに「直接的に当たって」いる。対照的に、「直接的に」が先行しない「……の上に（ｏｖｅｒ）」、「……の上に（ｏｎ）」、および「……に当たって（ａｇａｉｎｓｔ）」は、言及された材料同士または構造同士の、お互いに対する、物理的に触れている接点が、間に介在する（一つもしくは複数の）材料または（一つもしくは複数の）構造によって何もなくなった、という構造を包含するだけではなく、「直接的に当たっている」をも包含する。言及された二つの材料同士が、お互いに対して直接的に当たってはいない場合には、異なる組成の材料がそれらの間にある。本明細書で使われるように、「異なる組成」とは、ただ、お互いに対して直接的に当たっていることもあり得る、言及された二つの材料の部分同士が、化学的および／または物理的に異なることを要するのみであり、そのことは、例えば、仮にそうした材料が均質でないとしても言える。言及された二つの材料同士が、お互いに対して直接的に当たってはいない場合、「異なる組成」とは、ただ、その言及された二つの材料のうち、お互いに対して最も近い部分同士が、化学的および／または物理的に異なることを要するのみであり、そのことは、仮にそうした材料が均質でないとしても言える。図５は、第１の電流経路と第２の電流経路がお互いに対して直接的に当たってはいない、別の実施形態の電子デバイス１０ｂを示す。適切な箇所では、何らかの構成の差を「ｂ」という接尾辞または異なる参照番号で示しつつ、上述の実施形態の同様の参照番号を用いた。電子デバイス１０ｂは、物理的に第１の材料１６ｂと第２の材料１８との間のあらゆるところにある障壁材料４０を有する。例示的な障壁材料４０は、例えば、少なくとも５．０ｅＶのバンドギャップを有する、誘電体（例えば、二酸化ケイ素および／または窒化ケイ素）を含む。上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成が、使われてもよい。
電極１２と１４の各々は、他方の電極に向いている表面２６を有するものと見なし得る。一実施形態において、第１の電流経路は、そうした表面の各々に直接的に当たっている（例えば、図１の第１の電流経路２０は、第１の材料１６が表面２６に直接的に当たっているために、表面２６の各々に直接的に当たっている）。一実施形態において、第１の電流経路は、そうした表面の各々に直接的に当たってはいない（例えば、図４の第１の電流経路２０ａは、第１の材料１６ａが表面２６に直接的に当たっていないので、表面２６に直接的に当たっていない）。一実施形態において、第２の電流経路は、そうした表面の各々に直接的に当たっている（例えば、図４の第２の電流経路２２ａは、第２の材料１８ａが表面２６に直接的に当たっているために、表面２６の各々に直接的に当たっている）。一実施形態において、第２の電流経路は、そうした表面の各々に直接的に当たってはいない（例えば、図１の第２の電流経路２２は、第２の材料１８が表面２６に直接的に当たっていないので、表面２６に直接的に当たっていない）。
もう一つの例示的な別の実施形態の電子デバイス１０ｃを、図６および図７に示す。適切な箇所では、何らかの構成の差を「ｃ」という接尾辞または異なる参照番号で示しつつ、上述の実施形態の同様の参照番号を用いた。電子デバイス１０ｃにおいては、第１の材料１６ｃが環形をしているため、第１の電流経路２０ｃは、第２の電流経路２２ａの周囲を取り巻いている環状部４２を含む。そうした一実施形態において、環状部４２は、例えば図示されているように、電極１２と１４の各々の周囲をも取り巻いている。上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成を使ってもよい。
例えば、図８および図９の別の実施形態の電子デバイス１０ｄに関して示されているように、図６および図７の構成での構成要素の関係を、反転することもできる。適切な箇所では、何らかの構成の差を「ｄ」という接尾辞で示しつつ、上述の実施形態の同様の参照番号を用いた。電子デバイス１０ｄにおいては、材料１６と１８ｄとの構成上の関係のために、第１の電流経路２０の周囲を取り巻いている環状部４２を、第２の電流経路２２ｄが含んでいる。一実施形態において、環状部４２は、例えば図示されているように、電極１２と１４の各々の周囲を取り巻いている。上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成を使ってもよい。
もう一つの例示的な別の実施形態の電子デバイス１０ｅを、図１０および図１１に示す。適切な箇所では、何らかの構成の差を「ｅ」という接尾辞または異なる参照番号で示しつつ、上述の実施形態の同様の参照番号を用いた。電子デバイス１０ｅにおいては、第１の材料１６ｅおよび第２の材料１８ｅが表面２６に直接的に当たっているために、第１の電流経路２０ｅおよび第２の電流経路２２ｅが表面２６の各々に直接的に当たっている。さらに、第１の電流経路２０ｅは、第２の電流経路２２ｅの周囲を取り巻いている環状部４８を含む。もちろん、そうした関係を反転することもできるだろうし、それによって、第２の材料１８ｅ／第２の電流経路２２ｅが環状部として形成され、かつ、第１の材料１６ｅ／第１の電流経路２０ｅがその中心部に形成される（不図示）。いずれにせよ、上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成を使ってもよい。
上述の実施形態の各々は、それぞれの電子デバイスを縦方向のデバイスであるものとして示しており、そこでは、第１および第２の導電経路が、横方向において（つまり、少なくとも１つの、直線による断面において）お互いの傍らにある。本文書の文脈において、縦方向のデバイスとは、当該デバイスがその中または上にある基板の、第一の／主要な、水平方向に延びた、最も外側の表面に対して直交する、当該デバイスを通る主要な電流の流れによって特徴づけられ、かつ、３次元空間におけるそうした基板の向きとは無関係である。もちろん、例えば、横方向のデバイスや、斜め方向のデバイスや、それらの一つ以上の組み合わせなどの、別の構成を使ってもよく、ここで、そうした方向は、３次元空間におけるそうした基板の向きとは無関係の、そうした表面に対しての電流の流れの方向を指している。
上述の電子デバイスのうち任意のものを、そのメモリセルでの選択デバイスとして取り込んだメモリセルを、本発明の実施形態は含む。図１２を参照して、一つのそうした例示的メモリセル５０を図示し、説明する。適切な箇所では、何らかの構成の差を異なる参照番号で示しつつ、上述の実施形態の同様の参照番号を用いた。例示的メモリセル５０は、選択デバイス（例えば選択デバイス１０ｃ）と電気的に直列に結合された、プログラム可能なメモリデバイス５２を含む。例示的メモリセル５０における選択デバイスは、図６および図７の電子デバイス１０ｃに関して図示され、記述されているが、図１の構成、図４から図５の構成、図８から図１１の構成、またはその他の構成の、任意の他の選択デバイスを使ってもよい。さらに、既存の、またはまだ開発されていない、任意のプログラム可能なメモリデバイスを使ってもよい。プログラム可能なメモリデバイス５２は、プログラム可能な材料５６を間に挟んだ二つの導電性電極５４および１２を含むものとして図示されており、一実施形態においては、そうした電極のうちの一方（例えば電極１２）が、選択デバイス１０ｃとプログラム可能なメモリデバイス５２との、同一の共有電極をなす。好適な、プログラム可能な材料は、個々のメモリセルによる情報の格納を可能とするための、二つ以上の選択可能なメモリ状態を有する。セルの読み出しは、プログラム可能な材料がそれらの状態のうちのいずれであるのかについての判定を含み、セルへの情報の書き込みは、プログラム可能な材料を所定の状態にすることを含む。ある種のプログラム可能な材料は、リフレッシュなしにメモリ状態を保ち、それゆえ、不揮発性メモリセルに組み込まれることがある。既存の、またはまだ開発されていない、任意のプログラム可能な材料５６を使ってよい。一実施形態において、プログラム可能なメモリデバイス５２は、不揮発性である。
メモリセル５０を有する集積回路（不図示）は、一つのメモリアレイまたはサブアレイに関連して製造された、何千個または何百万個ものそうしたメモリセルを有することが多いだろうが、本明細書での開示には特別重要というわけではない。そうしたアレイまたはサブアレイは、線同士が交差する場所で線同士の間に個々のメモリセル５０を備えた、複数のアクセス線および複数の選択線を備えることが多いだろう。個々のメモリセルを、個々のアクセス線の一部と、交差する個々の選択線の一部とを含むものだ、と見なしてもよい。例えば、選択デバイス１０ｃの電極１４は、導電路７５として、もしくは導電路７５を介して、アクセス線もしくは選択線の一部と接続していてもよく、または当該一部を含んでいてもよいし、メモリデバイス５２の電極５４は、導電路８５として、もしくは導電路８５を介して、アクセス線もしくは選択線のうちの他方の一部と接続していてもよく、または当該一部を含んでいてもよい。
一実施形態では、例えば、プログラム可能な材料５６が強誘電体材料であるような強誘電体キャパシタを、メモリデバイス５２が含む。遷移金属酸化物、ジルコニウム、酸化ジルコニウム、ハフニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、およびチタン酸バリウムストロンチウムのうちの一つ以上を有し、かつ、シリコン、アルミニウム、ランタン、イットリウム、エルビウム、カルシウム、マグネシウム、ストロンチウム、および希土類元素のうちの一つ以上を含むドーパントを内部に有することもある強誘電体を、例示的な強誘電体材料１９は含む。二つの具体例は、ＨｆｘＳｉｙＯｚとＨｆｘＺｒｙＯｚである。上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成を使ってもよい。
本発明の実施形態は、電流を流す方法を含む。そうした方法は、二つの電極の間に存在する回路的に並列な二つの電流経路を動作させることを含む。電流経路のうちの一方は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示す。そうした電流経路は、その５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少をも示す。上述の動作させることは、以下のことを順に繰り返すことを含む。
ａ） 上記二つの電極の間の他方の電流経路を通る電流であって、上記５０℃の温度範囲の中で上記一方の電流経路を加熱して、上記一方の経路における導電性を１００倍以上に増加させるとともに、以後は上記他方の電流経路を流れるいかなる電流よりも上記導電性が大きくなるようにするのに十分な電流を、流すこと、および
ｂ） 上記一方の電流経路内の温度が上記５０℃の温度範囲の中で低下して上記一方の経路の導電性を１００分の１以下に低下させるまで、上記他方の電流経路を通る、もしあるとしても減少した電流の流れが、上記他方の電流経路内の温度を低下させること。
本発明による方法を実行する際には、上述のような任意の他の（一つもしくは複数の）属性または（一つもしくは複数の）構成を使ってもよい。
［結論］
いくつかの実施形態では、電子デバイスが二つの導電性電極を含む。第１の電流経路は、電極の一方から他方へと延びており、０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する。第２の電流経路は、上記の一方の電極から他方へと延びており、第１の電流経路と回路的に並列である。第２の電流経路は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、その５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す。
いくつかの実施形態では、選択デバイスと電気的に直列に結合されたプログラム可能なメモリデバイスを、メモリセルが含む。選択デバイスは二つの導電性電極を含む。第１の電流経路は、電極の一方から他方へと延びており、０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する。第２の電流経路は、上記の一方の電極から他方へと延びており、第１の電流経路と回路的に並列である。第２の電流経路は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、その２５℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す。
いくつかの実施形態では、電流を流す方法が、二つの電極の間に存在する回路的に並列な二つの電流経路を動作させることを含む。電流経路のうちの一方は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、上記５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す。上述の動作させることは、以下の（ａ）および（ｂ）を順に繰り返すことを含む。（ａ）上記二つの電極の間の他方の電流経路を通る電流であって、上記５０℃の温度範囲の中で上記一方の電流経路を加熱して、上記一方の経路における導電性を上記のとおり１００倍以上に増加させるとともに、以後は上記他方の電流経路を流れるいかなる電流よりも上記導電性が大きくなるようにするのに十分な電流を、流すこと、および、（ｂ）上記一方の電流経路内の温度が上記５０℃の温度範囲の中で低下して上記一方の経路の導電性を上記のとおり１００分の１以下に低下させるまで、上記他方の電流経路を通る、もしあるとしても減少した電流の流れが、上記他方の電流経路内の温度を低下させること。
法令にしたがって、本明細書に開示される主題を、構造に関する特徴および方法に関する特徴について、ほぼ具体的な言葉で記述してきた。しかし、本明細書に開示されている手段は例示的実施形態を含むものであるため、請求項は、図示および記述された具体的な特徴に限定されるわけではない、ということが理解されるべきである。よって、請求項には、言葉で表現された文言どおりの完全な範囲が与えられるべきであるし、また、請求項は、均等論にしたがって適切に解釈されるべきである。

Claims (35)

  1. 二つの導電性電極と、
    ０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する、前記電極の一方から他方への第１の電流経路と、
    前記第１の電流経路と回路的に並列な、前記一方の電極から前記他方への第２の電流経路であって、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、前記５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す、第２の電流経路と、
    を含む電子デバイス。
  2. 前記第２の電流経路における、前記１００倍以上になる導電性の増大および前記１００分の１以下になる導電性の減少が、前記５０℃の温度範囲の中での温度変化の速度とは独立である、請求項１のデバイス。
  3. 前記１００倍以上に増大した状態の前記第２の電流経路が、少なくとも１０ジーメンス／ｃｍの導電性を有する、請求項１のデバイス。
  4. 前記第２の電流経路が、前記５０℃の温度範囲の中で上昇する温度に対して、１，０００倍以上になる導電性の増大を示すとともに、前記５０℃の温度範囲の中で下降する温度に対して、１，０００分の１以下になる導電性の減少を示す、請求項１のデバイス。
  5. 前記第２の電流経路が、前記５０℃の温度範囲の中で上昇する温度に対して、１０，０００倍以上になる導電性の増大を示すとともに、前記５０℃の温度範囲の中で下降する温度に対して、１０，０００分の１以下になる導電性の減少を示す、請求項１のデバイス。
  6. 前記５０℃の温度範囲が４００℃から５００℃の範囲内に完全に収まる、請求項１のデバイス。
  7. 前記５０℃の温度範囲が５００℃から６００℃の範囲内に完全に収まる、請求項１のデバイス。
  8. 前記第２の電流経路における、前記１００倍以上になる導電性の増大および前記１００分の１以下になる導電性の減少が起こる前記温度範囲が、３００℃から８００℃の間での３５℃以下のものである、請求項１のデバイス。
  9. 前記第２の電流経路における、前記１００倍以上になる導電性の増大および前記１００分の１以下になる導電性の減少が起こる前記温度範囲が、３００℃から８００℃の間での２５℃以下のものである、請求項１のデバイス。
  10. 前記第１の電流経路と前記第２の電流経路とが、お互いに対して直接的に当たっている、請求項１のデバイス。
  11. 前記第１の電流経路と前記第２の電流経路とが、お互いに対して直接的に当たってはいない、請求項１のデバイス。
  12. 前記二つの電極の間における前記第２の電流経路が均質である、請求項１のデバイス。
  13. 前記二つの電極の間における前記第２の電流経路が均質ではない、請求項１のデバイス。
  14. 前記デバイスが縦方向のデバイスであり、前記第１の電流経路と前記第２の電流経路とが、横方向においてお互いの傍らにある、請求項１のデバイス。
  15. 前記第２の電流経路が、３００℃未満では１０ジーメンス／ｃｍ以下の導電性を有する、請求項１のデバイス。
  16. 前記第１の電流経路が、非晶質シリコン、多結晶シリコン、ゲルマニウム、およびカルコゲナイド・ガラスのうちの一つ以上を主として含む、請求項１のデバイス。
  17. 前記第２の電流経路が一つ以上のモット絶縁体を主として含む、請求項１のデバイス。
  18. 前記モット絶縁体が酸化バナジウムを含む、請求項１７のデバイス。
  19. 前記第２の電流経路が一つ以上の遷移金属酸化物を主として含む、請求項１のデバイス。
  20. 前記二つの電極の各々が他方の電極に向いている表面を有し、前記第１の電流経路が前記表面の各々に直接的に当たっている、請求項１のデバイス。
  21. 前記二つの電極の各々が他方の電極に向いている表面を有し、前記第１の電流経路が前記表面の各々に直接的に当たってはいない、請求項１のデバイス。
  22. 前記二つの電極の各々が他方の電極に向いている表面を有し、前記第２の電流経路が前記表面の各々に直接的に当たっている、請求項１のデバイス。
  23. 前記二つの電極の各々が他方の電極に向いている表面を有し、前記第２の電流経路が前記表面の各々に直接的に当たってはいない、請求項１のデバイス。
  24. 前記二つの電極の各々が他方の電極に向いている表面を有し、前記第１の電流経路および前記第２の電流経路が前記表面の各々に直接的に当たっている、請求項１のデバイス。
  25. 前記第２の電流経路の周囲を取り巻いている環状部を前記第１の電流経路が含む、請求項１のデバイス。
  26. 前記環状部が前記二つの電極の各々の周囲を取り巻いている、請求項２５のデバイス。
  27. 前記第１の電流経路の周囲を取り巻いている環状部を前記第２の電流経路が含む、請求項１のデバイス。
  28. 前記環状部が前記二つの電極の各々の周囲を取り巻いている、請求項２７のデバイス。
  29. メモリセルであって、
    選択デバイスと電気的に直列に結合されたプログラム可能なメモリデバイスを含み、前記選択デバイスが、
    二つの導電性電極と、
    ０．５ｅＶから３．０ｅＶの主要な熱活性化される伝導活性化エネルギーを有する、前記電極の一方から他方への第１の電流経路と、
    前記第１の電流経路と回路的に並列な、前記一方の電極から前記他方への第２の電流経路であって、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、前記５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示す、第２の電流経路と
    を含む、メモリセル。
  30. 前記プログラム可能なメモリデバイスが不揮発性である、請求項２９のメモリセル。
  31. 前記メモリデバイスが強誘電体キャパシタを含む、請求項３０のメモリセル。
  32. プログラム可能な材料を間に挟んだ二つの導電性電極を前記プログラム可能なメモリデバイスが含み、前記選択デバイスの前記二つの導電性電極のうちの一方と、前記メモリデバイスの前記二つの導電性電極のうちの一方とが、同一の共有電極である、請求項２９のメモリセル。
  33. 前記第２の電流経路における、前記１００倍以上になる導電性の増大および前記１００分の１以下になる導電性の減少が起こる前記温度範囲が、３００℃から８００℃の間での３５℃以下のものである、請求項２９のメモリセル。
  34. 前記第２の電流経路における、前記１００倍以上になる導電性の増大および前記１００分の１以下になる導電性の減少が起こる前記温度範囲が、３００℃から８００℃の間での２５℃以下のものである、請求項２９のメモリセル。
  35. 電流を流す方法であって、
    二つの電極の間に存在する回路的に並列な二つの電流経路を動作させることを含み、
    前記電流経路のうちの一方は、３００℃から８００℃の間での、５０℃以下の温度範囲の中で上昇する温度に対して、１００倍以上になる導電性の増大を示すとともに、前記５０℃の温度範囲の中で下降する温度に対して、１００分の１以下になる導電性の減少を示し、
    前記動作させることが、以下の
    前記二つの電極の間の他方の電流経路を通る電流であって、前記５０℃の温度範囲の中で前記一方の電流経路を加熱して、前記一方の経路における導電性を前記のとおり１００倍以上に増加させるとともに、以後は前記他方の電流経路を流れるいかなる電流よりも前記導電性が大きくなるようにするのに十分な電流を、流すこと、および
    前記一方の電流経路内の温度が前記５０℃の温度範囲の中で低下して前記一方の経路の導電性を前記のとおり１００分の１以下に低下させるまで、前記他方の電流経路を通る、もしあるとしても減少した電流の流れが、前記他方の電流経路内の温度を低下させること
    を順に繰り返すことを含む、
    方法。
JP2017540845A 2015-02-05 2016-01-11 電子デバイス、メモリセル、および電流を流す方法 Active JP6526214B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/615,188 US9269899B1 (en) 2015-02-05 2015-02-05 Electronic device, memory cell, and method of flowing electric current
US14/615,188 2015-02-05
PCT/US2016/012788 WO2016126375A1 (en) 2015-02-05 2016-01-11 Electronic device, memory cell, and method of flowing electric current

Publications (2)

Publication Number Publication Date
JP2018508990A true JP2018508990A (ja) 2018-03-29
JP6526214B2 JP6526214B2 (ja) 2019-06-05

Family

ID=55314752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017540845A Active JP6526214B2 (ja) 2015-02-05 2016-01-11 電子デバイス、メモリセル、および電流を流す方法

Country Status (7)

Country Link
US (1) US9269899B1 (ja)
EP (1) EP3254288B1 (ja)
JP (1) JP6526214B2 (ja)
KR (1) KR102101545B1 (ja)
CN (1) CN107251148B (ja)
TW (1) TWI575518B (ja)
WO (1) WO2016126375A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US11158793B2 (en) * 2019-03-28 2021-10-26 International Business Machines Corporation Multivalent oxide spacers for analog switching resistive memory
US11430514B2 (en) * 2021-01-12 2022-08-30 International Business Machines Corporation Setting an upper bound on RRAM resistance

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917878A (ja) * 1995-06-30 1997-01-17 Samsung Electron Co Ltd 半導体装置のヒューズ素子
US6653704B1 (en) * 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
WO2004057676A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
EP1628341A2 (en) * 2004-08-21 2006-02-22 Samsung Electronics Co.,Ltd. Antiferromagnetic/paramagnetic resistive device, non-volatile memory and method for fabricating the same
US20070274121A1 (en) * 2005-06-17 2007-11-29 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US20090251950A1 (en) * 2008-04-08 2009-10-08 Ulrich Klostermann Integrated Circuit, Memory Cell Arrangement, Thermal Select Magneto-Resistive Memory Cell, Method of Operating a Thermal Select Magneto-Resistive Memory Cell, and Method of Manufacturing a Thermal Select Magneto-Resistive Memory Cell
US20090296449A1 (en) * 2008-06-02 2009-12-03 Stefan Slesazeck Integrated Circuit and Method of Operating an Integrated Circuit
US20110007551A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Non-Volatile Memory Cell with Non-Ohmic Selection Layer
JP2011040483A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 抵抗変化メモリ
US20120104346A1 (en) * 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
US20140029327A1 (en) * 2012-07-24 2014-01-30 John Paul Strachan Bipolar resistive switch heat mitigation
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238151B2 (en) * 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
CN101924501A (zh) * 2010-03-09 2010-12-22 王仁会 热驱动式热电互化温差放大器
US8791447B2 (en) * 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
CN103884928B (zh) * 2012-12-21 2017-06-23 中国科学院金属研究所 力电热多场耦合作用下微电子产品可靠性测试平台
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US10062842B2 (en) * 2015-01-30 2018-08-28 Hewlett Packard Enterprise Development Lp Composite selector electrodes

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917878A (ja) * 1995-06-30 1997-01-17 Samsung Electron Co Ltd 半導体装置のヒューズ素子
US6653704B1 (en) * 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
WO2004057676A2 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device with phase change material and parallel heater
EP1628341A2 (en) * 2004-08-21 2006-02-22 Samsung Electronics Co.,Ltd. Antiferromagnetic/paramagnetic resistive device, non-volatile memory and method for fabricating the same
US20070274121A1 (en) * 2005-06-17 2007-11-29 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US20090251950A1 (en) * 2008-04-08 2009-10-08 Ulrich Klostermann Integrated Circuit, Memory Cell Arrangement, Thermal Select Magneto-Resistive Memory Cell, Method of Operating a Thermal Select Magneto-Resistive Memory Cell, and Method of Manufacturing a Thermal Select Magneto-Resistive Memory Cell
US20090296449A1 (en) * 2008-06-02 2009-12-03 Stefan Slesazeck Integrated Circuit and Method of Operating an Integrated Circuit
US20110007551A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Non-Volatile Memory Cell with Non-Ohmic Selection Layer
JP2011040483A (ja) * 2009-08-07 2011-02-24 Toshiba Corp 抵抗変化メモリ
US20120104346A1 (en) * 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
US20140029327A1 (en) * 2012-07-24 2014-01-30 John Paul Strachan Bipolar resistive switch heat mitigation
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same

Also Published As

Publication number Publication date
TW201643875A (zh) 2016-12-16
TWI575518B (zh) 2017-03-21
EP3254288B1 (en) 2019-07-31
JP6526214B2 (ja) 2019-06-05
KR20170105090A (ko) 2017-09-18
US9269899B1 (en) 2016-02-23
WO2016126375A1 (en) 2016-08-11
EP3254288A1 (en) 2017-12-13
CN107251148A (zh) 2017-10-13
CN107251148B (zh) 2020-10-16
EP3254288A4 (en) 2018-10-10
KR102101545B1 (ko) 2020-04-17

Similar Documents

Publication Publication Date Title
US11706929B2 (en) Memory cells
US10680057B2 (en) Methods of forming a capacitor comprising ferroelectric material and including current leakage paths having different total resistances
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US9159915B2 (en) Phase change memory with threshold switch select device
KR20180137580A (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US7724562B2 (en) Electrochemical memory with heater
CN1783336A (zh) 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法
US10600958B2 (en) Resistive memory device
US20140145140A1 (en) Variable resistance memory device
KR102022737B1 (ko) 개선된 스위칭 거동을 갖는 저항성 스위칭 메모리 엘리먼트들을 형성하기 위한 방법
JP6526214B2 (ja) 電子デバイス、メモリセル、および電流を流す方法
US9716224B2 (en) Memristor devices with a thermally-insulating cladding
JP5940924B2 (ja) 低電力で動作する半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190507

R150 Certificate of patent or registration of utility model

Ref document number: 6526214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250