JP5688196B2 - 超薄型多層構造相変化メモリ素子 - Google Patents

超薄型多層構造相変化メモリ素子 Download PDF

Info

Publication number
JP5688196B2
JP5688196B2 JP2013096868A JP2013096868A JP5688196B2 JP 5688196 B2 JP5688196 B2 JP 5688196B2 JP 2013096868 A JP2013096868 A JP 2013096868A JP 2013096868 A JP2013096868 A JP 2013096868A JP 5688196 B2 JP5688196 B2 JP 5688196B2
Authority
JP
Japan
Prior art keywords
phase change
antimony
layer
change memory
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013096868A
Other languages
English (en)
Other versions
JP2013236079A (ja
Inventor
金重勳
張志仲
朱勇青
Original Assignee
逢甲大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 逢甲大學 filed Critical 逢甲大學
Publication of JP2013236079A publication Critical patent/JP2013236079A/ja
Application granted granted Critical
Publication of JP5688196B2 publication Critical patent/JP5688196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Description

本発明は、メモリ素子に関し、特に不揮発性の相変化メモリ素子の構造及び材料に関する。
科学技術の発展に伴い、メモリに対する要求はますます高まっている。高い信頼性のほか、保存速度が速いこと、繰り返し使用回数が多いこと、容量が大きいことも基本的な要求となっている。これに対し、次世代を担うメモリとして不揮発性メモリが数多く開発されている。例えば、磁気抵抗メモリ、酸化物抵抗メモリ、強誘電体メモリ、相変化メモリなどがそれである。このうち相変化メモリ（ｐｈａｓｅ−ｃｈａｎｇｅ ｍｅｍｏｒｙ、 ＰＣＭ）は、「アモルファス状態」と「結晶状態」との間で高速且つ可逆的に相変化することの可能な材料を用いるものであり、そのアモルファス状態の高抵抗と結晶状態の低抵抗とを利用することで、高度な判別率を提供し、２ビット又はマルチビットの不揮発性保存に用いることができる。
その他の発展中の不揮発メモリ技術に比べ、相変化メモリは、動作速度、データ保存密度、素子信頼性、製造プロセスの適応性及びコストにおいて、より優れた競争力を有する。そのため相変化メモリは、より高密度の独立型又は埋め込み型のメモリへの応用に適している。従って、相変化メモリは、現在商業化され主流となっている揮発性メモリである埋め込み型のダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）と不揮発性メモリであるフラッシュメモリ（ＦＬＡＳＨ）とに取って代わる可能性が極めて高いと考えられ、新世代の不揮発性半導体メモリの主流となることが見込まれている。特に、半導体製造プロセスが３２ナノメートル以下のリソグラフィへと進歩するに当たり、メモリ素子の保存ユニットにおける線幅がますます小さくなると、相変化メモリに必要な動作電流もそれに伴って低減され、この点が相変化メモリ技術の発展に高い優位性をもたらしている。
従来の相変化メモリ材料としては、主にカルコゲン化合物が用いられ、特にテルルの３元系であるゲルマニウム・アンチモン・テルル（Ｇｅ−Ｓｂ−Ｔｅ）が最も幅広く研究されている。このうちＧｅ２Ｓｂ２Ｔｅ５成分は優れた材料特性を有するため、相変化光ディスクとソリッドステートメモリ素子の商品において幅広く実際に応用されている。Ｇｅ２Ｓｂ２Ｔｅ５は、アモルファス状態と結晶状態との間を高速で切り替えることが可能であり、アモルファス状態と結晶状態との電気抵抗の差が５から６桁にも達し、アモルファス状態の結晶化温度が約１６０〜１８０℃、融点が約６３５℃である。
但し、Ｇｅ２Ｓｂ２Ｔｅ５には依然として改善すべき点が存在する。即ち、その結晶化温度が低いために熱安定性が悪くなり、データを十年保存する温度が僅か８６〜９３℃の間であり、少なくとも１００℃という最低限の規格要求を満たすことができず、且つその融点が高く、製造プロセスにおいてそれを融解するには比較的多くのエネルギーを消耗する必要がある。また、Ｇｅ２Ｓｂ２Ｔｅ５はカルコゲン化合物を主体としており、このうちテルル（Ｔｅ）が高い揮発性と毒性を有するため、現行の半導体製造プロセス設備及び環境を汚染する懸念がある。且つ、テルルには、メモリ素子において、異なる材料層同士における熱拡散の問題が存在している。即ち、メモリ素子が繰り返し読み書き動作を行うと、テルルは上下の積層又は電極層に拡散しやすくなり、本来の成分比からずれたり或いは空孔を生じたりする。これらはいずれも素子の寿命と信頼性が低下する原因となる。且つ、Ｇｅ２Ｓｂ２Ｔｅ５はアモルファスと結晶との間における体積変化率が過大となり、９．５％にも達するため、長期にわたって動作を繰り返すと、薄膜の基質が破壊され、ひいては薄膜が破裂し又はアイランド状に凝集してしまい、同様に信頼性の問題を生じる。
従って、技術的に先行するメモリメーカや多くの研究機関は、いずれもＧｅ２Ｓｂ２Ｔｅ５について改良を試みている。例えば、窒素（Ｎ）、酸素（Ｏ）、ケイ素（Ｓｉ）などを第４元素ひいては第５元素として添加し、或いは、二酸化ケイ素（ＳｉＯ２）など別の化合物を加えることが行われた。しかしながら、元素を添加すると、材料系が当然４元又は５元以上の複雑なものとなり、これによって材料成分の配合比を正確に調整制御する難易度が大幅に上昇し、それと同時に相変化メモリ素子の信頼性を低下させる問題があった。
また、いくつかの研究機関によって、テルル成分を含まない２元合金を新たな相変化メモリ材料とすることが提出されている。このうちアンチモン（Ｓｂ）基２元合金は、成長制御型の結晶化メカニズムを有し、アモルファス状態と結晶状態との間を高速で切り替えることが可能であることから、幅広い開発が行われている。例えば、T. Zhang, Z. Song, F. Wang, B. Liu, S. Fengらによって提出された非特許文献１、T. J. Park, D. H. Kim, S. J. Park, S. Y. Choi, S. M. Yoon, K. J. Choi, N. Y. Lee, B. G. Yuらによって提出された非特許文献２、F. Rao, Z. Song, K. Ren, X. Li, L. Wu, W. Xi, B. Liuらによって提出された非特許文献３、及びC. C. Chang, P. C. Chang, K. F. Kao, T. R. Yew, M. J. Tsai, T. S. Chinによって提出された非特許文献４が挙げられる。しかしながら、これら２元合金では、結晶状態時に相互に分離する、即ち、アモルファス状態から２つの結晶層が形成されてしまうという問題を回避することができない。これはメモリ素子にとって、信頼性に関わる重大な問題である。従って、単一元素を相変化メモリ材料として使用することができれば、最も理想的な選択肢となる。本願の発明者がかつて提出した台湾の特許文献１は、こうした問題を技術的に克服した成果の一つである。
その後、科学者によって、単元素であるアンチモン又はビスマスを相変化メモリ材料として用いることができるか否かについて研究がなされたが、材料学者は２０世紀中葉において、単一のアンチモン元素を薄膜にメッキすることで相変化メモリ材料を構成した場合、アンチモンの膜厚がある臨界点以下とならない限り、室温下でメッキすることにより自発的結晶化が起こることを既に発見していた。この臨界値は、蒸着速度、基板、真空度、膜メッキ方法などの条件によってかなりの相違が生じる。例えば、古くは１９５８年、Palatnik及びKosevichは、金属又はガラス基板にメッキされたアンチモン膜の臨界膜厚が１５〜２５ナノメートル（ｎｍ）であることを発見している（非特許文献５）。１９６３年、H. Horikoshi, N. Tamuraは、蒸着速度が３５ナノメートル／分（ｎｍ／ｍｉｎ）であり、ガラス基板にメッキされたアンチモン膜の臨界膜厚が５０ｎｍであることを発見している（非特許文献６）。１９７６年、A. Kinbara, M. Ohmura, A. Kikuchiらが実現した臨界膜厚は１２．８ｎｍであり、彼らによって、結晶化温度は、膜厚が１００ｎｍから１０ｎｍまで低下するに伴い、大幅に上昇することが発見され、更に、ケルビン（Ｋ）を単位とする結晶化温度（Ｔｃ）と、ナノメートル（ｎｍ）を単位とする膜厚（ｄ）との関係はＴｃ＝Ｔ０＋Ｃ／ｄであり、そのうちＴ０とＣは定数であり、それぞれ２５０Ｋと１ｎｍであることが導き出されている（非特許文献７）。１９８５年、M. Hashimotoは、超高真空下でコロジオン（ｃｏｌｌｏｉｄｉｏｎ）フィルムに蒸着された純アンチモン膜の臨界膜厚が１１〜１６ｎｍであり、純ビスマスを用いた場合では臨界膜厚が８〜９ｎｍであることを発見している（非特許文献８）。しかしながら。これらアモルファス膜の結晶化温度はいずれも室温よりやや高いに過ぎないため、依然として実用化することができない。
結晶化温度が低すぎるために実用化できないという問題を解決するために、引き続き様々な研究が行われている。特許文献２において、臨界膜厚以下のアンチモン膜内に大量の酸素及び窒素を約３０原子パーセント（ａｔ％）添加することで、結晶化温度を大幅に上昇させることができ、数十回の記憶動作を達成することができることが開示されている。また、特許文献３において、膜厚を５ｎｍ以下に制御することによって純アンチモン膜の結晶化温度を上昇させる相変化メモリが開示されているが、この開示内容は、Kinbaraらによる１９７６年の研究（上記非特許文献７）と同様であり、実現しようとする膜厚はより薄いものの、同じくＴｃ＝Ｔ０＋Ｃ／ｄの式によって表現することができ、そのＴ０とＣはそれぞれ３４５Ｋと２５０ｎｍである。また、上記特許文献３においては、厚さが５ｎｍのアンチモン膜のＴｃは３０℃（３０３Ｋ）に過ぎず、４ｎｍの場合もＴｃは１４０℃（４１３Ｋ）に過ぎず、依然として相変化メモリに応用することは難しい。従って、如何にして、単元素であるアンチモンを薄くなり過ぎないように制御し、例えば５ｎｍに制御しつつ、且つ結晶化温度をＧｅ２Ｓｂ２Ｔｅ５と同等（１６０〜１８０℃）まで大幅に上昇させるかが、極めて重要な問題となっている。
台湾特許出願公開第２０１１３８１７２号明細書 米国特許第７８０７９８９号明細書 米国特許出願公開第２００９／０２１２２７４号明細書
T. Zhang, Z. Song, F. Wang, B. Liu, S. Feng, Applied PhysicsLetters, vol.91, 222102 (2007) T. J. Park, D. H. Kim, S. J. Park, S. Y. Choi, S. M. Yoon, K. J.Choi, N. Y. Lee, B. G. Yu, Japanese Journal of Applied Physics, Vol.46, pp.L543-L545(2007) F. Rao, Z. Song, K. Ren, X. Li, L. Wu, W. Xi, B. Liu, AppliedPhysics Letters, Vol.95, 032105 (2009) C.C.Chang, P.C.Chang, K.F.Kao, T.R.Yew, M.J.Tsai, T.S.Chin, IEEETransactions on Magnetics, Vol.47, pp.645-647 (2011) Palatnik, Kosevich, Soviet Physics Doklady, Vol.3, p.818 (1958) H.Horikoshi, N.Tamura, Japanese Journal of Applied Physics, Vol.2,pp.328-336 (1963) A. Kinbara, M. Ohmura, A. Kikuchi, Thin Solid Films, Vol.34,pp.37-40 (1976) M.Hashimoto, Thin Solid Films, Vol.130, pp.171-180 (1985)
本発明が解決しようとする相変化メモリに係る主な技術的課題は、要約すると以下の通りである。
１．従来の相変化メモリ材料は３元又はそれ以上の多元合金であり、大面積の製造プロセスにおいて組成均一度の制御性が好ましくない問題があった。一方、本願は、単一元素又はドープされた元素単相によってこの問題を解決している。
２．従来の相変化メモリ材料は、相変化時に体積変化が一割近くと過大になり、書き消しが繰り返された後に層剥離が生じやすくなる問題があった。一方、本願は、相変化材料の設計及び添加物によって、基本的に体積変化が３％未満となるようにしている。
３．従来の相変化メモリ材料は、リセット状態において、電気抵抗のドリフトが過大となり、マルチレベルメモリの信頼性が損なわれる問題があった。一方、本願は、これを解決するための対策を開示するとともに実施例に明示している。
先行技術から分かるように、現在の相変化メモリは、その応用上、相変化材料の結晶化温度が高すぎることに制限され、新たな材料を使用することができない。また、厚さを薄くする際、薄過ぎると信頼性を損なう問題も生じる。こうした状況に鑑みて、本発明は実行可能な解決策として、上下の保護バリア層でアンチモン膜を挟み込んで相変化メモリユニットとする手段を提示することにより、サンドイッチのような３層構造において純アンチモン膜の結晶化温度をより大幅に上昇させることができるようにする。また、本発明は、固体溶解度の範囲内において元素を添加することによって、単相を維持する状況において、各種のメモリ性能を調整制御できるようにすることも開示する。以下、本発明について詳しく説明する。
まず、本発明が提示する超薄型多層構造相変化メモリ素子に含まれる部材や各層構造において、第１又は第２に分けたものがあるが、それらは素子構造を説明しやすくするために命名したものに過ぎず、それらはそれぞれ相対位置が異なるに過ぎず、材料の選択上は同一であることを予め明記しておく。
薄膜を研究している者にとって、薄膜の厚さの定義は１マイクロメートル（μｍ）以下の膜であり、一般に工業上常用されている薄膜の厚さは通常５００〜１００ナノメートル（ｎｍ）の間であることは周知の事実である。厚さが１００ｎｍ未満であると非常に薄い薄膜の分類に属し、５０ｎｍ以下の厚さになると極薄の薄膜の分類に属する。超薄膜の厚さには明確な定義はない。本発明で言う超薄膜とは、３０ｎｍ以下の厚さであり、３００オングストローム以下の厚さと同じであり、約１１５層のアンチモン原子が密に充填された厚さ（単一のアンチモン原子の直径は３．０４オングストローム）に相当する。更に特定すると、１５ｎｍ以下であり、５８個のアンチモン原子が密に充填された厚さである。厚さ５ｎｍの薄膜は、１９個のアンチモン原子が密に充填された厚さである。本発明に係る最も薄い超薄膜の厚さは２ｎｍであり、僅か８層のアンチモン原子の厚さであり、連続薄膜を維持することが難しく、アイランド状構造に凝集する傾向にある。本発明は更に、アンチモン超薄膜の厚さを２ｎｍ以上とすることによって初めて連続薄膜を容易に形成することができ、より好ましくは５ｎｍ以上とすることを開示する。
本発明が開示する超薄型多層構造相変化メモリ素子は、シリコン基材と、前記シリコン基材の上方に位置し、両側にそれぞれ保護バリア層が設けられた超薄型相変化材料層を含むことによって、「前記保護バリア層／前記超薄型相変化材料層／前記保護バリア層」の３層構造ユニットとして構成された１つ乃至複数の相変化メモリユニットと、前記１つ乃至複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第１の電極及び第１の導電バリア層を含む第１の電極集合体層と、前記１つ乃至複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第２の電極及び第２の導電バリア層を含む第２の電極集合体層と、前記シリコン基材の上方に位置する誘電体層と、を含むことを特徴とする。
ここで、当該超薄型相変化材料層の単層の厚さは２ナノメートル〜３０ナノメートルであり、且つ当該相変化メモリユニットが複数の場合、各相変化メモリユニットにおける超薄型相変化材料層の厚さは異なっていてもよい。当該複数の相変化メモリユニット内の各超薄型相変化材料層の材料の種類も層毎に異なっていてもよい。これによって設計者に多くの選択肢を提供することができる。
超薄型相変化材料層に用いられる材料は、厚さが１５ナノメートルの場合、結晶化温度は１００℃を下回ることがなく、厚さが１５ナノメートルから５ナノメートルまで低下した場合、結晶化温度は少なくとも５０℃上昇し、且つ、相変化発生時の体積変化量が３％未満であることを特徴とする。
超薄型相変化材料層に用いられる材料は、純アンチモン元素又はドープされたアンチモン単相固溶体であってもよく、純ビスマス元素又はドープされたビスマス単相固溶体であってもよい。ドープされたアンチモン単相固溶体とは、含有量が１〜１８原子パーセント（ａｔ％）の間であり、炭素、窒素、酸素、ホウ素、アルミニウム、ガリウム、ビスマス、テルル、ケイ素、ゲルマニウムのうちの一つ又はそれらの組み合わせから選ばれるドーパントを、固溶度の範囲内において添加したものを指す。また、ドープされたビスマス単相固溶体とは、含有量が１〜１８原子パーセントの間であり、ガリウム、アンチモン、ケイ素、ゲルマニウム、炭素、窒素、酸素のうちの一つ又はそれらの組み合わせから選ばれるドーパントを、固溶度の範囲内において添加したものを指す。上記に列記したドープされた元素又はその含有量は、例示説明に用いるものに過ぎず、本発明に定義された特性を満たす元素であれば、いずれも本発明に係る特許発明の技術的範囲に含まれる。
また、超薄型相変化材料層は、絶縁ナノ粒子とアンチモンの純相又はビスマスの純相との組み合わせからなる粒子状の超薄膜であってもよい。当該絶縁ナノ粒子は、サイズが膜厚より小さく、含有量が３〜５０モルパーセント（ｍｏｌ％）の間である。粒子状の超薄膜における当該絶縁ナノ粒子は、酸化物、窒化物、炭化物、ケイ化物、ホウ化物、アンチモン化物の一つ又はそれらの組み合わせから選ばれる。
第１の導電バリア層及び第２の導電バリア層の材料は、室温下での電気抵抗率が１０００ｍΩ−ｃｍ未満であり、一般的には０．１〜５００ｍΩ−ｃｍの間であり、少なくとも１０００℃においても依然として安定した固体状態を維持することができ、且つ超薄型相変化材料層との間で物理的又は化学的反応を起こさないものである。これらの導電バリア層は、タングステン、モリブデン、ルテニウム、タンタル、レニウム、イリジウム、炭化ケイ素、ケイ化モリブデン、六ホウ化ランタン、チタン炭化物、タンタル炭化物、チタンホウ化物、アンチモンハフニウム化物、ルテニウム酸化物、チタン窒化物、タンタル窒化物、アンチモンチタン化物、アンチモンイットリウム化物、アンチモンジルコニウム化物、ランタンニッケル酸化物の一つ又はそれらの組み合わせから選ばれる。
第１の電極及び第２の電極の材料は、室温での電気抵抗率が５０ｍΩ−ｃｍ未満であり（一般的には０．０２〜５ｍΩ−ｃｍの間）、少なくとも１２００℃においても依然として安定した固体状態であり、ルテニウム、タングステン、タンタル、酸化ルテニウム、二酸化ルテニウム、窒化チタン、窒化タンタルの一つから選ばれる。
誘電体層の材料は、少なくとも１２００℃において超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、二酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、三酸化二アルミニウム、窒化アルミニウム、酸化マグネシウムの一つから選ばれる。
超薄型多層構造相変化メモリ素子において、１つ乃至複数の相変化メモリユニットは、直列構造であってもよい。即ち、図１（Ａ）に示すように、第１の電極及び第２の電極によって提供される電流の流動方向は、超薄型相変化材料層の平面に対して垂直である。この時、１つ乃至複数の相変化メモリユニット内の保護バリア層は導電性であり、この導電バリア層として選択される材料は、上述した第１及び第２の導電バリア層と同じであり、室温下での電気抵抗率が１０００ｍΩ−ｃｍ未満であり、少なくとも１０００℃においても依然として安定した固体状態を維持することができ、且つ超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、タングステン、モリブデン、ルテニウム、タンタル、レニウム、イリジウム、炭化ケイ素、ケイ化モリブデン、六ホウ化ランタン、チタン炭化物、タンタル炭化物、チタンホウ化物、アンチモンハフニウム化物、ルテニウム酸化物、チタン窒化物、タンタル窒化物、アンチモンチタン化物、アンチモンイットリウム化物、アンチモンジルコニウム化物、ランタンニッケル酸化物の一つ又はそれらの組み合わせから選ばれる。
１つ乃至複数の相変化メモリユニットは、並列構造であってもよい。即ち、図３に示すように、第１の電極及び第２の電極によって提供される電流の流動方向は、超薄型相変化材料層の平面に対して平行である。この時、１つ乃至複数の相変化メモリユニット内の保護バリア層は絶縁性であり、この絶縁バリア層の材料は、少なくとも１２００℃において超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、酸化アンチモン、酸化ジルコニウム、酸化ハフニウム、酸化チタン、窒化アルミニウム、炭化ケイ素、シリコン窒化物、シリコン酸化物、シリコン窒化酸化物、アルミニウム酸化物、マグネシウム酸化物の一つから選ばれる。
ここで、超薄型相変化材料層は、その上下の挟持層（保護バリア層）とで１つの３層構造ユニットを形成する。相変化メモリユニットは、１つがシリコン基材に置かれ、且つ第１の電極と第２の電極との間に介在されて応用されるようにしてもよく、又は、複数が直列或いは並列構造でシリコン基材の上方に位置し、且つ第１の電極と第２の電極との間に介在され、多層構造を形成するようにしてもよい。超薄型相変化材料層の上層及び下層の間に置かれた保護バリア層は、超薄アンチモン膜の結晶化温度を大幅に上昇させるのに用いられる。更に、超薄型相変化材料層が、相互に拡散して厚さが変化したり、第１の電極又は第２の電極との間で物理的又は化学的反応を生じて機能が喪失したりすることを防止することができる。
保護バリア層は、素子の直列構造又は並列構造とに合わせて設置され、導電バリア層（直列）と絶縁バリア層（並列）の区別を有する。保護バリア層には、メモリセルの全電気抵抗を調節して動作に役立てる機能が備わっている。
また、並列構造において、第１の電極が隣接する箇所には第１の導電バリア層が設けられ、第２の電極が隣接する箇所には第２の導電バリア層が設けられている。この第１の導電バリア層と第２の導電バリア層も、超薄型相変化材料層が第１の電極又は第２の電極との間で物理的又は化学的反応を生じて機能が喪失することを防止するために設置される。
本発明は、上下から挟み込まれる超薄型アンチモン（又はビスマス）単相の薄膜を３層構造の相変化メモリユニットとすること、また、１つ乃至複数の相変化メモリユニットを相変化メモリの素子とすることを開示する。ここで、複数とは２つを下回らないことを指す。超薄型アンチモン（又はビスマス）単相の薄膜とは、厚さが３０ナノメートル以下で、好ましくは厚さが１５ナノメートル以下であり、その下限が２ナノメートルであるものを指す。その下限の原因は、２ナノメートル及びそれ以下になると、原子層堆積法のような方法を用いるのでない限り、一般のスパッタリングによって得られた膜は不連続となってしまい、１ナノメートルになると連続膜をメッキすることができたとしても無メッキが生じ、それによって導電効果の機能を喪失するからである。
但し、アンチモン（又はビスマス）単相の薄膜の厚さが「超薄」であること自体は、本発明の主要な技術的特徴ではない。より重要な特徴は以下の通りである。
（１）本願の超薄のアンチモン（又はビスマス）単相の薄膜は、上下のバリア層に挟み込まれており、「サンドイッチ状の相変化メモリユニット」を形成している。
（２）本願の超薄型アンチモン（又はビスマス）相のアモルファス薄膜は、厚さ１５ナノメートルから５ナノメートルまで低下した場合、挟み込まれている効果によって、その結晶化温度が大幅に上昇し、一般的に５０℃〜１００℃も上昇させることができる。
（３）本願のアモルファス超薄型相変化薄膜は、厚さが１０ナノメートルの場合、挟み込まれている効果によって、結晶化温度は少なくとも１００℃であり、厚さが５ナノメートルの場合、結晶化温度は少なくとも１３０℃である。
（４）本願の挟み込まれる超薄型アンチモン膜又はビスマス膜は、平衡濃度が遥かに大きい固溶元素を収容することができるため、ドープされた後も依然として単相状態を維持するのに有利である。
（５）本願の挟み込まれる超薄型相変化材料層は、相変化時の体積変化が３％未満である。即ち、従来の相変化材料であるＧｅ２Ｓｂ２Ｔｅ５の相変化時の体積変化の３分の１未満である。
（６）本願の相変化メモリユニットのメモリにおけるリセット後の電気抵抗のドリフト率は、従来の相変化材料であるＧｅ２Ｓｂ２Ｔｅ５素子の電気抵抗のドリフト率の２分の１以下であり、しばしば３分の１以下に達する。
本発明の「元素単相」とは、ドープされた単元素を、結晶化後、長時間高温で加熱して、単一元素の結晶相のみが現れたものを指し、「元素単相固溶体」ともいう。
本発明におけるこのように薄い膜は、周囲の物質と反応するだけで消失してしまうか、又は厚さが変化するだけで性質に異常が生じてしまう。また、一般的な相変化材料は、結晶−アモルファス間における相変化時の体積変化が過大となり、例えば文献においてＧｅ２Ｓｂ２Ｔｅ５では９．５％に達することが開示されている。長期にわたって動作が繰り返されると、超薄膜の本来の特性も破壊され、ひいては超薄膜が破裂し又はアイランド状に凝集してしまう。本発明の超薄膜が高温安定性を有し、且つ長期動作安定性を有するようにするべく、本発明は、その特質が先行技術とは異なる３つの要件を提示する。
（１）保護バリア層を用いることで、超薄型記憶層同士の間又は超薄型記憶層と電極 との間を離間する。これがサンドイッチ状メモリユニットの設計の基礎である。保護バリア層の特質は以下の４つである。（ａ）高温安定性を有し、少なくとも１０００℃まで安定する。（ｂ）超薄型相変化材料層との間で化学作用を生じない。（ｃ）超薄型相変化材料層との間で、例えば相互に拡散するなどの物理作用を生じない。（ｄ）超薄型相変化材料層に十分に濡れる。この４つの特質を同時に満たす保護バリア層の材料は、いずれも本発明の訴求範囲内に含まれる。この保護バリア層は以下の２つに分けられる。一つは、直列構造に用いられる導電バリア層であって、タングステン、モリブデン、ルテニウム、ルテニウム酸化物、窒化チタン、窒化タンタル、タングステン、アンチモン化イットリウム、アンチモン化ハフニウム、アンチモン化ジルコニウム、アンチモン化チタンの１つから選ばれるがそれに限定されない。もう一つは、並列構造に用いられる絶縁バリア層であって、酸化アンチモン、酸化ケイ素、酸化アルミニウム、酸化マグネシウム、酸化ジルコニウム、酸化ハフニウム、酸化チタン、窒化アルミニウム、窒化ケイ素、炭化ケイ素等から選ばれる。上下のバリア層の材料は、異なっていてもよい。
（２）サンドイッチ挟持層に位置する超薄型相変化材料層のアンチモン単相又はビスマス単相の相変化メモリ材料は、膜厚が１５ナノメートルから５ナノメートルまで低下した場合、結晶化温度は少なくとも５０℃上昇し、且つ、１５ｎｍのアモルファス元素単相の結晶化温度が１００℃以上であることを特徴とする。これによって、元々室温でメッキされた自発的に結晶化する純アンチモン膜又は純ビスマス膜は、適度な高温安定性を備えるようになる。
（３）この元素単相の相変化メモリ材料は、アモルファスと結晶との相変化時に、その線膨張率が１％未満の絶対値（体膨張率の絶対値が３％未満であることに相当）とならなければならない。本要件のもと、本発明はこの要件を満たすものとして純アンチモン元素膜を開示し、その相変化時の線膨張は０．３％未満であり、この変形量は純元素時の凝固膨張であってもよく、ドープされた後の凝固収縮であってもよい。本要件を満たすものとしては更に、意図的にドーパントを添加した又は絶縁ナノ粒子を添加した後のアンチモン単相又はビスマス単相があり、そのドーパント含有量は各当該元素の固溶度の範囲内である。従って、ドープされた原子はアンチモン（又はビスマス）の結晶格子内に安定して存在することができ、単一のアンチモン（又はビスマス）の単相固溶体を形成する。従って、アンチモン単相固溶体又はビスマス単相固溶体に結晶−アモルファスの相変化が生じた時、体積変化率３％以内の添加元素及びその含有量は、いずれも本願の訴求範囲内に入るものである。
本発明の１つの実施例を示した図である。（Ｂ）は（Ａ）の破線で囲んだ範囲であって、１つの相変化メモリユニットを示す。 図１（Ｂ）の１つの相変化メモリユニットを多数の相変化メモリユニットに拡充して組み合わせた「複数の相変化メモリユニット」を示す図である。 本発明の他の実施例を示した図である。 ドープされていないアンチモン膜の膜厚が１００ｎｍから漸次５ｎｍまで低下した場合、薄膜の電気抵抗が昇温過程において温度に伴って変化することを示す関係図である。 ドープされていないアンチモン薄膜の結晶化温度と膜厚との関係を示す図である。 （Ａ）はドープされていないアンチモン薄膜のアモルファス状態の電気抵抗（Ｒａ）、結晶状態の電気抵抗（Ｒｃ）が、超薄膜の膜厚が１５ｎｍから漸次５ｎｍまで低下することに伴って変化することを示す関係図である。（Ｂ）は（、結晶化温度（Ｔｃ）とデータを十年保存する温度（Ｔ１０Ｙ）とが、超薄膜の膜厚が１５ｎｍから漸次５ｎｍまで低下することに伴って変化することを示す関係図である。これらの数値はいずれも膜厚の低下に伴って指数的に増加していることを示している。 Ｘ線反射率の測定実験結果を示す図である。測定された５０ｎｍの純アンチモン膜は、０．３ｎｍ／分未満のメッキ率で製造されたものであり、Ｘ線回折法により、そのメッキ初期状態が完全なアモルファス状態であり、２１０℃で加熱した後は完全な結晶状態となったことが証明された。このＸ線反射率は薄膜の密度を計算するのに用いられる。 （Ａ）はガリウムが１６ａｔ％ドープされたアンチモン膜の微小角入射Ｘ線回折図であり、１００ｎｍのアンチモン膜が異なる温度で３分間加熱された後の回折図である。（Ｂ）はガリウムが１６ａｔ％ドープされたアンチモン膜の微小角入射Ｘ線回折図であり、異なる厚さ（１００ｎｍ、５０ｎｍ、２０ｎｍ、１０ｎｍ）のアンチモン膜が５００℃で３分間アニールされた場合の回折図である。 （Ａ）は炭素が８ａｔ％ドープされたメッキ初期状態のアンチモン膜のＸ線励起光電子分光スペクトルである。スペクトル下方の２つの細曲線は、Ｃ−Ｃ結合とＣ−Ｓｂ結合の後のピークに分解される。（Ｂ）は３００℃で３分間加熱した後の、炭素が８ａｔ％ドープされたアンチモン膜のＸ線励起光電子分光スペクトルである。スペクトル下方の２つの細曲線も、Ｃ−Ｃ結合とＣ−Ｓｂ結合の後のピークに分解される。 本発明の３層構造ユニットの純アンチモンのブリッジ型相変化メモリセルの電気抵抗切り替えテスト結果を示す電気抵抗−電圧図である。印可電圧のパルス時間は１００ｎｓである。挿図は当該構造の透過型電子顕微鏡断面図である。 本発明の垂直式１５ｎｍ純アンチモン３層構造ユニットにおいて、４００ｎｍ平方のサイズで、セット及びリセット過程に見られるＵ型電気抵抗−電圧図である。 本発明の垂直式５ｎｍ純アンチモン３層構造ユニットにおいて、８００ｎｍ平方のサイズで、メモリテスト中に繰り返しセット−リセットを行った場合の動態書き消し繰り返し状況を示す図である。 厚さ１０ｎｍの、炭素が８ａｔ％ドープされたアンチモン単相膜［Ｓｂ（Ｃ８ａｔ％）］３層構造の相変化ユニットメモリセルとＧｅ２Ｓｂ２Ｔｅ５の参照メモリセルとによる、セット−リセット電気抵抗切り替えテストの結果を比較する図である。 厚さ１０ｎｍの、ガリウムが１６ａｔ％ドープされたアンチモン単相膜［Ｓｂ（Ｇａ１６ａｔ％）］３層構造ユニットからなる垂直式メモリセルにおける動態書き消し繰り返しテスト図である。 電気抵抗のドリフト性測定に係る図であり、１つのサンドイッチ状純アンチモン膜（厚さ５ｎｍ）の相変化メモリユニットから作成された測定セル（４００ｎｍ平方）によって、５回の「セット−リセット」を繰り返した後、リセット状態（アモルファス状態）に設定して行った。（Ａ）は２５℃、４５℃、６５℃及び８５℃の恒温下で、電気抵抗の時間に伴う変化関係を測定したものであり、（Ｂ）はアレニウス法で５％の電気抵抗のドリフトの時間について対数を取り、１／ｋＴに対して作図し、得られた直線のスロープを電気抵抗のドリフトの活性化エネルギー（Ｅｃ）とした。
以下、図面を用いながら本発明の構造、材料及び各種添加物について更に説明する。
＜超薄型多層構造相変化メモリ素子構造＞
挟み込まれる超薄膜の特質を利用して、本発明は、異なる厚さの超薄膜を、導電バリア層（２００）又は絶縁バリア層（７０１）と組み合わせ、図１（Ａ）内の楕円破線で囲んだブロックに示すように、「前記保護バリア層／前記超薄型相変化材料層（１００）／前記保護バリア層」のサンドイッチ状の３層構造ユニットとなるようにメッキする。ここで、保護バリア層は、超薄（３０ｎｍ以下）又は一般的な厚さ（３０〜１００ｎｍ）であってもよく、素子の幾何学的形状による制限を受ける。図２に示すように、各メモリセル素子は、１つの相変化メモリユニット、２つの相変化メモリユニット、３つの相変化メモリユニット、ひいてはｎ個の相変化メモリユニットを含んでもよく、ｎは正整数である。メモリは異なる抵抗値によるビット値として、例えば０あるいは１の、２種類のビット値が記録できるので、これにより、１ビットからマルチビットの記憶を行うことができる。各素子それぞれが１つの相変化メモリユニットのみを含む場合は１ビットを記憶することができ、相変化メモリユニットが１つ増加するごとに１種類のビット値を増加させることができ、以下これに準ずる。
本発明が提示する構造には、二種類の電気的接続方法があり、それぞれ直列式と並列式である。図１（Ａ）、図１（Ｂ）及び図２は直列式構造を示す図であり、使用する保護バリア層は導電性である。図１（Ａ）は簡単な構造を示す図であり、破線で囲んだ範囲が図１（Ｂ）であり、１つの相変化メモリユニットを示す。図２は、破線で囲んだ範囲が、いくつかの相変化メモリユニットによって複数の相変化メモリユニットとなるように組み合わされる構造であってもよいことを示す。この構造によって、超薄型相変化材料層（１００）の平面が第１の電極（３００）及び第２の電極（５００）によって提供される電流の流動方向に対して垂直となり、複数の相変化メモリユニット同士の電気的接続が直列となる。
図３は並列式構造を示す図であり、使用する保護バリア層は絶縁性である。図１と異なる点は、この構造によって、超薄型相変化材料層（１００）の平面が第１の電極（３００）及び第２の電極（５００）によって提供される電流の流動方向に対して平行となり、複数の相変化メモリユニット同士の電気的接続が並列となることである。
＜超薄型相変化材料層（１００）の厚さ＞
本発明は、超薄型相変化材料層（１００）の厚さ、材料及び添加物を制御することによって、相変化メモリの性能を向上させる。まず克服すべきは、新材料の１つであるアンチモン薄膜が室温下で自発的に結晶化し、超薄型相変化材料層（１００）の材料として用いることができない問題である。この問題を解決するためには、その薄膜を超薄の膜としてメッキして、その薄膜の結晶化温度を上昇させなければならない。
従って、以下、超薄型相変化材料層（１００）の厚さと結晶化温度との関係を開示する。その他の元素がドープされていない又はナノ粒子が添加されていない純アンチモンを、表面に厚さ１００ｎｍの二酸化ケイ素を有するシリコン基材（６００）上にメッキする。その上方に電気抵抗を測定するための窒化チタン電極を予めメッキしておき、アンチモン薄膜の厚さはそれぞれ３ｎｍ、５ｎｍ、７ｎｍ、１０ｎｍ、１５ｎｍ、５０ｎｍ、１００ｎｍであり、メッキする際の成膜速度０．３３ｎｍ／分である。メッキ完了後、その上方に厚さ１００ｎｍの酸化ケイ素保護層を被覆し、窒化チタン／アンチモン薄膜／酸化ケイ素の３層構造ユニットを形成する。
図４は、アンチモン薄膜の加熱過程における電気抵抗の変化を示す。加熱率は１０℃／分であり、電気抵抗の変化から結晶化温度を判断することができる。図中、Ｔｃは結晶化温度である。この図から、アンチモン薄膜の厚さが低下するに伴い、その結晶化温度が上昇することが分かる。
極めて遅い成膜速度、例えば毎分０．３３ｎｍ以下を採用し、二酸化ケイ素に挟み込まれたアンチモン薄膜の厚さが５０〜１５ｎｍの場合、メッキ初期状態の薄膜はX線分析の結果少量のナノ結晶を含有しており、ベースは依然としてアモルファス状態である。従って、電気抵抗は総合的に中高電気抵抗状態（５０ｎｍ時）、高電気抵抗状態（１５ｎｍ時）となり、その加熱過程において高い値から低い値への抵抗変化が見られ、即ちアモルファスベースに結晶化が生じる。但し、この時の結晶化温度は１２８〜１３１℃の間であり、考慮すべき実験誤差はほぼ一定値であり、薄膜の厚さが５０ｎｍから１５ｎｍへと低下するに伴い変化することはない。結晶化温度が低すぎるため、１５〜５０ｎｍのアンチモン薄膜は相変化するもののデータ保存の熱安定度が不足し、依然として商用相変化メモリの記憶層として用いることができない。二酸化ケイ素に挟み込まれたアンチモン膜の正常膜厚が１００ｎｍの場合、成膜速度がどれほど遅かったとしても、メッキ初期状態の電気抵抗は低抵抗状態であり、アンチモンバルク材料と同一である。それは室温から高温へと加熱する過程において、高い値から低い値への抵抗変化がなく、Ｘ線分析の結果メッキ初期状態の薄膜は完全な結晶である。従って、厚さ１００ｎｍのアンチモン薄膜は、相変化材料として用いることができない。
成膜速度が１ｎｍ／分と速い場合は、二酸化ケイ素に挟み込まれた厚さ５０ｎｍのアンチモン薄膜はメッキ完了後に完全に結晶化する。成膜速度が３ｎｍ／分である場合、その挟み込まれた厚さ２０ｎｍの薄膜は完全に結晶化し、１５〜１０ｎｍの当該挟み込まれたアンチモン薄膜は、少量のナノ結晶を含有している。従って、成膜速度の制御は本発明における製造プロセス要件の一つである。
図５においても、アンチモン薄膜の結晶化温度は、膜厚が低下するに伴って大幅に上昇することが示されている。ここで、Ｔｍはアンチモンの融点であり、例えば膜厚は１５ｎｍ、７ｎｍ、５ｎｍから３ｎｍへと低下し、結晶化温度は１３０℃から１５７℃、２１０℃、３５８℃へと上昇する。図５に示す関係は、指数関数で次のように表される。
Ｔｃ＝Ｔ０＋Ｃｅｘｐ（−ｄ／ｄ０）
式中、Ｔｃは結晶化温度（Ｋ）であり、ｄは膜厚であり、Ｃ、Ｔ０及びｄ０はそれぞれ温度、厚さに関する定数であり、最適化後の数値はそれぞれ、Ｃ＝１１５０Ｋ，Ｔ０＝４０３Ｋ，ｄ０＝１．９０ｎｍである。
図６は、図４及び図５から読み取られた結晶化温度を示し、アモルファス状態の電気抵抗（Ｒａ）、結晶状態の電気抵抗（Ｒｃ）と、それに基づいて熱力学分析の計算によって得られた結晶活性化エネルギー（Ｅｃ）、データを十年保存する温度（Ｔ１０Ｙ）とが、超薄膜の膜厚が１５ｎｍから２ｎｍまで低下することに伴って変化することを示す。実質的に、結晶化温度のほか、アモルファス状態の電気抵抗（Ｒａ）、結晶状態の電気抵抗（Ｒｃ）、結晶活性化エネルギー（Ｅｃ）、データを十年保存する温度（Ｔ１０Ｙ）は、いずれも膜厚の低下に伴って指数的に増加している。表１は、これらデータをまとめたものであり、本発明では挟み込まれた超薄型相変化材料層（１００）の厚さを調整制御することによって、結晶化温度、アモルファス状態の電気抵抗、結晶状態の電気抵抗、結晶活性化エネルギー、データを十年保存する温度を、大幅に調整し上昇させることが可能であることを示している。
表１は更に、超薄によってもたらされた結晶化温度の上昇が、安定状態を介してではなく、熱力学の安定度を有することによることをも明確に示している。なぜなら、厚さの低下に伴って、結晶活性化エネルギーは、１．６２ｅＶ（厚さ１５ｎｍの時）から２．９６ｅＶ（厚さ３ｎｍの時）へと指数的に増加し、アモルファス状態の電気抵抗は、３０．７ｋΩ（厚さ１５ｎｍの時）から４８５ＭΩ（厚さ３ｎｍの時）へと指数的に増加し、結晶状態の電気抵抗は、４９４Ω（厚さ１５ｎｍの時）から８．４９ｋΩ（厚さ３ｎｍの時）へと指数的に増加し、データを十年保存できる温度は３１℃（厚さ１５ｎｍの時）から２０４℃（厚さ３ｎｍの時）へと指数的に増加しているからである。これは、メモリセルの設計者に大きな選択の余地を提供するものであり、必要なのは僅かに超薄膜の厚さを調整制御することだけである。これは、本発明が先行技術とは異なる大きな進歩性と実用性を有することを示す。以上の説明から分かるように、膜厚を低下させることによって確実に結晶化温度を上昇させることが可能であり、新しい相変化材料には実用化される可能性がある。本発明に開示される構造は、膜厚が５ｎｍの時に２１０℃の利用可能基準に達し、膜厚が薄過ぎることによって生じる信頼性の問題を予防することに成功している。
表１はドープされていないアンチモン薄膜に係る、窒化チタン／アンチモン薄膜／ 酸化ケイ素の３層構造ユニット内において測定し得られた結晶化温度（Ｔｃ，℃）、結晶活性化エネルギー（Ｅｃ，ｅＶ）、メッキ初期状態の電気抵抗（Ｒａ，Ω）、結晶化後の電気抵抗（Ｒｃ，Ω）、データを十年保存できる温度（Ｔ１０Ｙ，℃）と薄膜の厚さ（ｎｍ）との関係を示す。表中、Ｇ、Ｍ、ｋはそれぞれ十億、百万、千の単位を示す。
＜超薄型相変化材料層（１００）の相変化時における体積変化の測定＞
次に、実験によって、純アンチモン膜におけるアモルファスから結晶への相変化時の体積変化を検出する。採用する方法は、Ｘ線反射率法（Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｉｖｉｔｙ）であり、図７に示すように、反射率からその体積変化を計算する。図７は、０．３ｎｍ／分未満のメッキ率で慎重に製造されたまだ被覆されていない５０ｎｍの純アンチモン膜について、Ｘ線回折法により、そのメッキ初期状態が完全なアモルファス状態であり、２１０℃で３分間加熱した後は完全な結晶状態となったことが証明されたことを示す。公式に代入して計算して得られたアモルファス状態及び結晶状態の密度は、それぞれ６．６０ｇ／ｃｍ３及び６．６３ｇ／ｃｍ３である。即ち、相変化時の体積変化は僅か０．４５％であり、本発明の主旨に合致している。
同一のＸＲＲ実験を行って比較するために、更に５０ｎｍのアモルファスＧｅ２Ｓｂ２Ｔｅ５膜をメッキして、これを結晶化させたが、計算で得られたその相変化体積変化は８．９％に達し、文献に開示された９．５％に近い値を示した。従って、純アンチモン膜の相変化時における体積変化は、Ｇｅ２Ｓｂ２Ｔｅ５膜の１／２０である。このことは、素子の長期動作の安定性を極めて大幅に向上させることを示している。このようなＸＲＲ法を用いることは、アンチモン膜又はビスマス膜に、ドープしてアンチモン単相若しくはビスマス単相を形成する場合又は絶縁ナノ粒子を添加する場合における、体積変化の量とドープ量との関係を選び出すことができ、体積変化量が３％未満のものを選ぶことができるため、本発明の主旨に合致し得る。
＜超薄型相変化材料層（１００）についてその他の元素をドープして元素単相とした場合の効果＞
本発明は、超薄型相変化材料層（１００）の材料として、固溶度内でその他の元素をドープして、即ち「元素単相」材料を使用して相変化メモリの性能を向上する方法を更に開示する。
説明をしやすくするために、本発明におけるドープ含有量が固溶限度内のＭ原子を純アンチモン結晶格子に入れて形成した単相固溶体を、符号Ｓｂ（Ｍ）で表す。Ｍは添加された元素である。例えば、炭素がドープされた固溶体をＳｂ（Ｃ）と記し、ガリウム、酸素、リン、ニッケルがドープされた固溶体を、それぞれＳｂ（Ｇａ）、Ｓｂ（Ｏ）、Ｓｂ（Ｐ）、Ｓｂ（Ｎｉ）と記し、以下これに準ずる。各ドープ元素の含有量は下付き文字で表し、例えば３ａｔ％Ｃがドープされたアンチモン単相膜をＳｂ（Ｃ３ａｔ％）と記す。但し、製造プロセスにおいて回避することができずに微量の酸素が含有されることによって形成された固溶体は、意図的にＳｂ（Ｏ）とは記さず、それによって酸素がドープされたものと意図的に区別する。
材料又は電子技術について一定の教育を受けた者、例えば職業学校又は大学の関連学部
卒業生であれば、純元素又は純相についてことを一定の知識を有しており、「純」が「度」を有することを知っている。例えば、冶金級シリコンは９８〜９９ｗｔ％（ｗｔ％は重量パーセントを指す）のケイ素を含んでおり、ソーラーグレードシリコンは９９．９９９９ｗｔ％（６Ｎｉｎｅ）以上のケイ素を含んでおり、半導体級シリコンは純度が９Ｎｉｎｅ以上に達する。但し、９Ｎｉｎｅの純シリコンであったとしても、その１グラムのシリコン（０．０３５７モル、２．１５ｘ１０２２個のシリコン原子に相当）には依然として２．１５ｘ１０１５（即ち２１５兆）以上の不純物原子が含まれており、原子個数から言えば、依然として異常なほど膨大である。本技術に習熟する者は、ソーラーエネルギー又は半導体に用いられる純シリコンが、製造プロセスにおいて特定の含有量の特殊な不純物元素を適切に「ドープ」することによってその電気的特性を調整する必要があることを知っている。例えば、ホウ素をドープしてＰ型半導体を得ることや、リンをドープしてＮ型半導体を得ることがそれである。
本発明における「純アンチモン」とは、その他の元素はまだ意図的にドープされていないが、但し製造プロセスにおいて回避できない不純物（例えば酸素）を含有することが許される純元素のアンチモンを指す。「アンチモン単相」とは、意図的に元素をドープしてアンチモン結晶格子内に固溶させることによって形成された単一の均一なアンチモン固溶体であって、第二相又はその他の混合物を含まない単一の「純相」を指す。このような状態はドープされた後に形成された混合物とは大きく異なる。前者は、ドープされた原子がアンチモン結晶格子の格子点又は格子間の間隙内を占拠し、アンチモン原子との間に不可分の関係を有する。一方、後者は析出物を生じる。
アンチモン結晶格子に確実に固溶するか否かについては、バルク材であれば相平衡図（以下、相図という）に準じることができるが、但し、薄膜状態の固溶度は大幅に増加する。例えば、相図には、アンチモンとビスマスが、固体であれ液体であれ完全に相互溶解することが示される。リンのアンチモン内における最大固溶度は０．０６ａｔ％（原子パーセント）であり、平衡状態でのリン含有量が０．０６ａｔ％を超えると、リンが析出され、アンチモンとで「アンチモン＋リン」混合物を形成する。また、ニッケルのアンチモン内における最大固溶度は０．２ａｔ％であり、平衡状態でのニッケル含有量が０．２ａｔ％を超えると、二アンチモン化ニッケル（ＮｉＳｂ２）相が析出され、アンチモンとで「アンチモン＋ＮｉＳｂ２」混合物を形成する。また、テルルのアンチモン内における最大固溶度は１．３ａｔ％であり、平衡状態でのテルル含有量が１．３ａｔ％を超えると、デルタ（Ｄｅｌｔａ）Ｓｂ−Ｔｅ相が析出され、アンチモンとで「アンチモン＋デルタＳｂ−Ｔｅ」混合物を形成する。但し、薄膜状態において、上述した固溶度は２倍から１０倍上昇する。その原因は主として薄膜が平衡状態になく、準安定状態にあるに過ぎないためである。
アンチモン薄膜に確実に固溶するか否かについては、別途実験によって決めることも可能である。実験方法は、ドープされた後の薄膜を一定時間（例えば１０分間）その融点（絶対温度）の８０〜９０％の高温まで加熱し（例えば融点が９２０Ｋの場合は７７３Ｋ即ち５００℃まで加熱）、確実に固溶できない溶質を析出させる。次いでＸ線回折分析によって、析出物があるかどうかを判断し、析出物がないものは溶質が確実に薄膜の結晶格子内に固溶したことを意味する。また、再度Ｘ線回折ピークを確認し、結晶格子の定数を計算することができ、結晶格子の定数変化の程度が固溶度を意味する。その他の材料分析手段としては、例えばラマン分光法（Ｒａｍａｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線励起光電子分光法（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）等も、結合状況の分析と解析に用いることが可能である。
次に、窒化チタン／アンチモン薄膜／二酸化ケイ素の３層構造ユニットにおいて、炭素（Ｃ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、ホウ素（Ｂ）、ケイ素（Ｓｉ）、窒素（Ｎ）、タングステン（Ｗ）をアンチモン薄膜内に添加する場合の固溶度と薄膜の厚さとの関係を説明する。
まずガリウムがドープされる状況を開示する。まず、ガリウムが１６原子パーセント（ａｔ％）ドープされたアンチモン膜を厚さが１００ｎｍとなるようにメッキし、１００〜４１０℃に３分間加熱した後、微小角入射Ｘ線回折実験を行い、その結果を図８（Ａ）に示す。大量のガリウムをドープすることは、薄膜のアモルファス層を安定させるのに役立つ。従って、１００ｎｍの薄膜のメッキが完了した状態はアモルファスである。これは純アンチモン膜の場合とは大きく異なる。２１０℃以上に結晶を加熱した後、アンチモン（Ｓｂ）を含む主要な回折ピーク以外は、いずれもアンチモン化ガリウム（ＧａＳｂ）の第二相を含んでおり、その強度は加熱され温度が上昇することによって強くなっている。従って、ガリウムを１６ａｔ％添加した厚さ１００ｎｍのアンチモン膜の場合、その結晶状態の固溶度を超えると判断することができる。次いで、ガリウムが１６ａｔ％ドープされたアンチモン膜を厚さが１００ｎｍとなるようにメッキし、漸次１０ｎｍまで厚さを低下させ、その後５００℃で３分間加熱した後、微小角入射Ｘ線回折実験を行い、その結果を図８（Ｂ）に示す。ＧａＳｂ第二相の回折ピークの強度は、膜厚が低下するにしたがって低下し、厚さが超薄である１０ｎｍに達した時、この第二相の回折ピークは消失し、アンチモン単結晶だけが残り、ガリウムの超薄である１０ｎｍアンチモン膜内における固溶度は１６ａｔ％にも達することが分かる。
また、ガリウムの原子半径０．１３６ｎｍはアンチモンの０．１３３と極めて近く、アンチモン結晶格子に入った後、ガリウムはアンチモン結晶格子の位置に十分取って代わることができる。従って、ガリウムがドープされる量は多くなるものの、固溶度を超えて第二相が析出されない限りは、アンチモン薄膜の体積変化は大きくない。ガリウムが固溶したアンチモン薄膜は、ガリウム含有量が１２ａｔ％と高い値であったとしても、アンチモン単相を維持することが出来さえすれば、その相変化時の体積変化量は３％未満となる。且つ純ガリウム金属と純アンチモン金属、純ビスマス金属とは、水と同様に、凝固時に体積が膨張するという特性を有する数少ない元素であり、そのほかには僅かに純シリコン、純ゲルマニウムがあるに過ぎない。
更に０ａｔ％、３ａｔ％、５ａｔ％、８ａｔ％及び１０ａｔ％の炭素を添加したアンチモン薄膜をメッキし、膜厚を１００ｎｍ内に制御する。メッキ初期状態の薄膜について、連続昇温の条件下でその電気抵抗の変化を測定した。前述の通り、炭素成分を添加していないアンチモン薄膜は、室温下ですぐに自発的に結晶化して低電気抵抗状態となる。一方、炭素成分を３ａｔ％以上添加されたアンチモン薄膜は、メッキ初期状態において高電気抵抗状態を示すとともに、温度が結晶化温度にまで上昇するに従って、急速に電気抵抗が低下した。これは典型的な相変化材料の特性である。
Ｘ線励起光電子分光法を用いて結晶化前後のＣ−Ｃ化学結合及びＣ−Ｓｂ化学結合の変化量を分析した。図９（Ａ）及び図９（Ｂ）に示すように、アンチモン膜が１００ｎｍの時、アンチモン膜内における炭素の固溶度は５ａｔ％であると推測される。５ａｔ％の炭素を含むアンチモン膜は、厚さがそれぞれ５０ｎｍ、１００ｎｍの場合、室温下ではアモルファス状態であり、２５０℃で１０分間加熱した後は単一のアンチモン相の結晶相のみが現れる。本発明では更に、アンチモン結晶格子内の炭素の固溶度は、薄膜から超薄膜へと薄くなると、厚さの低下に従って大幅に増加することを発見した。例えば、厚さ１０ｎｍの時、固溶度は８ａｔ％まで上昇し、厚さ５ｎｍの時、固溶度は更に１０ａｔ％にまでなる。本発明は更に、固溶度が８ａｔ％以上の場合、その相変化に伴う体積変化が３％より大きいことを開示する。本技術に習熟する者は、炭素含有量を調整することによって相変化時の体積変化量を制御することができる。
また、アンチモン薄膜の厚さを１０ｎｍに固定した場合、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、窒素（Ｎ）、ゲルマニウム（Ｇｅ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、テルル（Ｔｅ）のそれぞれを２ａｔ％、４ａｔ％、６ａｔ％用いて同時スパッタリングによってアンチモン薄膜に対してドープを行い、ドープ量はスパッタ電力で調整するか、或いは、イオン注入法でそれぞれ2ａｔ％、４ａｔ％のリン（Ｐ）、酸素（Ｏ）を注入した後、まず微小角入射Ｘ線回折分析を行って、アモルファス状態であることを確認した。成膜後は、５００℃で１０分間加熱し、次いで微小角入射Ｘ線回折分析を行って第二相の有無を測定した。その結果、これら薄膜はメッキ初期状態においてはいずれもアモルファスであるが、加熱後はそれぞれ差異が生じることが分かった。
表２はアンチモン薄膜の厚さを１０ｎｍに固定し、各種ドープ元素を異なるドープ量において、５００℃で１０分間加熱した後、微小角入射、高強度Ｘ線回折分析によって、アンチモン単相以外の第二相回折ピーク出現の有（Ｖ）無（Ｘ）を調べた結果を示す。
表２の結果から分かるように、例として挙げたこれらすべてのドープ元素は、１０ｎｍアンチモン膜内での固溶度が少なくとも約２ａｔ％であり、詳しく分析した結果、窒素、酸素の固溶度が１．５ａｔ％であることが分かった。ホウ素、アルミニウム、テルルは１０ｎｍアンチモン膜内の固溶度が少なくとも４ａｔ％であり、ケイ素、ゲルマニウムは１０ｎｍアンチモン膜内の固溶度が少なくとも６ａｔ％である。
例示したアンチモンにドープされた固溶元素のうち、本発明の設計の主旨に最も合致するものは、ガリウム（Ｇａ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、ケイ素（Ｓｉ）、ビスマス（Ｂｉ）、窒素、酸素などである。また、ビスマスにドープされた固溶元素としては、アンチモン（Ｓｂ）、ゲルマニウム（Ｇｅ）、ケイ素（Ｓｉ）、ガリウム（Ｇａ）が好ましく、炭素、窒素、酸素なども好ましい。
本発明が開示するサンドイッチ状のメモリユニット内における炭素がドープされたアンチモン単相、ガリウムがドープされたアンチモン単相の薄膜も、結晶化温度、アモルファス状態の電気抵抗（Ｒａ）、結晶状態の電気抵抗（Ｒｃ）、結晶活性化エネルギー（Ｅｃ）、データを十年保存する温度（Ｔ１０Ｙ）が、薄膜の膜厚の低下に伴って指数的に増加している。
実験に係る成膜方法は、まず適切にドープされたアンチモンターゲットを配置し、直流スパッタリングを行った。成膜速度は０．３３ｎｍ／分であり、その上に１００ｎｍのＳｉＯ２バリア層を被覆した。実験結果は表３に示すとおりである。炭素又はガリウムを添加した薄膜は、膜厚が低下するに伴って、その結晶化温度も指数的に増加した。３ａｔ％、５ａｔ％、８ａｔ％の炭素を添加したアモルファスアンチモン超薄膜は、少量の炭素の添加及び膜厚の低下に伴い、その結晶化温度が大幅に上昇し、炭素含有量に伴う増加幅は、膜厚が低下することに伴う増加よりも大きい。純アンチモン膜の膜厚が１５ｎｍから５ｎｍにまで低下した場合、その結晶化温度は１３０℃から２１０℃にまで上昇した（上昇幅８０℃）。５ａｔ％のＣをドープした場合、１５ｎｍ時の結晶化温度はすでに２２５℃であり、厚さが５ｎｍまで低下した時の結晶化温度は２８０℃にまでなった（上昇幅５５℃）。ガリウムのドープもアモルファスアンチモン超薄膜の結晶化温度に対して向上効果を奏したが、炭素のドープによる効果には及ばなかった。ガリウムが５ａｔ％ドープされたアンチモン膜の厚さが１５ｎｍから５ｎｍまで低下した場合、結晶化温度は１６０℃から２１８℃にまで上昇した（上昇幅５８℃）。いずれにせよ、超薄のアンチモン単相膜の厚さが低下することによってもたらされた結晶化温度は、いずれもＧｅ２Ｓｂ２Ｔｅ５の場合よりも高かった。後者の場合、その厚さが１５ｎｍから５ｎｍまで低下した時の結晶化温度は１６７℃から１９０℃になるに過ぎない（上昇幅２３℃）。１２ａｔ％のガリウムがドープされた挟持層の超薄アンチモン膜においては、１５ｎｍ、１０ｎｍ、５ｎｍの時の結晶化温度はそれぞれ１８０℃、１９５℃、２３０℃であった。
表３はドープされていないアンチモン（Ｓｂ）、炭素がドープされたアンチモン［Ｓｂ（Ｃ）］、ガリウムがドープされたアンチモン［Ｓｂ（Ｇａ）］と、参照用Ｇｅ２Ｓｂ２Ｔｅ５超薄膜とをＳｉＯ２／Ｓｉ基板にメッキし、最上面に１００ｎｍのＳｉＯ２を被覆してサンドイッチ状構造とした後における、結晶化温度（Ｔｃ，℃）、超薄膜の厚さ、及びドープ量の関係を示す。
このほか、ドープによる効果は更に、得られた相変化メモリ素子の動作速度を大幅に向上させることが可能である。ドープされていない純アンチモンのセット時間は５０００ｎｓ（ナノ秒）〜１００ｎｓの間であり、リセット時間は５００ｎｓ〜４０ｎｓの間であるが、繰り返し寿命は理想的ではない。少量の炭素又はガリウムがドープされた後のセット及びリセット動作の速度は２０ｎｓに達することが可能であり、繰り返し寿命も百万回にまで達する。また、ドープすることにより、データを十年保存する温度を効果的に上昇させることができ、同じ５ｎｍの薄膜で言えば、データを十年保存する温度は、ドープされていない場合は１０３℃であるのに対し、５ａｔ％のガリウムがドープされている場合は１１５℃に達し、５ａｔ％の炭素がドープされている場合は１４５℃に達することが可能である。即ち、少量のドープによって、アモルファスアンチモン膜の熱安定性が向上し、少量の炭素をドープする場合、その効果はより明らかである。
本発明が開示するドーパントとしては、「元素単相と反応しない高温安定性を有する絶縁ナノ粒子」が更に含まれる。その作用は、過去の相変化材料Ｇｅ２Ｓｂ２Ｔｅ５内に添加された酸化物や窒化物によって結晶化温度が調整されるのとはやや異なる。過去の文献においては、Ｇｅ２Ｓｂ２Ｔｅ５内に添加された酸化物、窒化物が、結晶化温度を効果的に５０〜１００℃上昇させることができることが示されている。しかしながら、本発明に係る超薄膜の結晶化温度においては、挟み込まれること及び膜厚を調整すること（例えば１５ｎｍから５ｎｍへ）によって上昇する結晶化温度が、すでに５０〜１００℃以上に達しており、これらナノ粒子を添加することによる結晶化温度への影響に相当している。
本発明においてこのような絶縁ナノ粒子を添加する目的は以下の二つである。
１．薄膜結晶後の電気抵抗値を調整すること。絶縁ナノ粒子の添加により、超薄型相変化材料層（１００）の結晶状態の電気抵抗を５ｋΩ〜９０ｋΩの間に調整することができ、集積回路設計の需要に応じて調節することができる。
２．相変化層の体積を希釈してアモルファス−結晶間の相変化時の体積変化量を低減する。この目的を例とすると、本来のＳｂ（Ｇａ１６ａｔ％）薄膜の相変化時の体積変化は４％であるが、相変化材料層の３０％が非反応性絶縁ナノ粒子によって占められると、相変化体積は多くても４％ｘ０．７＝２．８％となり、本発明の設計の主旨である３％未満の要求を満たす。これにより、長期動作において薄膜の特質を維持することが更に可能となり、素子の信頼性も高めることができる。
この絶縁ナノ粒子の含有量は、一般的に３〜５０ｍｏｌ％の間であり、体積変化量を低減する必要に応じて調整する。その添加後は、薄膜内において均一に分散できなければならず、且つその大きさは薄膜の厚さより大きくなってはならず、薄膜全体がいわゆる「粒状膜」（ｇｒａｎｕｌａｒ ｆｉｌｍ）となるものでなければならない。選択使用することの可能な「元素単相と反応しない高温安定性を有する絶縁ナノ粒子」としては、酸化物（例えばケイ素、アルミニウム、チタン、アンチモン、ジルコニウム、ハフニウムなどの酸化物）、窒化物（例えばケイ素、アルミニウムの窒化物など）、炭化物（例えば炭化ケイ素、炭化チタンなど）、ケイ化物（例えばタングステンケイ化物など）、ホウ化物（例えば窒化ホウ素など）、アンチモン化物（例えばＹＳｂ）が含まれるがこれらに限定されない。例として挙げたこれらの絶縁ナノ粒子の種類は、例示説明に用いるものに過ぎず、本発明に定義された特性を満たす絶縁ナノ粒子であれば、いずれも本発明に係る特許発明の技術的範囲に含まれる。
膜厚５〜１０ｎｍのアンチモン薄膜内に異なる含有量の高温安定性を有する絶縁ナノ粒子を添加し、その粒子が３〜５ｎｍの大きさで薄膜内に存在し、粒子状薄膜となるようにすることで、薄膜が結晶化した後の電気抵抗値を効果的に調整することができる。成膜方法は、同時スパッタリングを採用してもよく、アンチモン金属ターゲットと絶縁ナノ粒子材料ターゲットを用いる。前者は直流又は高周波スパッタリングを採用し、後者は高周波スパッタリングを採用することができる。スパッタ電力の調整によって、添加する絶縁ナノ粒子の含有量を３〜５０ｍｏｌ％の間にし、成膜速度を０．３３／分にすることができる。
実験結果によれば、三酸化二アルミニウム（Ａｌ２Ｏ３）を７ｍｏｌ％（モルパーセント）、１１ｍｏｌ％、１６ｍｏｌ％、２５ｍｏｌ％を添加することで、５ｎｍのアモルファス状態の薄膜の電気抵抗を僅かに上昇させることができるが、但し、結晶状態の電気抵抗をそれぞれ１２％、２５％、３３％、５０％向上させることができる。窒化アルミニウム（ＡｌＮ）を５ｍｏｌ％、９ｍｏｌ％、１８ｍｏｌ％、２７ｍｏｌ％を添加することで、５ｎｍのアモルファス状態の薄膜の電気抵抗を僅かに上昇させることができるが、但し、結晶状態の電気抵抗をそれぞれ８％、１２％、３０％、４１％向上させることができる。
このような電気抵抗の向上効果は、ナノ粒子を厚さ１００ｎｍのアンチモン膜に添加する場合の１００％以上にあたる。その原因は、添加するナノ粒子のサイズが２〜５ｎｍの間であるために、薄膜構造が竹の節状となり、効果的に電気の伝導を阻害することにある。
以上のドープされる元素単相の技術的説明をまとめると、本発明のドープされる元素の含有量は、一般的に１〜１８ａｔ％の間であり、前述の固溶度によって異なる。しかしながら、相変化時の体積変化を３％未満に維持するために、ドープ量を更に調整する必要があり、通常１２ａｔ％以下であれば要求を満たし得る。高いドープ量、低い体積変化量を維持する必要がある場合は、粒子状薄膜の製造方法を採用することができる。
しかしながら、本発明に係るドープされていない「純アンチモン」元素には、実際には製造プロセスで混入した酸素が０．１〜０．５ａｔ％の含有量で含まれている。薄膜製造の過程において、たとえ１ｘ１０−６トル（Ｔｏｒｒ）の高真空状態において成膜したとしても、微量の酸素、炭素、窒素などの不純物が薄膜に侵入することは回避することができない。酸素を例にすると、メッキする薄膜の活性度が高いほど、酸素含有量が大きくなり、本発明に係るアンチモン薄膜の酸素含有量は、好ましくは０．５ａｔ％以下に制御され、真空システムの残留水分、ガス漏洩率などによって異なり、より好ましくは０．３ａｔ％以下に制御される。ドープ作業への干渉を避けるため、本発明に係る回避できない不純物の総量は１ａｔ％を超えない方がよい。
＜誘電体層（４００）の材料の選択＞
誘電体層の材料は、電気的に絶縁された酸化物又は窒化物であり、その特性は少なくとも１２００℃において超薄型相変化材料層（１００）との間で物理的又は化学的反応を起こさないことである。一般的なＩＣ製造プロセスに用いられる誘電体層は多くが本発明に適用される。選択使用することのできる材料は、例えば二酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、三酸化二アルミニウム、窒化アルミニウム、二酸化ハフニウム又は酸化マグネシウムなどである。
＜電極の材料の選択＞
第１の電極（３００）及び第２の電極（５００）の材料は、低電気抵抗を有し、室温での電気抵抗率が５０ｍΩ−ｃｍ未満であり、一般的に０．０２〜５ｍΩ−ｃｍの間であり、高度な熱安定性を有する材料である。この材料は、少なくとも１２００℃の時でも依然として低電気抵抗の固体状態を維持することができ、主として窒化チタン、窒化タンタル、タングステン、タンタル、ルテニウム、酸化ルテニウム又は二酸化ルテニウムなどである。
＜バリア層の材料の選択＞
保護バリア層は、導電バリア層と絶縁バリア層の二種類に分けられる。以下、二種類のバリア層の材料の選択使用についてそれぞれ開示する。
導電バリア層（２００）は、超薄型相変化材料層（１００）の材料に十分に濡れるがそれとの間で物理反応（例えば拡散）又は化学反応（例えば化合）を生じず、しかも相互に濡れる導電性材料を選択使用しなければならず、その室温下での電気抵抗率は１０００ｍΩ−ｃｍ未満であるものが好ましく、一般的には０．１〜１００ｍΩ−ｃｍの間である。導電バリア層（２００）は、少なくとも１０００℃の場合、より好ましくは１２００℃の場合でも、依然として安定した固体状態を保持してバリア作用を生じるものでなければならない。導電バリア層（２００）は、各超薄型相変化材料層（１００）間が互いに混合してより厚い膜となって薄膜特性を喪失することの無いようにしなければならず、また、超薄型相変化材料層（１００）が電極の材料との作用によって効力を失うことのないようにし、且つそれと第１の電極（３００）及び第２の電極（５００）との間の境界面の問題を調整制御するのに用いることができ、それによって良好な付着力が獲得できるものでなければならない。同時にこの導電バリア層（２００）は、記憶層材料と互いに拡散せず、即ち少なくとも１０００℃の時にアンチモン又はビスマスとの間に固溶度がなく又は極めて低く無視してもよい。
以上の条件を満たすために、導電バリア層（２００）の材料は、高温安定性を有する導電アンチモン化物を含む、耐火金属、高温安定性を有する導電化合物であってもよい。以下、その内容を説明する。
（１）耐火金属：例えば、純タングステン、純タンタル、純レニウムなどはいずれも超薄型相変化材料層（１００）がアンチモン又はビスマスである場合に適用される。その理由は、それらがアンチモン又はビスマスとの間で化学反応を起こさず、相互溶解度がないためである。それら三者のうち、タングステンが最も好ましい。純モリブデン、純ルテニウム、純イリジウムなどはアンチモンとの間で低温化合物を生成するため、アンチモン単相の超薄型相変化材料層（１００）に適用されない。但し、純モリブデン、純ルテニウム、純イリジウムは、ビスマスとは化学反応を起こさず、相互溶解度もないため、ビスマス単相の超薄型相変化材料層（１００）には用いることができる。
（２）高温安定性を有する導電化合物：例えば、酸化物である二酸化ルテニウム、ランタンニッケル酸化物など（両者の融点はいずれも１４００℃よりも高い）、窒化物である窒化チタン、窒化タンタルなど、ホウ化物である六ホウ化ランタン、チタンホウ化物など、炭化物である炭化チタン、炭化タンタル、炭化ケイ素など、ケイ化物であるケイ化モリブデンなどが挙げられる。
（３）高温安定性を有する導電アンチモン化物：最も好ましいものとしてはアンチモンイットリウム化物（融点が２３１０℃に達するＹＳｂ、その電気抵抗率は３５μΩ−ｃｍ）、次いでアンチモンジルコニウム化物（融点が１２５０℃より高いＺｒＳｂ２）、アンチモンチタン化物（融点が１０５０℃に達するＴｉＳｂ２）のうちの一つである。
絶縁バリア層（７０１）の選択は誘電体層（４００）と似ているが、但し超薄型相変化材料層（１００）との間で相互作用を生じないものであることが重要である。その材料は、酸化アンチモン、酸化ケイ素、酸化アルミニウム、酸化マグネシウム、酸化ジルコニウム、酸化ハフニウム、酸化チタン、窒化アルミニウム、窒化ケイ素、炭化ケイ素、シリコン窒化酸化物などである。
次に、バリア層の使用可能性を検証する方法を開示する。まず、メッキしたシリコン基材（６００）／バリア層（１０ｎｍ）／アンチモン（５ｎｍ）／バリア層（１０ｎｍ）の多層構造を、高真空中でそれぞれ５００℃、６００℃で１０分間加熱した後、原子力顕微鏡でバリア層の面の粗度を観察し、平均値を計算する。加熱前の粗度は０．２８±０．０２ｎｍであり、スキャン範囲は１マイクロメートル平方である。同時にＳｉ／ＳｉＯ２／ＴｉＮ（２０ｎｍ）／Ｇｅ２Ｓｂ２Ｔｅ５（５ｎｍ）／ＴｉＮ（２０ｎｍ）の多層構造を対照群として検証を行った。対照群は５００℃、６００℃で１０分間加熱した後、表面の粗度が０．３２〜０．３８ｎｍとなった。実験結果は表４に示した通りである。
表４はメッキしたシリコン基材（６００）／バリア層（１０ｎｍ）／アンチモン（５ｎｍ）／バリア層（１０ｎｍ）の構造を、高真空中でそれぞれ５００℃、６００℃で１０分間加熱した後、原子力顕微鏡でバリア層の面の粗度を観察して得た平均値を示す。スキャン範囲は１マイクロメートル平方である。
表４の実験結果によれば、タングステン（Ｗ）、アンチモン化イットリウム（ＹＳｂ）、二アンチモン化チタン（ＴｉＳｂ２）、二アンチモン化ジルコニウム（ＺｒＳｂ２）、二アンチモン化ハフニウム（ＨｆＳｂ２）、炭化ケイ素（ＳｉＣ）、窒化チタン（ＴｉＮｘ）、窒化タンタル（ＴａＮｘ）、窒化アルミニウム（ＡｌＮ）、酸化アンチモン（ＳｂＯ）などはバリア層として用いることができる。同一のその他の実験によって炭化チタン（ＴｉＣ）、炭化二チタン（Ｔｉ２Ｃ）、窒化二タンタル（Ｔａ２Ｎ）、炭化タンタル（ＴａＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、炭化二タンタル（Ｔａ２Ｃ）などもいずれもバリア層として用いることができる。実質的に本発明の設計の主旨に合致するその他のバリア層材料も、いずれも本発明が訴求する特許範囲に含まれる。
表４の結果によれば更に、二アンチモン化ニッケル（ＮｉＳｂ２）、二アンチモン化コバルト（ＣｏＳｂ２）、二アンチモン化鉄（ＦｅＳｂ２）、二アンチモン化クロム（ＣｒＳｂ２）などはバリア層として用いることができない。その主な原因は、融点が低すぎ、熱安定性が不足しているためである。
注意すべきは、上下バリア層は同一の材料であってもよく、異なる材料であってもよく、ＩＣ素子設計に合わせて、異なる要求に応じることができる点である。
次に、同一の超薄型記憶層の厚さがを維持する場合、異なるバリア層によって引き起こされる各種の効果にも差異があることを開示する。表５は、厚さ５ｎｍの純アンチモン膜に、ＳｉＯ２、ＳｂＯｘ、ＳｉＣ、Ｓｉ３Ｎ４から選ばれた２ｎｍ〜１００ｎｍのバリア層が被覆された場合の各種性能の差異を示す。表５におけるデータから分かるように、異なるバリア層を使用すると結晶化温度、アモルファス−結晶の電気抵抗比、ひいてはデータを十年保存する時間に影響が生じ、その度合いはそれぞれ異なる。本技術に習熟する者は、本表に開示されたデータ傾向と、表４の使用可能材料とに基づいて、適切な選択を行うことができる。また、表５は、バリア層の厚さの影響は相対的に小さいことも示している。
表５は厚さ５ｎｍの純アンチモン膜に、ＳｉＯ２、ＳｂＯｘ、ＳｉＣ、Ｓｉ３Ｎ４から選ばれた２ｎｍ〜１００ｎｍのバリア層が被覆された場合の結晶化温度（Ｔｃ，℃）、メッキ初期アモルファス状態の電気抵抗及び結晶化後の電気抵抗比（Ｒａ／Ｒｃ）、データを十年保存する温度（Ｔ１０Ｙ，℃）を示す。
最後に、メモリ素子の実施例によって、本発明の実際の応用において、セット（ｓｅｔ）、リセット（ｒｅｓｅｔ）を行うこと及び繰り返し寿命の検証などを説明し、本発明が達成する効果を更に開示する。
実施例１では、純アンチモン元素を相変化材料としてブリッジ型メモリ素子を製造する（電流の流動方向はアンチモン膜の膜面に対して平行）。その製造プロセスは、まず意図的にドープされていないが回避できない微量の酸素不純物を含有するアンチモン膜をメッキし、厚さを５ｎｍに制御する。成膜速度は０．３３ｎｍ／分である。アンチモン膜は第１の電極（３００）（図１０の左側電極）と第２の電極（図１０の右側電極）との間にメッキされる。その上方には一層の厚さ１００ｎｍの酸化ケイ素が被覆される。その後、集束イオンビーム（ＦＩＢ）によってブリッジ型メモリセルを長さが１０００ｎｍ、幅が２００ｎｍになるように切断する。その断面図は図１０の挿図に示す通りである。
図１０は、「印可電圧と電気抵抗」の関係を示す。電圧の帯域幅は１００ｎｓ、振幅（即ち電圧の値、ボルト数）は可変である。電流の流動方向はアンチモン膜に対して平行である。図によれば、セット（ｓｅｔ）のプロセスは電圧が０．８Ｖより大きい時点から始まり、電気抵抗が急速に低下するのと対応している。電圧が１．０Ｖに達した時、完全なセットを達成し、電気抵抗は最も低い値となる。リセット（Ｒｅｓｅｔ）は１．３Ｖから始まり、１．４Ｖに完了し、電気抵抗がアモルファス状態の電気抵抗値に戻る。従って、このブリッジ型メモリセルは、安定的にセットとリセットを行うことができ、２つの状態の電気抵抗値の差異は５０倍以上にも達する。完全にリセットした時点の電気抵抗値は初期の電気抵抗よりもやや高いが、この原因は、メモリセルがＦＩＢ製造プロセスにおいてイオンビームによって攻撃され、加熱効果によって、内部に微量のナノ結晶が生じて電気抵抗が若干低下するためである。
本実施例は、アンチモン膜によって製作されたブリッジ型メモリ素子が、安定的に１．５Ｖ未満の低電圧下でセット−リセットを行い、動作速度が１００ｎｓと速く、２つの状態の間に５０倍以上の電気抵抗の差異があり、優れた記憶動作を有することを十分に示している。
実施例２では、純アンチモン元素による３層構造ユニットによって一般的な垂直式のメモリ素子が製造される（電流の流動方向はアンチモン膜の膜面に対して垂直）。まず半導体素子の最終製造プロセスで、開孔してそれぞれ４００ｎｍ及び８００ｎｍ平方の開口構造を形成し、その下方にＴｉＮ下電極を設け、次いで開孔内に意図的にドープされていないが回避できない微量の酸素不純物を含むアンチモン膜をメッキし、厚さを５ｎｍ〜１５ｎｍに制御する。成膜速度は０．３３ｎｍ／分である。最後に上電極ＴａＮをメッキする。
図１１は、４００ｎｍ平方開孔した垂直式純アンチモン測定メモリセルのセット、リセット動作時の電気抵抗−電圧図であり、パルス時間は１００ｎｓである。そのセット電圧は２．５〜３Ｖであり、リセット電圧は約４Ｖである。その電気抵抗比の高低差は５倍以上である。
図１２は、８００ｎｍ平方開孔した垂直式純アンチモン測定メモリセルのセット、リセット繰り返し書き消し動作の測定結果であり、セット電圧は４．５Ｖであり、セットのパルス時間は１ｍｓであり、リセット電圧は６．０Ｖであり、リセットのパルス時間は１０μｓである。測定された動作回数は約５００回である。その電気抵抗比の高低差は動作が正常な状態で１０倍以上維持することができる。
実施例３は、炭素がドープされたアンチモン単相薄膜で垂直式メモリセルを製造し（電流の流動方向はアンチモン膜の膜面に対して垂直）、セット、リセット動作を行う例を開示する。Ｓｂ（Ｃ）を記憶材料とし、超薄型相変化材料層（１００）の左右側又は上下側に電極材料を接続するだけで、現行の半導体製造プロセスに統合することができる。その製造プロセスのサイズ縮小能力は、現行の半導体製造プロセスの能力の制限によって決まる。
本実施例は、ＩＣ製造プロセスの後段の金属製造プロセスによって図１に示す測定メモリセルを製造する。ここで、電極材料とバリア層材料はいずれも酸化物を用い、誘電体層（４００）は低温形成による酸化ケイ素を使用する。超薄型相変化材料層（１００）の成膜速度は０．３３ｎｍ／分である。
図１３は、厚さ１０ｎｍの単相Ｓｂ（Ｃ８ａｔ％）３層構造ユニットの測定セルの初期セット時における電流−電圧（Ｉ−Ｖ）曲線である。電流掃引（Ｉ−ｓｗｅｅｐ）の測定方法により、高抵抗状態（リセット状態）の素子を低抵抗状態（セット状態）に変換することが可能であり、その動作の変換電圧は１．５ボルトであり、完全書き込み電圧は２．１ボルトである。図１３においては更に、従来のＧｅ２Ｓｂ２Ｔｅ５材料を対照群としている。同一の枠組み及び測定システムにおいて、Ｓｂ（Ｃ８ａｔ％）とＧｅ２Ｓｂ２Ｔｅ５はいずれも典型的なＵ型Ｒ−Ｖ図を示した。製造されたＧｅ２Ｓｂ２Ｔｅ５素子が５マイクロ秒動作した（製造プロセスの要因による）のに対し、Ｓｂ（Ｃ８ａｔ％）素子は同一の製造要因において、僅か８０ナノ秒のパルス電圧で素子特性の動作を行うことができた。
本実施例はまた、厚さ７ｎｍの単相Ｓｂ（Ｃ３ａｔ％）と厚さ１５ｎｍの単相Ｓｂ（Ｃ５ａｔ％）とで測定セルを製造し、その成膜速度は０．３３ｎｍ／分である。その初期セット時の電流−電圧（Ｉ−Ｖ）曲線を測定し、電流掃引（Ｉ−ｓｗｅｅｐ）の測定方法により、高抵抗状態（リセット状態）の素子を低抵抗状態（セット状態）に変換することが可能である。その動作の変換電圧はセットが１．０〜１．５ボルトであり、完全リセット電圧は２．０〜２．２ボルトである。電気抵抗比の高低差は２０倍以上である。製造された測定セルの動作回数はいずれも１万回を超える。
本実施例は、炭素がドープされた後、厚さを調整してアンチモン単相を維持した超薄型相変化材料層（１００）が、確かに相変化記憶動作を示すとともに、高速動作でき、繰り返し回数が多いという素子特性を見せた。
実施例４は、ガリウムがドープされたアンチモン単相薄膜で垂直式メモリセルを製造し（電流の流動方向はアンチモン膜に対して垂直）、セット、リセット動作を行う例を開示する。Ｓｂ（Ｇａ）を相変化メモリ材料とし、記憶層材料の左右側又は上下側に電極材料を接続するだけで、現行の半導体製造プロセスに統合することができる。その製造プロセスのサイズ縮小能力は、現行の半導体製造プロセスの能力の制限によって決まる。
図１４は、厚さ１０ｎｍの単相Ｓｂ（Ｇａ１６ａｔ％）の３層構造ユニットでサイズが２００平方の垂直式メモリセルを製造し、超薄型相変化材料層（１００）の成膜速度が０．３３ｎｍ／分であり、測定された連続セット、リセット繰り返しを示す。その動作条件は、２．６Ｖでセット、パルス時間は５０００ｎｓであり、４Ｖでリセット、パルス時間は１００ｎｓである。その電気抵抗比の高低差は６倍以上である。図１４から、動作回数が１００万回に近いことが分かる。
本実施例は、厚さ１５ｎｍの単相Ｓｂ（Ｇａ１２ａｔ％）、厚さ１０ｎｍの単相Ｓｂ（Ｇａ１０ａｔ％）、厚さ７ｎｍの単相Ｓｂ（Ｇａ５ａｔ％）の３層構造ユニットでサイズが２００平方の垂直式メモリセルを製造し、超薄型相変化材料層（１００）の成膜速度が０．３３ｎｍ／分である。測定された完全セット電圧は２．１〜２．５Ｖであり、完全リセット電圧は３．４〜３．８Ｖであり、その電気抵抗比の高低差は１０倍以上である。
本実施例は、ガリウムがドープされた後、厚さを調整してアンチモン単相を維持した超薄型相変化材料層（１００）が、メモリセル内で確かに相変化記憶動作を示すとともに、高速動作でき、繰り返し回数が多いという素子特性を見せた。
実施例５は、その他の元素がドープされたアンチモン単相薄膜で垂直式メモリセルを製造し（電流の流動方向はアンチモン膜に対して垂直）、セット、リセット動作を行う例を開示する。Ｓｂ（Ｍ）をメモリ材料とし、Ｍは固溶度の範囲内のＧｅ、Ｓｉ、Ｂ、Ｎ、Ｏ、Ｔｉ、Ｔａ、Ｗ、Ｔｅなどのうちの一つである。超薄型相変化材料層（１００）の左右側又は上下側に電極材料を接続するだけで、現行の半導体製造プロセスに統合することができる。その製造プロセスのサイズ縮小能力は、現行の半導体製造プロセスの能力の制限によって決まる。
本実施例のＳｂ（Ｍ）は、厚さ１０ｎｍ、成膜速度が０．３３ｎｍ／分であり、３層構造ユニットでサイズが２００ｎｍ平方の垂直式メモリセルを製造する。測定された完全セット電圧は１．５〜２．８Ｖの間であり、完全リセット電圧は３．０〜４．２Ｖの間である。電気抵抗比の高低差は５〜１２の間である。
実施例６では、複数の相変化メモリユニットが直列設計構造である場合の設計方法と効果を説明する。
直列設計において、相変化メモリユニットにおける保護バリア層は導電性であり、それと第１の電極（３００）、第２の電極（５００）とが直列に配列される。相変化メモリユニットにおける各超薄型相変化材料層（１００）は同一の材質又は異なる材質の相変化材料であってもよい。厚さの変化量は、プラスマイナス０．５ナノメートルの範囲内であればよく、それによって各層のいずれもがセット（ＳＥＴ）動作同時に少なくとも一部分が結晶化できるようにする。成膜速度は０．３３ｎｍ／分である。本実施例の複数の相変化メモリユニットにおいて、超薄型相変化材料層（１００）は同一材質の超薄純アンチモン膜であるが、厚さは異なる。各層間の結晶化温度は、材質と厚さの正確な調整によって、その差異が少なくとも２０℃以上である。電圧パルスをセットする毎に１つのメモリユニットのみ結晶化させる。
２層のそれぞれ５ナノメートル及び６ナノメートルのドープされていないアンチモン膜と、その上、中、下の保護バリア層であるそれぞれ８ナノメートルのタングステン膜とによって、直径２００ナノメートルのメモリセル素子をメッキし、第１の電極（３００）及び第２の電極（５００）をそれぞれＴａＮとする。
２つのアンチモン膜がいずれもアモルファス状態の時、全電気抵抗は４．２ＭΩである。パルスが１００ｎｓの低いセット電圧を印可した時（例えば図１０の０．８４Ｖを参照）、６ナノメートルの純アンチモン膜層は完全に結晶化し、５ナノメートルの純アンチモン膜層は一部が結晶化し、メモリセルの全電気抵抗は７２ｋΩとなる。この値は、それによって５ナノメートルのアンチモン膜の一部の結晶含有量に差が生じるため、電圧を印可して調整することで正確に制御することができる。適切な長さのパルスのやや高い電圧を印可した時（例えば図１０の１．１Ｖを参照）、５ナノメートル及び６ナノメートルの２層の純アンチモン膜層はいずれも完全に結晶化し、メモリセルの全電気抵抗は３．１ｋΩとなる。従って、このメモリセルでは、４．２ＭΩ、７２ｋΩ、３．１ｋΩの３段階の記憶を行うことができ、その電気抵抗比は５８：２３：１である。高いパルス電圧を印可した時（例えば図１０の１．３Ｖより大きいことを参照）、メモリセルは２層の超薄アンチモン膜がいずれもアモルファスに戻る状態へと完全にリセットすることができ、全電気抵抗は４ＭΩより大きい値にまで回復する。
この直列構造は、完全な結晶状態から漸次リセットする方向へと動作することもできる。例えば、完全にセットする（結晶）状態において、適切な長さのパルスと電圧（例えば図１０の１００ｎｓ、１．２Ｖを参照）によって、６ナノメートルの超薄アンチモン膜が完全にリセットされ、５ナノメートルの超薄アンチモン膜の一部がリセットされ、得られた全電気抵抗は１５０ｋΩである。より高い電圧でリセットすることで（例えば図１０の１．４Ｖを参照）、２層の超薄アンチモン膜がいずれも完全にリセットされ、４ＭΩより高い高抵抗へと戻ることができる。この時の三段階の電気抵抗は３．１ｋΩ、１５０ｋΩ、４．２ＭΩとなり、電気抵抗比は１：４８：２６である。
実施例７では、複数の超薄型サンドイッチ状相変化ユニットが並列構造である場合の設計方法と効果を説明する。
並列設計において、相変化メモリユニットにおけるバリア層は絶縁性であり、それと第１の電極（３００）、第２の電極（５００）とが並列に配列される。複数の相変化メモリユニットにおいて、超薄型相変化材料層（１００）の各層は同一の材質又は異なる材質の相変化材料であってもよい。本実施例の複数の相変化メモリユニットにおいて、超薄型相変化材料層（１００）は同一材質の超薄純アンチモン膜であるが、厚さは異なる。各層間の結晶化温度は、材質と厚さの正確な調整によって、その差異が少なくとも２０℃以上である。電圧パルスをセットする毎に１つの単層のみ結晶化させる。
２層のそれぞれ４ナノメートル及び６ナノメートルの純アンチモン膜が組み合わされて成る並列式メモリセルを例にすると、成膜速度は０．３３ｎｍ／分である。ここで、６ナノメートルの純アンチモン膜内に１６％の酸化アルミニウムがドープされることによって、その結晶状態の電気抵抗が３０ｋΩとなるようにする。２層の純アンチモン膜の上、下及び中間にそれぞれ８ナノメートルの絶縁バリア層であるＳｂＯをメッキし、左右電極をそれぞれＴａＮとし、直径１００ナノメートルのメモリセル素子としてメッキする。このメモリセルが２層のアンチモン膜において全てアモルファス状態の時の全電気抵抗は２．７ＭΩである。
このメモリセルにパルスが１００ｎｓの低い電圧を印可した時（例えば図１０の０．８１Ｖを参照）、６ナノメートルの純アンチモン膜層は完全に結晶化し、４ナノメートルの純アンチモン膜層は全く結晶化せず、メモリセルの全電気抵抗は３０ｋΩとなる。
パルスが１００ｎｓの高い電圧を印可した時（例えば図１０の１．２Ｖを参照）、このメモリセルにおける４ナノメートル及び６ナノメートルの２層の純アンチモン膜層はいずれも完全に結晶化し、メモリセルの全電気抵抗は２．７ｋΩとなる。従って、このメモリセルでは、２．７ＭΩ、３０ｋΩ、２．７ｋΩの３段階の記憶を行うことができ、その電気抵抗比は９０：１１：１である。短いパルスのより高い電圧を印可した時（例えば図１０の１．７Ｖを参照）、メモリセルは２層のアンチモン膜がいずれもアモルファスに戻る状態へと完全にリセットすることができ、全電気抵抗は２．７ＭΩに回復する。
実施例８では、複数の相変化メモリユニットが直列又は並列構造である場合、複数の相変化メモリユニットにおいて、超薄型相変化材料層（１００）の各層に同一材質又は異なる材質の相変化材料を選択使用することができることを示す範例を説明する。本実施例は、各層の厚さが維持され変更されず、ドーパントが同一であるが、その含有量が変更された異なる設計方法と効果である。
本実施例は、３つの相変化メモリユニットを例とする。成膜速度は０．３３ｎｍ／分であり、厚さは１０ｎｍに固定される。その第１の相変化メモリユニットの超薄型相変化材料層（１００）はＳｂ（Ｇａ５ａｔ％）であり、第２の相変化メモリユニットの超薄型相変化材料層（１００）はＳｂ（Ｇａ１２ａｔ％）であり、第３の相変化メモリユニットの超薄型相変化材料層（１００）はＳｂ（Ｇａ１６ａｔ％）である。保護バリア層の材料は前述した準則に基づいて選択し、厚さはいずれも１５ｎｍである。その各記憶層の結晶化温度は、それぞれ１６５℃、１９５℃、２３６℃であり、各層の結晶化温度の差は、３０℃、４１℃である。従って十分な差を有することによって層毎に結晶化（セット）することができる。リセットは、３つの相変化メモリユニットを一度にリセットする。
実施例９では、複数の相変化メモリユニットが直列又は並列構造である場合、各超薄型相変化材料層（１００）の厚さが維持され変更されないが、各層のドーパントが変更された異なる設計方法と選択使用の範例を説明する。
本実施例は、３つの相変化メモリユニットを例とする。成膜速度は０．３３ｎｍ／分であり、厚さは５ｎｍ又は１０ｎｍである。その第１の相変化メモリユニットの超薄型相変化材料層（１００）は５ｎｍのドープされていないＳｂであり、第２の相変化メモリユニットの超薄型相変化材料層（１００）は１０ｎｍの炭素がドープされたＳｂ（Ｃ５ａｔ％）であり、第３の相変化メモリユニットの超薄型相変化材料層（１００）は５ｎｍの炭素がドープされたＳｂ（Ｃ５ａｔ％）である。保護バリア層の材料は前述した準則に基づいて選択し、厚さはいずれも１５ｎｍである。その各記憶層の結晶化温度は、それぞれ２１０℃、２４３℃、２８０℃であり、各層の結晶化温度の差は、３３℃以上である。従って十分な差を有することによって層毎に結晶化（セット）することができる。リセットは、３つのメモリユニットを一斉にリセットする。
実施例１０は、単一の相変化メモリユニットによって製造されたメモリセルにおける、リセットした後の電気抵抗のドリフトについて説明する。相変化メモリセルをリセットした後、電気抵抗のドリフトが深刻な場合、マルチレベルのメモリに極めて不利となる。本実施例では、本超薄型多層構造の優れた特性を示す。
図１５（Ａ）は電気抵抗のドリフト性測定に係る図であり、１つのサンドイッチ状純アンチモン膜（厚さ５ｎｍ）の相変化メモリユニットから作成された測定セル（４００ｎｍ平方）によって、５回の「セット−リセット」（パルスはいずれも１００ｎｓ）を繰り返した後、リセット状態（アモルファス状態）に設定した上で、２５℃、４５℃、６５℃及び８５℃の恒温を維持し、図１５に示すように、０．１ボルトの電圧で電気抵抗の時間に伴う変化関係を測定した。相変化メモリセルのリセット後の電気抵抗のドリフトは以下の公式で表すことができる。
Ｒ（ｔ）＝Ｒ０（ｔ／ｔ０）ｖ
式中、Ｒ（ｔ）は時間ｔの時の電気抵抗であり、Ｒ０、ｔ０はそれぞれ測定初期の電気抵抗と時間を表し、Ｖは指数的な定数である。図１５におけるある温度が恒温時の指数的定数Ｖは、各測定線のスロープから求めることができる。２５℃、４５℃、６５℃及び８５℃の時，Ｖ値はそれぞれ０．０１８７、０．０１６１、０．０１３２及び０．０１１３である。
図１５（Ｂ）は、アレニウス法で５％の電気抵抗のドリフトの時間（図１５（Ａ）内の白菱形で表示したもの）について対数を取り、１／ｋＴに対して作図した。
ｌｎ（ｔ）＝Ｅｃ／ｋＴ−ｌｎ（τ）
式中、Ｅｃは活性化エネルギーであり、ｔは時間定数である。得られた直線のスロープを電気抵抗のドリフトの活性化エネルギーとし、図１５（Ｂ）に示すように０．２７ｅＶとした。
上述した指数的定数Ｖ値と活性化エネルギーは、いずれもメモリセル内の超薄アンチモン膜の厚さが５ｎｍから１０ｎｍ、１５ｎｍへと増加するに伴ってやや低下した。しかしながら、ドープ量の上昇に伴ってやや上昇している。但し、文献に開示されたＧｅ２Ｓｂ２Ｔｅ５メモリセルの電気抵抗のドリフトデータ（Ｖ値〜０．１１、Ｅｃ〜０．６ｅＶ）と比較すると、Ｖ値は５〜１０倍小さくなり、活性化エネルギーは１／２にも満たないため、極めて大きな改善が見られた。これは本実施例のメモリセルにおける純アンチモンが相変化した場合、体積変化が０．５％未満（図７）であるためである。従って、メモリセルに相変化によって生じた残留応力は極めて小さく、且つ一種類のみの元素であり、組成効果を生じることがなく、電気抵抗の経時変化が極めて小さくなる。これが、本発明の別の効果である。
本実施例は、本発明が解決しようとする課題である「リセット後の電気抵抗のドリフトの低減」が完全に解決されたことを説明するものである。
以上の各実施例から、本発明が利用する薄膜の特質が、異なる厚さ、異なる材質の薄膜を、導電バリア層（２００）又は絶縁バリア層（７０１）と組み合わせ、「前記保護バリア層／前記超薄型相変化材料層（１００）／前記保護バリア層」の相変化メモリユニットとなるようにメッキすることが分かる。この相変化メモリユニットには超薄型相変化材料層（１００）が含まれ、この超薄型相変化材料層（１００）各層の材料は、完全に同一であってもよく、異なっていてもよく、これによって超薄型相変化材料層（１００）各層の電気抵抗と結晶化温度を調整する。上記においては更に、超薄型相変化材料層（１００）が純アンチモン、純ビスマスであってもよく、ドープされた後のアンチモン単相又はビスマス単相固溶体であってもよく、各層のドープ元素が先に述べた通り同一であってもよく、異なっていてもよいことを説明した。
メモリ設計者は、本発明の説明に基づいて適切な単相材料を選択使用し、薄膜の厚さを調整制御することで、各超薄型相変化材料層（１００）の結晶化温度と、アモルファス状態の電気抵抗値、結晶状態の電気抵抗値などを調整することができる。好ましい設計選択としては、層毎の結晶化（セット動作）時に電圧パルス又は電流パルスの設定において十分な判別率を有するようにすべく、各超薄型相変化材料層（１００）の結晶温度は層毎に上昇し、且つ超薄型相変化材料層（１００）の結晶化温度間の差は少なくとも２０℃以上であり、より好ましくはその差は４０℃以上とする。また、マルチレベルメモリの各レベルの判別率を向上すべく、各超薄型相変化材料層（１００）が結晶化した後、もたらされた超薄型多層構造相変化メモリ素子の全電気抵抗の差異は１００％以上であるのが好ましく、５００％以上であるのがより好ましい。
説明において言及した相変化メモリ素子の各部の組成及び各層の材料の選択使用は、例示的に説明するためのものに過ぎず、本発明に係る特許発明の技術的範囲を限定するものではない。各素子の材料は本明細書において要求した特性を満たすものであれば、いずれも本発明に係る特許発明の技術的範囲に含まれる。
本発明に係る薄膜の製造においては、薄膜技術に習熟した技術者が慣用する任意の薄膜体積技術を使用して、設計された超薄型相変化材料層（１００）、第１の電極（３００）、第２の電極（５００）、保護バリア層及び誘電体層（４００）などを製造することができる。その技術としては、例えば、熱蒸着や電子ビーム蒸着などの物理気相堆積における真空蒸着技術（Ｅｖａｐｏｒａｔｉｏｎ）や、直流（ＤＣ）スパッタリング、高周波（ＲＦ）スパッタリング、マグネトロンスパッタリング、対称的又は非対称的スパッタリングなどのスパッタリング技術（Ｓｐｕｔｔｅｒｉｎｇ）、又は真空イオンプレーティング技術などが含まれるがこれらに限定されない。スパッタリングによって成膜する場合は、純アンチモン金属ターゲット、意図的に少量の元素が添加されたターゲット、又は絶縁ナノ粒子を添加しようとするターゲット、バリア層ターゲット、電極ターゲットなどを用いることができる。本発明は、薄膜技術に習熟するものが慣用する化学気相堆積技術（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ， ＣＶＤ）、各種補助的ＣＶＤ、ひいてはＣＶＤ法における極致である原子層堆積法（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）を用いて薄膜をメッキすることができる。
本発明における実施例では、スパッタリングによって超薄膜をメッキした。従って、成膜速度は十分に遅くなければならず、例えば２０ｎｍ／時間（即ち０．３３ｎｍ／分）であって初めて品質が十分に優れる膜を得ることができる。本技術に習熟する者であれば、補助的ＣＶＤを採用した場合、合理的な高速において高品質の超薄膜を製造することができ、ＡＬＤを採用した場合は、２ｎｍの連続薄膜を製造することも可能であることを知っている。これらの方法はいずれも本発明に用いることができる。
また、本発明で言う意図的にドープする方法は、同時スパッタリング、ＣＶＤなどの成膜法を用いて薄膜成長時に添加する方法のほか、半導体工業で常用されるイオン注入法（Ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）を使用して、薄膜がメッキされた後にイオン注入チャンバー内において高電圧イオンビームをその薄膜に衝突させる方法を用いることができる。
１００ １つの相変化メモリユニットにおける超薄型相変化材料層
１０１ 複数の相変化メモリユニットにおける第一層の超薄型相変化材料層
１０２ 複数の相変化メモリユニットにおける第二層の超薄型相変化材料層
１０ｎ 複数の相変化メモリユニットにおける第ｎ層の超薄型相変化材料層
２００ 導電バリア層
２１０ 第１の電極に隣接する第１の導電バリア層
２２０ 第２の電極に隣接する第２の導電バリア層
３００ 第１の電極
３５０ 第１の電極集合体層
４００ 誘電体層
５００ 第２の電極
５５０ 第２の電極集合体層
６００ シリコン基材
７０１ 絶縁バリア層

Claims (15)

  1. シリコン基材と、
    前記シリコン基材の上方に位置し、両側にそれぞれ保護バリア層が設けられた超薄型相変化材料層を含むことによって、「前記保護バリア層／前記超薄型相変化材料層／前記保護バリア層」の３層構造ユニットとして構成された複数の相変化メモリユニットであって、前記相変化メモリユニットにおける前記超薄型相変化材料層は純アンチモンあるいは純ビスマスの粒子状の超薄膜であって、含有量が３〜５０モルパーセントの間の、サイズが膜厚より小さな絶縁ナノ粒子を含み、前記超薄型相変化材料層の材料は純アンチモン元素又はドープされたアンチモン単相固溶体あるいは純ビスマス元素又はドープされたビスマス単相固溶体であり、前記超薄型相変化材料層は厚さが２ｎｍ〜１５ｎｍであり、厚さが１５ｎｍの場合、結晶化温度が１００℃以上であり、厚さが１５ナノメートルから５ナノメートルまで低下した場合、結晶化温度は少なくとも５０℃上昇し、相変化発生前後において前記超薄型相変化材料層の体積変化量が３％未満である、複数の相変化メモリユニットと、
    前記複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第１の電極及び第１の導電バリア層を含む第１の電極集合体層と、
    前記複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第２の電極及び第２の導電バリア層を含む第２の電極集合体層と、
    前記シリコン基材の上方に位置し、前記複数の相変化メモリユニットに又はその下方に位置する誘電体層であって、前記誘電体層の１つは前記複数の相変化メモリユニットと前記シリコン基材との間にある誘電体層と、
    を含み、
    前記複数の相変化メモリユニットは並列接続構造を有し、前記第１の電極及び前記第２の電極によって提供される電流の流れる方向は、前記超薄型相変化材料層の平面に対して平行である、
    ことを特徴とする超薄型多層構造相変化メモリ素子。
  2. 前記相変化メモリユニットが１つである場合、メモリは抵抗値によるビット値として２種類のビット値が記録でき、前記相変化メモリユニットが複数である場合、前記相変化メモリユニットが１つ追加される毎に、メモリに記録できる抵抗値によるビット値が１種類のビット値を増加する、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  3. 前記複数の相変化メモリユニットにおける前記超薄型相変化材料層の厚さは異なってもよい、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  4. 前記ドープされたアンチモン単相固溶体とは、含有量が１〜１８原子パーセントの間であり、炭素、窒素、酸素、ホウ素、アルミニウム、ガリウム、ビスマス、テルル、ケイ素、ゲルマニウムのうちの一つ又はそれらの組み合わせから選ばれるドーパントを、固溶度の範囲内において添加したものを指す、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  5. 前記ドープされたビスマス単相固溶体とは、含有量が１〜１８原子パーセントの間であり、ガリウム、アンチモン、ケイ素、ゲルマニウム、炭素、窒素、酸素のうちの一つ又はそれらの組み合わせから選ばれるドーパントを、固溶度の範囲内において添加したものを指す、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  6. 前記粒子状の超薄膜における前記絶縁ナノ粒子は、酸化物、窒化物、炭化物、ケイ化物、ホウ化物、アンチモン化物の一つ又はそれらの組み合わせから選ばれる、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  7. 前記複数の相変化メモリユニット内の各前記超薄型相変化材料層の材料の種類は、層毎に異なっていてもよい、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  8. 前記第１の導電バリア層及び前記第２の導電バリア層の材料は、室温下での電気抵抗率が１０００ｍΩ−ｃｍ未満であり、少なくとも１０００℃においても依然として安定した固体状態を維持することができ、且つ前記超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、タングステン、モリブデン、ルテニウム、タンタル、レニウム、イリジウム、炭化ケイ素、ケイ化モリブデン、六ホウ化ランタン、チタン炭化物、タンタル炭化物、チタンホウ化物、アンチモンハフニウム化物、ルテニウム酸化物、チタン窒化物、タンタル窒化物、アンチモンチタン化物、アンチモンイットリウム化物、アンチモンジルコニウム化物、ランタンニッケル酸化物の一つ又はそれらの組み合わせから選ばれる、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  9. 前記第１の電極及び前記第２の電極の材料は、室温での電気抵抗率が５０ｍΩ−ｃｍ未満であり、温度が少なくとも１２００℃の時でも依然として安定した固体状態を維持することができ、ルテニウム、タングステン、タンタル、酸化ルテニウム、二酸化ルテニウム、窒化チタン、窒化タンタルの一つから選ばれる、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  10. 前記誘電体層の材料は、温度が少なくとも１２００℃の時に前記超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、二酸化ケイ素、窒化ケイ素、窒化酸化ケイ素、三酸化二アルミニウム、窒化アルミニウム、二酸化ハフニウム、酸化マグネシウムの一つから選ばれる、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  11. 前記複数の相変化メモリユニット内の前記保護バリア層は絶縁性であり、前記保護バリア層の材料は、温度が少なくとも１２００℃の時に前記超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、酸化アンチモン、酸化ジルコニウム、酸化ハフニウム、酸化チタン、窒化アルミニウム、炭化ケイ素、シリコン窒化物、シリコン酸化物、シリコン窒化酸化物、アルミニウム酸化物、マグネシウム酸化物の一つから選ばれる、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  12. 前記「前記保護バリア層／前記超薄型相変化材料層／前記保護バリア層」の３層構造ユニットにおいて、前記超薄型相変化材料層の両側の前記保護バリア層の材料は異なってもよい、ことを特徴とする請求項１に記載の超薄型多層構造相変化メモリ素子。
  13. シリコン基材と、
    前記シリコン基材上に位置し、両側にそれぞれ保護バリア層が設けられた超薄型相変化材料層を含むことによって、「前記保護バリア層／前記超薄型相変化材料層／前記保護バリア層」の３層構造ユニットとして構成された複数の相変化メモリユニットであって、前記相変化メモリユニットにおける前記超薄型相変化材料層は純アンチモンあるいは純ビスマスの粒子状の超薄膜であって、含有量が３〜５０モルパーセントの間の、サイズが膜厚より小さな絶縁ナノ粒子を含み、前記超薄型相変化材料層の材料は純アンチモン元素又はドープされたアンチモン単相固溶体あるいは純ビスマス元素又はドープされたビスマス単相固溶体であり、前記超薄型相変化材料層は厚さが２ｎｍ〜１５ｎｍであり、厚さが１５ｎｍの場合、結晶化温度が１００℃以上であり、厚さが１５ナノメートルから５ナノメートルまで低下した場合、結晶化温度は少なくとも５０℃上昇し、相変化発生前後において前記超薄型相変化材料層の体積変化量が３％未満である、複数の相変化メモリユニットと、
    前記複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第１の電極及び第１の導電バリア層を含む第１の電極体層と、
    前記複数の相変化メモリユニットと互いに隣接して電気的に接続され、互いに隣接して電気的に接続された第２の電極及び第２の導電バリア層を含む第２の電極体層と、
    前記第２の電極と前記第２の導電バリア層との間に、そして前記第２の電極と前記シリコン基材との間に位置する誘電体層と、
    を含み、
    前記複数の相変化メモリユニットは直列構造を有し、前記第１の電極及び前記第２の電極によって提供される電流の流れる方向は、前記超薄型相変化材料層の平面に対して垂直である、
    ことを特徴とする超薄型多層構造相変化メモリ素子。
  14. 前記複数の相変化メモリユニット内の前記保護バリア層は導電性であり、前記保護バリア層の材料は、室温下での電気抵抗率が１０００ｍΩ−ｃｍ未満であり、温度が少なくとも１０００℃の時でも依然として安定した固体状態を維持することができ、且つ前記超薄型相変化材料層との間で物理的又は化学的反応を起こさないものであって、タングステン、モリブデン、ルテニウム、タンタル、レニウム、イリジウム、炭化ケイ素、ケイ化モリブデン、六ホウ化ランタン、チタン炭化物、タンタル炭化物、チタンホウ化物、アンチモンハフニウム化物、ルテニウム酸化物、チタン窒化物、タンタル窒化物、アンチモンチタン化物、アンチモンイットリウム化物、アンチモンジルコニウム化物、ランタンニッケル酸化物の一つ又はそれらの組み合わせから選ばれる、ことを特徴とする請求項１３に記載の超薄型多層構造相変化メモリ素子。
  15. 前記「前記保護バリア層／前記超薄型相変化材料層／前記保護バリア層」の３層構造ユニットにおいて、前記超薄型相変化材料層の両側の前記保護バリア層の材料は異なってもよい、ことを特徴とする請求項１３に記載の超薄型多層構造相変化メモリ素子。
JP2013096868A 2012-05-07 2013-05-02 超薄型多層構造相変化メモリ素子 Expired - Fee Related JP5688196B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101116245 2012-05-07
TW101116245A TWI469408B (zh) 2012-05-07 2012-05-07 超薄與多層結構相變化記憶體元件

Publications (2)

Publication Number Publication Date
JP2013236079A JP2013236079A (ja) 2013-11-21
JP5688196B2 true JP5688196B2 (ja) 2015-03-25

Family

ID=49511842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096868A Expired - Fee Related JP5688196B2 (ja) 2012-05-07 2013-05-02 超薄型多層構造相変化メモリ素子

Country Status (5)

Country Link
US (1) US9337421B2 (ja)
JP (1) JP5688196B2 (ja)
KR (1) KR101536809B1 (ja)
CN (1) CN103390724B (ja)
TW (1) TWI469408B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10547000B2 (en) 2017-10-20 2020-01-28 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6308136B2 (ja) * 2012-12-25 2018-04-11 ソニー株式会社 記憶素子および記憶装置
TWI476973B (zh) * 2014-03-25 2015-03-11 Winbond Electronics Corp 記憶體元件及形成方法
US9490426B2 (en) * 2014-07-09 2016-11-08 HGST, Inc. Multiple bit per cell dual-alloy GST memory elements
US9577045B2 (en) 2014-08-04 2017-02-21 Fairchild Semiconductor Corporation Silicon carbide power bipolar devices with deep acceptor doping
US10008667B2 (en) * 2014-08-29 2018-06-26 Intel Corporation Materials and components in phase change memory devices
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
US9269899B1 (en) * 2015-02-05 2016-02-23 Micron Technology, Inc. Electronic device, memory cell, and method of flowing electric current
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
US9672906B2 (en) * 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN106449972B (zh) * 2016-08-02 2019-04-16 同济大学 一种Ti-Sb纳米相变薄膜材料及其制备方法和应用
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory
US9997567B1 (en) * 2017-05-05 2018-06-12 Macronix International Co., Ltd. Semiconductors structure having an RRAM structure and method for forming the same
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN107195779A (zh) * 2017-05-27 2017-09-22 江苏理工学院 一种GeSb/SiO2多层相变薄膜材料、制备方法及应用
CN109408401B (zh) * 2017-08-18 2023-03-24 旺宏电子股份有限公司 存储器装置的管理系统及管理方法
US10283704B2 (en) * 2017-09-26 2019-05-07 International Business Machines Corporation Resistive memory device
CN109904311B (zh) * 2017-12-08 2022-12-23 江苏理工学院 一种用于相变存储器的Sb-Se-Ti系列纳米复合相变薄膜及其制备方法
CN110233203B (zh) * 2018-03-06 2023-04-07 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
CN109585649B (zh) * 2018-10-30 2019-12-27 同济大学 类超晶格锗锑/锌锑纳米相变薄膜及其制备和应用
CN109728162B (zh) * 2018-12-28 2020-06-30 中国科学院上海微系统与信息技术研究所 相变薄膜、相变存储单元及其制备方法及相变存储器
CN109860388B (zh) * 2019-01-09 2022-12-23 江苏理工学院 多层相变薄膜及制备方法和应用
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法
CN112331767B (zh) * 2020-10-27 2023-12-22 华中科技大学 一种Ge-Sb基相变材料及多级相变存储器
CN112490358A (zh) * 2020-11-27 2021-03-12 西安交通大学 基于串联结构的高稳定多阻态忆阻器及其制备方法
CN112614936B (zh) * 2020-12-17 2023-07-11 江苏理工学院 一种Ti/Sb多层纳米复合相变存储薄膜材料及其制备方法和应用
CN112820823A (zh) * 2020-12-31 2021-05-18 华为技术有限公司 多值相变存储单元、相变存储器、电子设备及制备方法
CN113437213A (zh) * 2021-06-02 2021-09-24 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
CN113594361A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变薄膜、相变存储器及相变存储器的操作方法
CN114906795B (zh) * 2022-04-24 2023-05-16 电子科技大学 一种二维MXenes材料的原子尺度MEMS传感器及其制备方法与应用

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US8115239B2 (en) * 2004-03-26 2012-02-14 Nxp B.V. Electric device comprising phase change material
WO2005112118A1 (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100655443B1 (ko) * 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
KR20090075539A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 단일 조성의 반금속 박막을 이용한 상변화 메모리
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8378328B2 (en) 2008-02-22 2013-02-19 International Business Machines Corporation Phase change memory random access device using single-element phase change material
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7759770B2 (en) * 2008-06-23 2010-07-20 Qimonda Ag Integrated circuit including memory element with high speed low current phase change material
US7903457B2 (en) * 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
JP2010171196A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc 固体メモリ及び半導体装置
JP2010183017A (ja) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP4599598B2 (ja) * 2009-03-04 2010-12-15 独立行政法人産業技術総合研究所 固体メモリ
TW201138172A (en) 2010-04-23 2011-11-01 Tsung-Shune Chin Non-volatile germanium memory devices
JP5481565B2 (ja) * 2010-12-06 2014-04-23 株式会社日立製作所 不揮発性記憶装置およびその製造方法
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10547000B2 (en) 2017-10-20 2020-01-28 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same
US10923655B2 (en) 2017-10-20 2021-02-16 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR101536809B1 (ko) 2015-07-14
JP2013236079A (ja) 2013-11-21
US20130292631A1 (en) 2013-11-07
KR20130124893A (ko) 2013-11-15
US9337421B2 (en) 2016-05-10
CN103390724A (zh) 2013-11-13
TW201347252A (zh) 2013-11-16
CN103390724B (zh) 2016-04-06
TWI469408B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
JP5688196B2 (ja) 超薄型多層構造相変化メモリ素子
KR102514350B1 (ko) 스위치 소자 및 기억 장치
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US20090242868A1 (en) Semiconductor device and method of manufacturing the same
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
KR102607859B1 (ko) 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법
JP4715320B2 (ja) 記憶素子及び記憶装置
TWI497491B (zh) 記憶體元件及記憶體裝置
TWI489667B (zh) 相變化記憶體元件
BRPI0719055A2 (pt) Memória correlacionada de elétrons
JPWO2011043448A1 (ja) 半導体装置及びその製造方法
TW200952228A (en) Phase change material with filament electrode
JP2006165553A (ja) 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
JPWO2008149605A1 (ja) 抵抗変化素子およびこれを備えた半導体装置
TW201011909A (en) Storage element and storage device
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US8866118B2 (en) Morphology control of ultra-thin MeOx layer
KR20150093149A (ko) 기억 소자 및 기억 장치
CN101916823B (zh) 基于碲化锑复合相变材料的相变存储装置及其制备方法
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
US9515261B2 (en) Memory cells and methods of making memory cells
US11245074B2 (en) Resistance random access memory and method for fabricating the same
CN115101666A (zh) 相变材料、相变存储芯片、存储设备及电子设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140815

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140915

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150124

R150 Certificate of patent or registration of utility model

Ref document number: 5688196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees