CN112820823A - 多值相变存储单元、相变存储器、电子设备及制备方法 - Google Patents

多值相变存储单元、相变存储器、电子设备及制备方法 Download PDF

Info

Publication number
CN112820823A
CN112820823A CN202011627055.7A CN202011627055A CN112820823A CN 112820823 A CN112820823 A CN 112820823A CN 202011627055 A CN202011627055 A CN 202011627055A CN 112820823 A CN112820823 A CN 112820823A
Authority
CN
China
Prior art keywords
phase change
layer
change material
memory cell
heat insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011627055.7A
Other languages
English (en)
Inventor
涂洒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XFusion Digital Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011627055.7A priority Critical patent/CN112820823A/zh
Publication of CN112820823A publication Critical patent/CN112820823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了多值相变存储单元、相变存储器、电子设备及制备方法，属于半导体存储技术领域。该多值相变存储单元包括衬底、位于衬底上的功能层；功能层包括：相变层、顶电极、底电极、第一隔热层和第二隔热层；相变层包括：并联设置或者串联设置的多层相变材料层，至少部分多层相变材料层具有不同的结晶温度和不同的阈值电压；相变层位于顶电极和底电极之间；第一隔热层和第二隔热层相对设置以配合构成隔热空间，相变层、顶电极和底电极整体位于隔热空间内，该多值相变存储单元能够获得更多数目的相态，实现高密度多值存储。

Description

多值相变存储单元、相变存储器、电子设备及制备方法
技术领域
本公开涉及半导体存储技术领域，特别涉及多值相变存储单元、相变存储器、电子设备及制备方法。
背景技术
相变存储器是一种固态半导体非易失性存储器，具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低等优点。为了适应海量信息存储的要求，有必要提供高数据存储密度的相变存储器。
相关技术提供了一种多值相变存储器，使用了掺杂有其他元素的Ge-Sb-Te基多值相变材料，掺杂的元素例如为Sn。该类相变材料在外加脉冲电压或脉冲电流作用下，能够实现高阻态，低阻态和中间态的三态存储。
在实现本公开的过程中，发明人发现现有技术中至少存在以下问题：
相关技术提供的多值相变存储器，存在中间态不稳定，且中间态数目较少的问题。
公开内容
鉴于此，本公开实施例提供了多值相变存储单元、相变存储器、电子设备及制备方法，能够解决上述技术问题。
具体而言，包括以下的技术方案：
一方面，本公开实施例提供了一种多值相变存储单元，所述多值相变存储单元包括：衬底、位于所述衬底上的功能层；
所述功能层包括：相变层、顶电极、底电极、第一隔热层和第二隔热层；
所述相变层包括：并联设置或者串联设置的多层相变材料层，至少部分所述多层相变材料层具有不同的结晶温度和不同的阈值电压；
所述相变层位于所述顶电极和所述底电极之间；
所述第一隔热层和所述第二隔热层相对设置以配合构成隔热空间，所述相变层、所述顶电极和所述底电极整体位于所述隔热空间内。
在一些可能的实现方式中，全部的所述多层相变材料层各自具有不同的结晶温度和不同的阈值电压。
在一些可能的实现方式中，所述相变材料层通过掺杂改性的相变材料制备得到，所述掺杂改性的相变材料包括：相变材料、掺杂于所述相变材料中的掺杂元素。
在一些可能的实现方式中，所述相变材料选自Ge-Sb-Te基相变材料、Si-Sb-Te基相变材料、Sb-Te基相变材料、Ge-Te基相变材料、Ge-Sb基相变材料、Sb基相变材料、Bi-Te基相变材料、或者超晶格相变材料。
在一些可能的实现方式中，所述掺杂元素选自Cu、Ag、Zn、Ti、Gd、N、Si中的至少一种。
在一些可能的实现方式中，所述多层相变材料层中，至少部分相变材料层的厚度不同。
在一些可能的实现方式中，所述多层相变材料层中，至少部分相变材料层的掺杂元素的浓度不同。
在一些可能的实现方式中，所述多层相变材料层并联设置；
所述相变层还包括：绝缘隔离层，所述绝缘隔离层位于任意相邻的两层所述相变材料层之间。
在一些可能的实现方式中，所述绝缘隔离层的材质为SiO2、Al2O3、或者Si3N4。
在一些可能的实现方式中，所述多层相变材料层串联设置；
所述相变层还包括：导电缓冲层，所述导电缓冲层位于任意相邻的两层所述相变材料层之间、所述顶电极与相邻的相变材料层之间、以及所述底电极与相邻的相变材料层之间。
在一些可能的实现方式中，所述导电缓冲层的材质选自金属钌、二氧化铪、五氧化二铌、氮化钛、单质C60、SixGe1-x、五氧化二钽、三氧化钨、氮化硅、多晶锗、多晶硅、多晶锗硅及三者各自的氮化物、氮化碳、超导体、非晶硅、氧化硅、金属锑、金属碲、金属银、金属铋、碳化钨、碳化钼、硼化钨、硼化钼、碳化硅晶须、碳化硅、非晶碳、或者二氧化钌。
另一方面，本公开实施例还提供了一种相变存储器，所述相变存储器包括上述任一项多值相变存储单元。
再一方面，本公开实施例还提供了一种电子设备，所述电子设备包括上述任一项多值相变存储单元。
再一方面，本公开实施例还提供了上述任一项多值相变存储单元的制备方法，所述多值相变存储单元的制备方法包括：
根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元。
在一些可能的实现方式中，所述多值相变存储单元包括：并联设置的多层相变材料层；
所述根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元，包括：
在衬底上形成第一隔热层；
按照相变层中相变材料层和绝缘隔离层的分布，在所述第一隔热层上交替形成所述相变材料层和所述绝缘隔离层，得到相变层；
通过光刻技术，对所述相变层上对应于顶电极和底电极的位置进行刻蚀，分别形成顶电极位和底电极位；
分别在所述顶电极位和所述底电极位上形成顶电极和底电极，并且使所述顶电极、所述底电极、所述相变层的顶部表面持平；
在所述顶电极、所述底电极和所述相变层的顶部表面上形成第二隔热层，得到所述多值相变存储单元。
在一些可能的实现方式中，所述多值相变存储单元包括：串联设置的多层相变材料层；
所述根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元，包括：
在衬底上形成底电极；
按照相变层中相变材料层和导电缓冲层的分布，在所述底电极上交替形成相变材料层和导电缓冲层，得到相变层；
在所述相变层上形成顶电极；
通过光刻技术，对所述底电极、所述相变层、所述顶电极上对应于第一隔热层和第二隔热层的位置进行刻蚀，分别形成第一隔热位和第二隔热位；
分别在所述第一隔热位和所述第二隔热位上形成第一隔热层和第二隔热层，并使所述第一隔热层、所述第二隔热层、所述顶电极的顶部表面持平，得到所述多值相变存储单元。
本公开实施例提供的技术方案的有益效果至少包括：
本公开实施例提供的多值相变存储单元，使用了多层相变材料层，其中，至少部分相变材料层具有不同的结晶温度和不同的阈值电压，这样，在不同的外加脉冲电压或脉冲电流的作用下，具有不同结晶温度和不同阈值电压的相变材料层可以分别在对应操作电压或者电流下发生相变，产生晶态/晶态/···/晶态、非晶态/非晶态/···/非晶态、晶态/晶态/···/非晶态、非晶态/非晶态/···/晶态等多种相态，以获得更多数目的相态，能够实现高密度多值存储。由于至少部分相变材料层具有不同的结晶温度和阈值电压，它们发生相变时各自对应的脉冲电压或者脉冲电流不同，也就是说，使不同的相变材料层在各自对应的脉冲电压或者脉冲电流下发生相变，这样利于使获得的相态更加稳定。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的具有并联式多层相变材料层的多值相变存储单元的第一制备步骤示意图；
图2为本公开实施例提供的具有并联式多层相变材料层的多值相变存储单元的第二制备步骤示意图；
图3为本公开实施例提供的具有并联式多层相变材料层的多值相变存储单元的第三制备步骤示意图；
图4为本公开实施例提供的具有并联式多层相变材料层的多值相变存储单元的第四制备步骤示意图；
图5为本公开实施例提供的具有并联式多层相变材料层的多值相变存储单元的结构示意图；
图6为本公开实施例提供的具有串联式多层相变材料层的多值相变存储单元的第一制备步骤示意图；
图7为本公开实施例提供的具有串联式多层相变材料层的多值相变存储单元的第二制备步骤示意图；
图8为本公开实施例提供的具有串联式多层相变材料层的多值相变存储单元的第三制备步骤示意图；
图9为本公开实施例提供的具有串联式多层相变材料层的多值相变存储单元的第四制备步骤示意图；
图10为本公开实施例提供的具有串联式多层相变材料层的多值相变存储单元的结构示意图；
图11为本公开实施例提供的多值相变存储单元的应用场景示意图。
附图标记分别表示：
1-衬底，
21-相变材料层，
31-顶电极，32-底电极，
41-第一隔热层，42-第二隔热层，
5-绝缘隔离层，
6-导电缓冲层，
100-多值相变存储单元，
201-第一缓存，
202-第二缓存，
203-第三缓存，
300-处理器。
具体实施方式
为使本公开的技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
一方面，本公开实施例提供了一种多值相变存储单元，如附图5或者附图10所示，该多值相变存储单元包括：衬底1、以及位于衬底1上的功能层；
该功能层包括：相变层、顶电极31、底电极32、第一隔热层41和第二隔热层42；
相变层包括：并联设置或者串联设置的多层相变材料层21，其中，多层相变材料层21中，至少部分相变材料层21具有不同的结晶温度和不同的阈值电压；
相变层位于顶电极31和底电极32之间；
第一隔热层41和第二隔热层42相对设置以配合构成隔热空间，相变层、顶电极31和底电极32整体位于隔热空间内。
本公开实施例中所涉及的“多层相变材料层中的至少部分相变材料层具有不同的结晶温度和不同的阈值电压”，指的是，可以使部分相变材料层的结晶温度和阈值电压彼此不同(这样意味着，存在结晶温度和阈值电压相同的部分相变材料层)；还可以使全部的多层相变材料层各自具有不同的结晶温度和不同的阈值电压(也就是说，所有的相变材料层的结晶温度和阈值电压各自不同)。
在一些可能的实现方式中，本公开实施例使全部的多层相变材料层各自具有不同的结晶温度和不同的阈值电压。
当每一层相变材料层的结晶温度和阈值电压不同时，所对应的发生相变时的脉冲电压或者脉冲电流也不同，这样，在特定大小的脉冲电压或者脉冲电流下，可能使全部的相变材料层均位于低阻态，也可能使全部的相变材料层均位于高阻态，也可能使其中部分相变材料层位于低阻态，而另外部分相变材料层位于高阻态。而这些位于低阻态或者位于高阻态的相变材料层也可以在改变脉冲电压或者脉冲电流时作改变。
以本公开实施例提供的多值相变存储单元包括两层相变材料层A1和A2举例来说，在第一脉冲电压下，相变材料层A1和相变材料层A2均处于低阻态；在第二脉冲电压下，相变材料层A1和相变材料层A2均处于高阻态；在第三脉冲电压下，相变材料层A1处于低阻态，相变材料层A2处于高阻态；在第三脉冲电压下，相变材料层A1处于高阻态，相变材料层A2处于低阻态。这样，本公开实施例提供的多值相变存储单元即包括有4种相态，达到多相态，高密度存储的目的。
本公开实施例中所涉及的多层相变材料层，指的是两层或两层以上的相变材料层，举例来说，本公开实施例中，相变材料层的层数可以为2层-15层或者5层-25层，例如为3层、4层、5层、6层、7层、8层、9层、10层、11层、12层、13层、14层、15层等。
以相变材料层共计为10层举例来说，可以使其中的6层、7层、8层或者9层相变材料层的结晶温度和阈值电压不同，也可以使10层相变材料层的结晶温度和阈值电压各自不同。
本公开实施例中，多层相变材料层的排布顺序可以任意改变，以3层相变材料层举例来说，其包括第1层相变材料层、第2层相变材料层和第3层相变材料层。可以使第1层相变材料层、第2层相变材料层和第3层相变材料层自上而下依次分布；也可以使第1层相变材料层、第3层相变材料层和第2层相变材料层自上而下依次分布；还可以使第3层相变材料层、第2层相变材料层和第1层相变材料层自上而下依次分布；还可以使第3层相变材料层、第1层相变材料层和第2层相变材料层自上而下依次分布。
本公开实施例提供的多值相变存储单元，使用了多层相变材料层，其中，至少部分相变材料层具有不同的结晶温度和不同的阈值电压，这样，在不同的外加脉冲电压或脉冲电流的作用下，具有不同结晶温度和不同阈值电压的相变材料层可以分别在对应操作电压或者电流下发生相变，产生晶态/晶态/···/晶态、非晶态/非晶态/···/非晶态、晶态/晶态/···/非晶态、非晶态/非晶态/···/晶态等多种相态，以获得更多数目的相态，能够实现高密度多值存储。由于至少部分相变材料层具有不同的结晶温度和阈值电压，它们发生相变时各自对应的脉冲电压或者脉冲电流不同，也就是说，使不同的相变材料层在各自对应的脉冲电压或者脉冲电流下发生相变，这样利于使获得的相态更加稳定。
在一些可能的实现方式中，本公开实施例涉及的相变材料层通过掺杂改性的相变材料制备得到，该掺杂改性的相变材料包括：相变材料、掺杂于该相变材料中的掺杂元素。
通过使用掺杂改性的相变材料，利于通过调控掺杂元素的浓度来达到调节相变材料层的结晶温度和阈值电压的目的，以获得更多的相态。
该相变材料可以采用本领域所常见的相变材料，在一些可能的实现方式中。该相变材料选自Ge-Sb-Te基相变材料、Si-Sb-Te基相变材料、Sb-Te基相变材料、Ge-Te基相变材料、Ge-Sb基相变材料、Sb基相变材料、Bi-Te基相变材料、或者超晶格相变材料。
举例来说，Ge-Sb-Te基相变材料包括但不限于：Ge2Sb2Te5、Ge1Sb2Te4、Ge2Sb2Te4、Ge3Sb4Te8等；
Si-Sb-Te基相变材料包括但不限于：Si11Sb57Te32、Si18Sb52Te30、Si24Sb48Te28等；
Sb-Te基相变材料中，Sb的含量为10原子％-60原子％、Te的含量为40原子％-90原子％。
Ge-Te基相变材料中，Ge的含量为10原子％-60原子％、Te的含量为40原子％-90原子％。
Ge-Sb基相变材料中，Ge的含量为20原子％-70原子％、Te的含量为30原子％-80原子％。
Bi-Te基相变材料中，Bi的含量为20原子％-70原子％、Te的含量为30原子％-80原子％。
示例地，上述掺杂改性的相变材料中掺杂元素选自Cu、Ag、Zn、Ti、Gd、N、Si中的至少一种。通过使用上述种类的掺杂元素，利于使相变材料的各个相态之间分区明显，利于调控，且改善了相变材料的综合相变性能。
以A表示掺杂元素，以B表示相变材料时，掺杂改性的相变材料的通式表示为AxB，其中，x为A元素的原子个数百分比，本公开实施例中，x的取值范围如下所示：0＜x≤1，举例来说，x包括但不限于：0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1等。
对于上述掺杂改性的相变材料，可以在惰性气体氛围下，采用各个元素单质按照原子个数百分比配比后，进行共溅射形成，或者，也可以采用相变材料和掺杂元素进行共溅射形成。
在一些可能的实现方式中，本公开实施例提供的相变多值存储单元中包括10层N掺杂改性的Ge-Sb-Te基相变材料层，分别为：
N0.1(Ge2Sb2Te5)，N0.2(Ge2Sb2Te5)，N0.3(Ge2Sb2Te5)，N0.4(Ge2Sb2Te5)，N0.5(Ge2Sb2Te5)，N0.6(Ge2Sb2Te5)，N0.7(Ge2Sb2Te5)，N0.8(Ge2Sb2Te5)，N0.9(Ge2Sb2Te5)，N1(Ge2Sb2Te5)。
本公开实施例中，多层相变材料层的排布顺序可以任意改变，以上述10层相变材料层举例来说，沿自上而下的顺序，上述10层相变材料层可以以任意的排布顺序组合进行分布。
本公开实施例中，对于任一层相变材料层，其厚度范围为1nm-120nm，例如为1nm-10nm、5nm-20nm、10nm-40nm、20nm-50nm、40nm-60nm、50nm-100nm、80nm-120nm等。
在一些可能的实现方式中，可以使多层相变材料层中的至少部分相变材料层的厚度不同，进一步地，使所有的相变材料层的厚度彼此不同。
通过改变多层相变材料层各自的厚度，能够达到使各相变材料层的结晶温度和阈值电压不同的目的。
在另一些可能的实现方式中，可以使多层相变材料层中，至少部分相变材料层的掺杂元素的浓度不同，进一步地，使所有的相变材料层的掺杂元素浓度均彼此不同。
通过改变相变材料层中掺杂的掺杂元素的浓度，能够达到使各相变材料层的结晶温度和阈值电压不同的目的。
在一些可能的实现方式中，可以仅使多层相变材料层中，至少部分相变材料层的厚度不同，也可以仅使多层相变材料层中的至少部分相变材料层的掺杂元素的浓度不同，还可以同时使多层相变材料层中的至少部分相变材料层的厚度和掺杂元素的浓度不同。
本公开实施例中，多层相变材料层之间可以是并联设置，也可以是串联设置，以下对上述两种连接方式对应的多值相变存储单元的结构进行示例性描述：
在一些可能的实现方式中，如附图5所示，多层相变材料层21并联设置，在该实现方式中，相变层还包括：绝缘隔离层5，绝缘隔离层5位于任意相邻的两层相变材料层21之间。利用绝缘隔离层5，将各个相变材料层21之间进行绝缘隔离，确保稳定的并联关系。
示例地，绝缘隔离层5的材质为SiO2、Al2O3、或者Si3N4，上述材料具有热导率低，电导率低的优点，利于获得稳定的绝缘隔离性，且热稳定性强，不会影响相变材料的相变过程。
基于该种实现方式，如附图5所示，该多值相变存储单元包括：衬底1、相变层、顶电极31、底电极32、第一隔热层41、第二隔热层42。相变层包括：多层相变材料层21、以及位于任意相邻的两层相变材料层21之间的绝缘隔离层5。
相变层的第一端(也就是，所有相变材料层21和所有绝缘隔离层5的第一端)与顶电极31连接，相变层的第二端(也就是，所有相变材料层21和所有绝缘隔离层5的第二端)与底电极32连接，使得相变层位于顶电极31和底电极32之间。
第一隔热层41的底部表面与衬底1连接，相变层、顶电极31和底电极32三者的底部表面与第一隔热层41的顶部表面连接，相变层、顶电极31和底电极32三者的顶部表面与第二隔热层42的底部表面连接，这样，相变层、顶电极31和底电极32整体位于第一隔热层41和第二隔热层42之间的隔热空间内。
对于该类多值相变存储单元，可以通过以下方法制备得到：
步骤101：参见图1，提供清洗干净的衬底1，在衬底1上形成第一隔热层41。
步骤102：参见图2，按照相变层中相变材料层21和绝缘隔离层5的分布顺序，在第一隔热层41上交替形成相变材料层21和绝缘隔离层5，得到相变层。
步骤103、参见图3，通过光刻技术，对相变层上对应于顶电极31和底电极32的位置进行刻蚀，分别形成顶电极位和底电极位。也就是说，采用光刻技术对上述两个位置分别进行曝光及刻蚀，以处理掉多余的相变层，在上述两个位置处分别形成空位以容纳顶电极31和底电极32。
步骤104、参见图4，分别在顶电极位和底电极位上形成顶电极31和底电极32，并且使顶电极31、底电极32、相变层(实际上是最顶层的相变材料层21)的顶部表面持平。其中，可以通过对相变层顶部表面上残留的电极层进行剥离处理，使顶电极31、底电极32、相变层三者的顶部表面保持干净且持平。
步骤105、参见图5，在顶电极31、底电极32和相变层的顶部表面上形成第二隔热层42，得到该多值相变存储单元。
在一些可能的实现方式中，如附图10所示，多层相变材料层21串联设置，在该实现方式中，相变层还包括：导电缓冲层6，导电缓冲层6位于任意相邻的两层相变材料层21之间、顶电极31与相邻的相变材料层21之间、以及底电极32与相邻的相变材料层21之间。
其中，顶电极31与相邻的相变材料层21之间，指的是，顶电极31和与顶电极31相邻的相变材料层21之间；底电极32与相邻的相变材料层21之间，指的是，底电极32和与底电极32相邻的相变材料层21之间。
通过使用导电缓冲层6，在确保相邻顶电极31、多层相变材料层21和底电极32之间的串联导电，还能利用导电缓冲层6来与相变材料层21之间进行匹配，导电缓冲层6不与相变材料层21进行反应，且能够减小相变材料层21之间的相互扩散，防止元素偏析。
示例地，导电缓冲层6的材质为金属钌(Ru)、二氧化铪(HfO2)、五氧化二铌(Nb2O5)、氮化钛(TiN)、单质C60、SixGe1-x(其中，0＜x≤1)、五氧化二钽(Ta2O5)、三氧化钨(WO3)、氮化硅(SiN)、多晶锗、多晶硅、多晶锗硅及三者各自的氮化物、氮化碳、超导体、非晶硅、氧化硅、金属锑(Sb)、金属碲(Te)、金属银(Ag)、金属铋(Bi)、碳化钨(WC)、碳化钼(MoC)、硼化钨(WB)、硼化钼(MoB)、碳化硅晶须(SiCW)、碳化硅(SiC)、非晶碳、二氧化钌(RuO2)。
其中，金属锑(Sb)、金属碲(Te)、金属银(Ag)、金属铋(Bi)等单质均可作为单质夹层使用，以起到相变作用。
基于该种实现方式，如附图10所示，该多值相变存储单元包括：衬底1、相变层、顶电极31、底电极32、第一隔热层41、第二隔热层42。相变层包括：多层相变材料层21、导电缓冲层6，其中，导电缓冲层6位于任意相邻的两层相变材料层21之间、顶电极31和与其相邻的相变材料层21之间、以及底电极32和与其相邻的相变材料层21之间。
第一隔热层41的底部表面和第二隔热层42的底部表面分别与衬底1连接，并且，第一隔热层41与第二隔热层42相对，两者之间形成隔热空间。
在该隔热空间内，底电极32、相变层、顶电极31由下至上依次堆叠(也就是说，使得相变层位于顶电极31和底电极32之间)，并且，该相变层的最底层和最顶层分别是导电缓冲层6。也就是说，相变层、顶电极31和底电极32的第一端同时与第一隔热层41连接，相变层、顶电极31和底电极32的第二端同时与第二隔热层42连接，这样，相变层、顶电极31和底电极32整体位于第一隔热层41和第二隔热层42之间的隔热空间内。
对于该类多值相变存储单元，可以通过以下方法制备得到：
步骤201：参见图6，提供清洗干净的衬底1，在衬底1上形成底电极32。
步骤202：参见图7，按照相变层中相变材料层21和导电缓冲层6的分布，在底电极32上交替形成相变材料层21和导电缓冲层6，得到相变层。
步骤203：参见图8，在相变层上形成顶电极31，也就是说，在相变层的最顶层的导电缓冲层6上形成顶电极31。
步骤204：参见图9，通过光刻技术，对底电极32、相变层、顶电极31上对应于第一隔热层41和第二隔热层42的位置进行刻蚀，分别形成第一隔热位和第二隔热位。也就是说，采用光刻技术对上述两个位置分别进行曝光及刻蚀，以处理掉多余的底电极32、多余的相变层、多余的顶电极31，在上述两个位置处分别形成空位以容纳第一隔热层41和第二隔热层42。
步骤205：参见图10，分别在第一隔热位和第二隔热位上形成第一隔热层41和第二隔热层42，并使第一隔热层41、第二隔热层42、顶电极31的顶部表面持平，得到该多值相变存储单元。
其中，可以通过对顶电极31的顶部表面上残留的隔热层进行剥离处理，使第一隔热层41、第二隔热层42、顶电极31三者的顶部表面保持干净且持平。
本公开实施例提供的多值相变存储单元中，衬底的材质可以采用本领域常见的衬底材料，举例来说，衬底的材质包括但不限于：二氧化硅、碳化硅、硅片、蓝宝石、金刚石等。在应用时，可以采用有机溶剂，例如乙醇等奖衬底的表面清洗干净，以除去表面的杂质。
本公开实施例提供的多值相变存储单元中，顶电极和底电极可以采用本领域常见的电极材料制备得到，举例来说，顶电极和底电极的材质包括但不限于：钨化钛TiW、钨或者铝等。基于上述材料，可以采用诸如物理气相沉积(Physical Vapour Deposition，PVD)工艺，将上述电极材料沉积成顶电极或者底电极。
本公开实施例提供的多值相变存储单元中，所涉及的第一隔热层和第二隔热层的材质包括但不限于：Si3N4、SiO2等。可以采用诸如化学气相沉积(Chemical VaporDeposition，CVD)工艺，将上述隔热层材料沉积成第一隔热层和第二隔热层。
本公开实施例提供的多值相变存储单元中，功能层中涉及的相变材料层可以采用原子层沉积(atomic layer deposition，ALD)、物理气相沉积(Physical VapourDeposition，PVD)、电子束蒸发或者溅射法等工艺
另一方面，本公开实施例还提供了一种相变存储器，该相变存储器包括上述的任一种多值相变存储单元。
本公开实施例提供的相变存储器，在不同的外加脉冲电压或脉冲电流的作用下，具有不同结晶温度和不同阈值电压的相变材料层可以分别在对应操作电压或者电流下发生相变，产生晶态/晶态/···/晶态、非晶态/非晶态/···/非晶态、晶态/晶态/···/非晶态、非晶态/非晶态/···/晶态等多种相态，以获得更多数目的相态，能够实现高密度多值存储。由于至少部分相变材料层具有不同的结晶温度和阈值电压，它们发生相变时各自对应的脉冲电压或者脉冲电流不同，也就是说，使不同的相变材料层在各自对应的脉冲电压或者脉冲电流下发生相变，这样利于使获得的相态更加稳定。基于使用了本公开实施例提供的多值相变存储单元，本公开实施例提供的相变存储器不仅能够实现高密度多值存储，且稳定性高、重复性好、并且，相对于传统的相变存储器，其制备工艺相对简单，也没有提升电路设计的复杂度。
附图11提供了包括多值相变存储单元的相变存储器的应用示意图，其包括：通讯连接的处理器300、第一缓存201、第二缓存202、第三缓存203和多值相变存储单元100，当使用多值相变存储单元100时，处理器300能够实现云计算。
再一方面，本公开实施例还提供了一种电子设备，该电子设备包括上述任一种多值相变存储单元。
示例地，该电子设备包括但不限于：计算机、打印机、手机、相机等。
再一方面，本公开实施例还提供了上述任一项多值相变存储单元的制备方法，该多值相变存储单元的制备方法包括：
根据功能层的结构，在衬底上形成功能层，得到多值相变存储单元。
在一些可能的实现方式中，多值相变存储单元包括：并联设置的多层相变材料层；
根据功能层的结构，在衬底上形成功能层，得到多值相变存储单元，包括：
在衬底上形成第一隔热层；
按照相变层中相变材料层和绝缘隔离层的分布，在第一隔热层上交替形成相变材料层和绝缘隔离层，得到相变层；
通过光刻技术，对相变层上对应于顶电极和底电极的位置进行刻蚀，分别形成顶电极位和底电极位；
分别在顶电极位和底电极位上形成顶电极和底电极，并且使顶电极、底电极、相变层的顶部表面持平；
在顶电极、底电极和相变层的顶部表面上形成第二隔热层，得到多值相变存储单元。
在一些可能的实现方式中，多值相变存储单元包括：串联设置的多层相变材料层；
根据功能层的结构，在衬底上形成功能层，得到多值相变存储单元，包括：
在衬底上形成底电极；
按照相变层中相变材料层和导电缓冲层的分布，在底电极上交替形成相变材料层和导电缓冲层，得到相变层；
在相变层上形成顶电极；
通过光刻技术，对底电极、相变层、顶电极上对应于第一隔热层和第二隔热层的位置进行刻蚀，分别形成第一隔热位和第二隔热位；
分别在第一隔热位和第二隔热位上形成第一隔热层和第二隔热层，并使第一隔热层、第二隔热层、顶电极的顶部表面持平，得到多值相变存储单元。
在本公开实施例中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
本公开实施例中的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
以上所述仅是为了便于本领域的技术人员理解本公开的技术方案，并不用以限制本公开。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (16)

1.一种多值相变存储单元，其特征在于，所述多值相变存储单元包括：衬底、位于所述衬底上的功能层；
所述功能层包括：相变层、顶电极、底电极、第一隔热层和第二隔热层；
所述相变层包括：并联设置或者串联设置的多层相变材料层，至少部分所述多层相变材料层具有不同的结晶温度和不同的阈值电压；
所述相变层位于所述顶电极和所述底电极之间；
所述第一隔热层和所述第二隔热层相对设置以配合构成隔热空间，所述相变层、所述顶电极和所述底电极整体位于所述隔热空间内。
2.根据权利要求1所述的多值相变存储单元，其特征在于，全部的所述多层相变材料层各自具有不同的结晶温度和不同的阈值电压。
3.根据权利要求1所述的多值相变存储单元，其特征在于，所述相变材料层通过掺杂改性的相变材料制备得到，所述掺杂改性的相变材料包括：相变材料、掺杂于所述相变材料中的掺杂元素。
4.根据权利要求3所述的多值相变存储单元，其特征在于，所述相变材料选自Ge-Sb-Te基相变材料、Si-Sb-Te基相变材料、Sb-Te基相变材料、Ge-Te基相变材料、Ge-Sb基相变材料、Sb基相变材料、Bi-Te基相变材料、或者超晶格相变材料。
5.根据权利要求3所述的多值相变存储单元，其特征在于，所述掺杂元素选自Cu、Ag、Zn、Ti、Gd、N、Si中的至少一种。
6.根据权利要求1-5任一项所述的多值相变存储单元，其特征在于，所述多层相变材料层中，至少部分相变材料层的厚度不同。
7.根据权利要求3-5任一项所述的多值相变存储单元，其特征在于，所述多层相变材料层中，至少部分相变材料层的掺杂元素的浓度不同。
8.根据权利要求1-7任一项所述的多值相变存储单元，其特征在于，所述多层相变材料层并联设置；
所述相变层还包括：绝缘隔离层，所述绝缘隔离层位于任意相邻的两层所述相变材料层之间。
9.根据权利要求8所述的多值相变存储单元，其特征在于，所述绝缘隔离层的材质为SiO2、Al2O3、或者Si3N4。
10.根据权利要求1-7任一项所述的多值相变存储单元，其特征在于，所述多层相变材料层串联设置；
所述相变层还包括：导电缓冲层，所述导电缓冲层位于任意相邻的两层所述相变材料层之间、所述顶电极与相邻的相变材料层之间、以及所述底电极与相邻的相变材料层之间。
11.根据权利要求10所述的多值相变存储单元，其特征在于，所述导电缓冲层的材质选自金属钌、二氧化铪、五氧化二铌、氮化钛、单质C60、SixGe1-x、五氧化二钽、三氧化钨、氮化硅、多晶锗、多晶硅、多晶锗硅及三者各自的氮化物、氮化碳、超导体、非晶硅、氧化硅、金属锑、金属碲、金属银、金属铋、碳化钨、碳化钼、硼化钨、硼化钼、碳化硅晶须、碳化硅、非晶碳、或者二氧化钌。
12.一种相变存储器，其特征在于，所述相变存储器包括权利要求1-11任一项所述的多值相变存储单元。
13.一种电子设备，其特征在于，所述电子设备包括权利要求1-11任一项所述的多值相变存储单元。
14.权利要求1-11任一项所述的多值相变存储单元的制备方法，其特征在于，所述多值相变存储单元的制备方法包括：
根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元。
15.根据权利要求14所述的多值相变存储单元的制备方法，其特征在于，所述多值相变存储单元包括：并联设置的多层相变材料层；
所述根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元，包括：
在衬底上形成第一隔热层；
按照相变层中相变材料层和绝缘隔离层的分布，在所述第一隔热层上交替形成所述相变材料层和所述绝缘隔离层，得到相变层；
通过光刻技术，对所述相变层上对应于顶电极和底电极的位置进行刻蚀，分别形成顶电极位和底电极位；
分别在所述顶电极位和所述底电极位上形成顶电极和底电极，并且使所述顶电极、所述底电极、所述相变层的顶部表面持平；
在所述顶电极、所述底电极和所述相变层的顶部表面上形成第二隔热层，得到所述多值相变存储单元。
16.根据权利要求14所述的多值相变存储单元的制备方法，其特征在于，所述多值相变存储单元包括：串联设置的多层相变材料层；
所述根据功能层的结构，在衬底上形成功能层，得到所述多值相变存储单元，包括：
在衬底上形成底电极；
按照相变层中相变材料层和导电缓冲层的分布，在所述底电极上交替形成相变材料层和导电缓冲层，得到相变层；
在所述相变层上形成顶电极；
通过光刻技术，对所述底电极、所述相变层、所述顶电极上对应于第一隔热层和第二隔热层的位置进行刻蚀，分别形成第一隔热位和第二隔热位；
分别在所述第一隔热位和所述第二隔热位上形成第一隔热层和第二隔热层，并使所述第一隔热层、所述第二隔热层、所述顶电极的顶部表面持平，得到所述多值相变存储单元。
CN202011627055.7A 2020-12-31 2020-12-31 多值相变存储单元、相变存储器、电子设备及制备方法 Pending CN112820823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011627055.7A CN112820823A (zh) 2020-12-31 2020-12-31 多值相变存储单元、相变存储器、电子设备及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011627055.7A CN112820823A (zh) 2020-12-31 2020-12-31 多值相变存储单元、相变存储器、电子设备及制备方法

Publications (1)

Publication Number Publication Date
CN112820823A true CN112820823A (zh) 2021-05-18

Family

ID=75854865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011627055.7A Pending CN112820823A (zh) 2020-12-31 2020-12-31 多值相变存储单元、相变存储器、电子设备及制备方法

Country Status (1)

Country Link
CN (1) CN112820823A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921707A (zh) * 2021-09-14 2022-01-11 华中科技大学 一种基于异质堆叠的二位相变存储器及其阻值测量方法
CN114188479A (zh) * 2021-12-08 2022-03-15 中国人民解放军国防科技大学 多层射频相变开关

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369597A (zh) * 2007-08-13 2009-02-18 旺宏电子股份有限公司 具有相变化元件及非对称热边界的多级存储单元
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
CN105393375A (zh) * 2014-06-26 2016-03-09 华为技术有限公司 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器
US20170301858A1 (en) * 2013-07-26 2017-10-19 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
CN110556476A (zh) * 2019-08-30 2019-12-10 华中科技大学 二维材料改良的超晶格相变薄膜、相变存储器及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369597A (zh) * 2007-08-13 2009-02-18 旺宏电子股份有限公司 具有相变化元件及非对称热边界的多级存储单元
CN103390724A (zh) * 2012-05-07 2013-11-13 逢甲大学 超薄与多层结构相变化内存组件
US20170301858A1 (en) * 2013-07-26 2017-10-19 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
CN105393375A (zh) * 2014-06-26 2016-03-09 华为技术有限公司 一种金属掺杂的Ge-Sb-Te基多值存储相变材料及相变存储器
CN110556476A (zh) * 2019-08-30 2019-12-10 华中科技大学 二维材料改良的超晶格相变薄膜、相变存储器及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921707A (zh) * 2021-09-14 2022-01-11 华中科技大学 一种基于异质堆叠的二位相变存储器及其阻值测量方法
CN113921707B (zh) * 2021-09-14 2023-02-14 华中科技大学 一种二位相变存储器的阻值测量方法
CN114188479A (zh) * 2021-12-08 2022-03-15 中国人民解放军国防科技大学 多层射频相变开关

Similar Documents

Publication Publication Date Title
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
EP1667244B1 (en) Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
CN112420767B (zh) 在非均质表面上形成金属的方法及并入非均质表面上的金属的结构
US6545287B2 (en) Using selective deposition to form phase-change memory cells
TWI711155B (zh) 記憶體裝置及其製造方法
US7033856B2 (en) Spacer chalcogenide memory method
US7932507B2 (en) Current constricting phase change memory element structure
US7893420B2 (en) Phase change memory with various grain sizes
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
TWI625875B (zh) 具有高耐久性之相變化記憶體的積體電路及其製造方法
US8063395B2 (en) Memristor amorphous metal alloy electrodes
US8828785B2 (en) Single-crystal phase change material on insulator for reduced cell variability
CN112820823A (zh) 多值相变存储单元、相变存储器、电子设备及制备方法
CN101359677A (zh) 相变化存储桥
US11527576B2 (en) Nonvolatile semiconductor storage device and manufacturing method thereof
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
US20210210556A1 (en) Nonvolatile semiconductor memory device and fabrication method of the nonvolatile semiconductor memory device
US20240162352A1 (en) Semiconductor device and method of manufacturing the same
US20220293854A1 (en) Phase change memory device and method for manufacturing the same
US20230284541A1 (en) Phase change memory cell with double active volume
CN116568126A (zh) 一种半导体结构及其制备方法
CN115249765A (zh) 相变存储器及其制造方法
CN114843395A (zh) 相变存储单元、相变存储器及电子设备
CN116249358A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211227

Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province

Applicant after: xFusion Digital Technologies Co., Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Applicant before: HUAWEI TECHNOLOGIES Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20210518

RJ01 Rejection of invention patent application after publication