CN104051622A - 一种多值相变存储器单元 - Google Patents

一种多值相变存储器单元 Download PDF

Info

Publication number
CN104051622A
CN104051622A CN201410188538.XA CN201410188538A CN104051622A CN 104051622 A CN104051622 A CN 104051622A CN 201410188538 A CN201410188538 A CN 201410188538A CN 104051622 A CN104051622 A CN 104051622A
Authority
CN
China
Prior art keywords
phase change
material layer
change material
heating electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410188538.XA
Other languages
English (en)
Inventor
胡晓程
魏益群
楼海君
林信南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201410188538.XA priority Critical patent/CN104051622A/zh
Publication of CN104051622A publication Critical patent/CN104051622A/zh
Priority to PCT/CN2015/076515 priority patent/WO2015169142A1/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种多值相变存储器单元,包括相变材料层、加热电极、顶电极、底电极和隔热材料层,相变材料层包括第一相变材料层和第二相变材料层,加热电极包括第一加热电极和第二加热电极;顶电极位于第一加热电极的顶部,第一加热电极的底部接第一相变材料层的顶部,第一相变材料层的底部接第二相变材料层的顶部,第二相变材料层的底部接第二加热电极,底电极位于第二加热电极的底部,隔热材料层包裹相变材料层和加热电极。本发明提出新型多值相变存储器单元,其通过堆垛结构及两个加热电极,使得在电流脉冲作用下,第一相变材料层和第二相变材料层依次发生相变,产生晶态\晶态、晶态\非晶态、非晶态\非晶态等相态,为实现多值存储提供可能。

Description

一种多值相变存储器单元
技术领域
本发明涉及半导体存储技术领域,具体涉及一种多值相变存储器单元。
背景技术
相变存储器是一种固态半导体非易失性存储器,具有密度大、功耗低、速度高、性能稳定等优点,被认为是下一代存储技术的有力竞争者之一。根据一些应用场合,需要高密度的相变存储器,以便在一定的面积内尽可能实现更多的存储容量。为了实现相同的存储阵列来存储更多的状态,多值存储的技术被运用在了相变存储器上。通过提高单个存储单元的逻辑数目,可以很大程度上提高信息存储密度,从而有效提升相变存储器的存储容量。
目前多值存储的结构有多种,例如图1和图2所示的多值相变存储器单元结构。如图1所示的结构只有一个加热电极,图中A11为衬底,A12为底电极,A14为相变材料层,A15为顶电极,A16和A17为用于连接外电路的电极,A13为隔热层,A18为用于连接A12和A16的金属。对于图1的相变存储器,由于只有一个加热电极,且相变材料直接接触,导致原子互杂,器件工作不稳定。如图2所示的结构,图中A21为衬底,A22为隔热层,A23和A25为相变材料层,A24为阻挡隔层,A26为金属电极。图2所示的结构中在相变材料中间增加阻挡隔层,该阻挡隔层的不同厚度会对器件的性能产生波动,此外,除了厚度有波动,隔层与相变材料接触可能存在接触问题。
发明内容
本发明的目的之一是,提供一种新型的多值相变存储器单元,可以使得相变区域远离材料界面,以提高工作稳定性。
本发明的另一目的是,提供一种新型的多值相变存储器单元,可以去除阻挡隔层且能最大限度降低相变材料界面之间的原子互杂。
对此,本发明提供一种多值相变存储器单元,包括相变材料层、加热电极、顶电极、底电极和隔热材料层,所述相变材料层包括第一相变材料层和第二相变材料层,所述加热电极包括第一加热电极和第二加热电极;所述顶电极位于所述第一加热电极的顶部,所述第一加热电极的底部接所述第一相变材料层的顶部,所述第一相变材料层的底部接所述第二相变材料层的顶部,所述第二相变材料层的底部接所述第二加热电极,所述底电极位于所述第二加热电极的底部,所述隔热材料层包裹所述相变材料层和所述加热电极。
进一步地,所述第一加热电极的与第一相变材料层相接的面积和所述第二加热电极的与所述第二相变材料层相接的面积不同。
优选地,所述第一加热电极和所述第二加热电极的形状均为圆柱形,所述第一加热电极的半径与所述第二加热电极的半径不同。
优选地,所述第一相变材料层的材料为GeTe相变材料,所述第二相变材料层的材料为Ge2Sb2Te5相变材料,所述第一加热电极的半径小于所述第二加热电极的半径。
进一步地,所述第一加热电极的与所述第一相变材料层相接触的面积小于所述第一相变材料层的面积,所述第二加热电极的与所述第一相变材料层相接触的面积小于所述第二相变材料层的面积。
进一步地,所述第一相变材料层和所述第二相变材料层由不同的金属硫化物形成。
进一步地,所述加热电极的材料为金属氮化物。
进一步地,所述顶电极和所述底电极的材料包括钨或铝。
进一步地,所述隔热材料层的材料为二氧化硅。
本发明的有益效果是:提出一种新型多值相变存储器单元,其通过堆垛结构的相变材料以及分别与相变材料相对的两端连接的两个加热电极,使得在电流脉冲作用下,第一相变材料层和第二相变材料层依次发生相变,产生晶态\晶态、晶态\非晶态、非晶态\非晶态等相态,为实现多值存储提供可能。
一种实施例中,通过不同大小的第一加热电极和第二加热电极,使不同相变材料依次相变且保证两种相变材料边界的温度在整个操作过程中维持低温,由于原子互杂的程度受温度影响,因此为防止原子互杂提供了可能,进而可增强器件工作的稳定性。
附图说明
图1和图2为现有多值相变存储器单元的结构示意图;
图3为本发明一种实施例的多值相变存储器单元的二维轴对称示意图;
图4为本发明一种实施例的多值相变存储器单元在一个RESET电流脉冲后的温度分布示意图;
图5为图4所示的局部放大图;
图6a、图6b、图6c和图6d分别为本发明一种实施例的多值相变存储器单元在RESET过程中随电流密度J=5.5e8、6.5e8、7.5e8、8.5e8 A/m 2变化的相态分布示意图;
图7为本发明一种实施例的多值相变存储器单元在RESET过程中随电流密度变化材料对称轴上的温度分布以及无加热电极结构对照组;
图8为本发明一种实施例的多值相变存储器单元在RESET过程中的R-I曲线。
具体实施方式
下面通过具体的实施例并结合附图对本发明作进一步详细的描述。
实施例1:
本实施例提供一种多值相变存储器单元,包括顶电极、第一加热电极、第一相变材料层、第二相变材料层、第二加热电极、底电极和隔热材料层,其中,顶电极位于第一加热电极的顶部,第一加热电极的底部接第一相变材料层的顶部,第一相变材料层的底部接第二相变材料层的顶部,第二相变材料层的底部接第二加热电极,底电极位于第二加热电极的底部,隔热材料层包裹第一加热电极、第一相变材料层、第二相变材料层和第二加热电极。
在本实施例中,第一相变材料层和第二相变材料层可以由不同的金属硫化物形成,例如第一相变材料层的材料为Ge2Sb2Te5相变材料(简称GST材料),第二相变材料层的材料为GeTe相变材料(简称GT材料)。
在本实施例中,第一加热电极和第二加热电极的材料可以为金属氮化物。
在本实施例中,顶电极和底电极的材料可以是钨或铝。
在本实施例中,隔热材料层的材料为二氧化硅。
在本实施例中,第一加热电极的与第一相变材料层相接触的面积小于第一相变材料层的面积,第二加热电极的与第一相变材料层相接触的面积小于第二相变材料层的面积。这样的设定是考虑到发生相变了不一定就会阻值突变,只有相变区域(近似半球形)完全覆盖了电极以后,阻值才会突增,该半球体积随着电流增加体积逐渐增大;这就需要在两个材料完全覆盖电极后,相变区域体积不能大到靠近两种材料的边界。
相比图1的只有一个加热电极结构的多值相变存储器单元,本实施例的第一相变材料层和第二相变材料层的相变区域远离材料界面,能最大限度避免原子互杂,从而可以提高器件工作稳定性;相比图2的没有电极结构的多值相变存储器单元,本实施例去除了阻挡隔层。
实施例2:
本实施例相比实施例1的不同之处在于,对第一加热电极和第二加热电极的大小做出限定,即第一加热电极的与第一相变材料层相接的面积和第二加热电极的与第二相变材料层相接的面积不同。这样限定的依据是,接触面越小,电流越大,加热效果越明显;从而第一相变材料层和第二相变材料层能够保持依次相变,不会存在第一相变材料层的相变区域靠近第一相变材料层和第二相变材料层的界面时第二相变材料层还没有相变的情况或者已经相变但相变区域很小且不足以覆盖电极,从而可以有效防止两种相变材料界面之间的原子互杂,进而增强器件工作的稳定性;此外,由于相变区域较小,从而可以使功耗降低。
这里以第一加热电极和第二加热电极的形状均为圆柱形(当然,加热电极也可以是其它形状,例如长方体等)为例对本实施例的非对称双电极的堆垛式多值相变存储器单元进行详细说明,显然第一加热电极的半径与第二加热电极的半径不同。同时该举例中第一相变材料层的材料为GT材料,第二相变材料层的材料为GST材料,由于GST材料熔点低,相变温度也比较小,而熔点决定晶态到非晶态的变化,相变温度决定非晶态到晶态的变化,如果半径小的话,其相变将更快,因此,就本例而言,必须GST材料的半径大,即此时第一相变材料层的半径小于第二相变材料层的半径。
本例的多值相变存储器单元的二维轴对称示意图如图3所示,其从上到下依次包括顶电极101、隔热层102、GT端加热电极103、GT相变材料104、GST相变材料105、GST端加热电极106和底电极107,隔热材料包裹相变材料与加热电极。具体实现时加热电极材料可以是TiN,顶电极和底电极材料可以是W。
这里采用基于COMSOL 有限元软件模拟研究本例的多值相变存储器单元的性能,研究器件在RESET 操作过程中的相变情况。该举例中,假设相变材料厚度均为100纳米,半径为300纳米;GT端加热电极的半径小于GST端加热电极半径,分别为11纳米和40纳米,长度均为200纳米;顶电极和底电极厚度为200纳米,半径450纳米。
在顶电极施加法向电流密度,底电极接地。电流密度J=6.5e8 A/m 2时,器件单元的温度分布如图4和图5 所示,可以看出高温区集中在相变材料与加热电极接触的区域,故RESET操作过程中主要在该区域发生相变。
图6a-6d分别表示电流密度J分别为5.5e8, 6.5e8, 7.5e8, 8.5e8 A/m 2时,通过温度分布求解的相态分布。GST端首先发生相变,相变区域逐渐增大并覆盖加热电极;随后GT端开始相变,其相变区域逐渐覆盖该端加热电极。可以看出该堆垛结构的相变材料在非对称加热电极的作用下能够依次相变,能够实现多值存储。根据相态分布可以看出该器件相变区域为蘑菇型,故相比于无加热电极的器件,其相变区域比较小,功耗比较低。
根据现有研究的相关文献可知,材料界面的原子互杂程度主要受温度的影响,温度越低,互杂程度越低,当温度为一预定值例如673K时,互杂程度很轻微,可以将该温度值作为原子互杂程度的基准点。实验表明,采用本例的无阻挡隔层的堆垛结构多值相变存储器单元,在RESET操作过程中,由于非对称加热电极能够将相变材料界面处的温度始终维持在较低的水平,使得相变材料界面处的原子互杂程度也较低,从而为完全抑制原子互杂程度提供了可能。如图7所示,所有曲线温度最低点均在材料界面处,界面温度随着电流密度的增加而增加,但始终维持在较低的水平。相比于没有加热电极的器件,加热电极可以有效降低界面温度。当J= 8.5e8 A/m 2时,器件处于高阻态,但界面温度仍低于650K,根据上述分析,此时原子互杂处在很轻微的水平,故该结构可以有效抑制操作过程中的原子互杂,提高器件工作的稳定性。
器件要实现稳定的多值存储,需要有稳定的中间阻值。中间阻值对应的电流窗口是两次阻值突变时阈值电流差值,大的电流窗口能够保证中间阻值稳定以及合理的编程电流设计。图8为器件单元在整个RESET过程中的R-I曲线,可以看出随着电流的增大,器件单元的阻值有两次突增,且中间阻值的比较平坦,电流窗口大约为0.125毫安,说明本例的非对称双电极的堆垛式多值相变存储器单元能够实现多值存储且容易进行外电路编程设计。
综上,本实施例的相变存储器采用非对称双加热电极堆垛结构,相变材料在电极的作用下,依次发生相变,形成低、中、高三种电阻态,能够实现多值存储,而且能够在不使用阻挡隔层的情况下保证相变材料界面处温度维持在较低的水平,从而抑制界面处的原子扩散,保证器件具有稳定的多值存储性能;同时非对称双电极能能够使相变区域集中位于相变材料与加热电极的界面处,能够降低功耗,为进一步发展相变存储器多值存储提供了一种新思路和方案。
以上内容是结合具体的优选实施方式对本发明所做的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (9)

1.一种多值相变存储器单元,包括相变材料层、加热电极、顶电极、底电极和隔热材料层,其特征在于,所述相变材料层包括第一相变材料层和第二相变材料层,所述加热电极包括第一加热电极和第二加热电极;所述顶电极位于所述第一加热电极的顶部,所述第一加热电极的底部接所述第一相变材料层的顶部,所述第一相变材料层的底部接所述第二相变材料层的顶部,所述第二相变材料层的底部接所述第二加热电极,所述底电极位于所述第二加热电极的底部,所述隔热材料层包裹所述相变材料层和所述加热电极。
2.如权利要求1所述的多值相变存储器单元,其特征在于,所述第一加热电极的与第一相变材料层相接的面积和所述第二加热电极的与所述第二相变材料层相接的面积不同。
3.如权利要求2所述的多值相变存储器单元,其特征在于,所述第一加热电极和所述第二加热电极的形状均为圆柱形,所述第一加热电极的半径与所述第二加热电极的半径不同。
4.如权利要求3所述的多值相变存储器单元,其特征在于,所述第一相变材料层的材料为GeTe相变材料,所述第二相变材料层的材料为Ge2Sb2Te5相变材料,所述第一加热电极的半径小于所述第二加热电极的半径。
5.如权利要求1所述的多值相变存储器单元,其特征在于,所述第一加热电极的与所述第一相变材料层相接触的面积小于所述第一相变材料层的面积,所述第二加热电极的与所述第一相变材料层相接触的面积小于所述第二相变材料层的面积。
6.如权利要求1所述的多值相变存储器单元,其特征在于,所述第一相变材料层和所述第二相变材料层由不同的金属硫化物形成。
7.如权利要求1所述的多值相变存储器单元,其特征在于,所述加热电极的材料为金属氮化物。
8.如权利要求1所述的多值相变存储器单元,其特征在于,所述顶电极和所述底电极的材料包括钨或铝。
9.如权利要求1所述的多值相变存储器单元,其特征在于,所述隔热材料层的材料为二氧化硅。
CN201410188538.XA 2014-05-06 2014-05-06 一种多值相变存储器单元 Pending CN104051622A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410188538.XA CN104051622A (zh) 2014-05-06 2014-05-06 一种多值相变存储器单元
PCT/CN2015/076515 WO2015169142A1 (zh) 2014-05-06 2015-04-14 一种多值相变存储器单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410188538.XA CN104051622A (zh) 2014-05-06 2014-05-06 一种多值相变存储器单元

Publications (1)

Publication Number Publication Date
CN104051622A true CN104051622A (zh) 2014-09-17

Family

ID=51504222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410188538.XA Pending CN104051622A (zh) 2014-05-06 2014-05-06 一种多值相变存储器单元

Country Status (2)

Country Link
CN (1) CN104051622A (zh)
WO (1) WO2015169142A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851976A (zh) * 2015-05-13 2015-08-19 宁波时代全芯科技有限公司 相变化记忆体与其的制作方法
WO2015169142A1 (zh) * 2014-05-06 2015-11-12 北京大学深圳研究生院 一种多值相变存储器单元
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件
CN110767252A (zh) * 2019-09-04 2020-02-07 华中科技大学 一种多值相变存储器单元、逻辑电路及多进制运算方法
CN112086117A (zh) * 2020-09-15 2020-12-15 长江存储科技有限责任公司 相变存储器、存储器控制方法及存储芯片
CN112820823A (zh) * 2020-12-31 2021-05-18 华为技术有限公司 多值相变存储单元、相变存储器、电子设备及制备方法
WO2021161117A1 (en) * 2020-02-13 2021-08-19 International Business Machines Corporation Phase change memory using multiple stacks of pcm materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568551A (zh) * 2001-08-31 2005-01-19 英特尔公司 多层相变存储器
US20070278538A1 (en) * 2006-06-02 2007-12-06 Industrial Technologoy Research Institute Phase change memory cell
CN101226989A (zh) * 2008-01-22 2008-07-23 中国科学院上海微系统与信息技术研究所 用于相变存储器的过渡层
US20100090194A1 (en) * 2006-01-02 2010-04-15 Samsung Electronics Co., Ltd. Multi-bit phase-change random access memory (pram) with diameter-controlled contacts and methods of fabricating and programming the same
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568551A (zh) * 2001-08-31 2005-01-19 英特尔公司 多层相变存储器
US20100090194A1 (en) * 2006-01-02 2010-04-15 Samsung Electronics Co., Ltd. Multi-bit phase-change random access memory (pram) with diameter-controlled contacts and methods of fabricating and programming the same
US20070278538A1 (en) * 2006-06-02 2007-12-06 Industrial Technologoy Research Institute Phase change memory cell
CN101226989A (zh) * 2008-01-22 2008-07-23 中国科学院上海微系统与信息技术研究所 用于相变存储器的过渡层
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Y.F. LAI ET AL.: "Stacked chalcogenide layers used as multi-state storage medium for phase change memory", 《APPLIED PHYSICS A》 *
YIFENG HU ET AL.: "Multi-Step Resistance Memory Behavior in Ge2Sb2Te5/GeTe Stacked Chalcogenide Films", 《INTEGRATED FERROELECTRICS》 *
胡作启,等.: "相变随机存储器存储单元结构设计", 《华中科技大学学报》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015169142A1 (zh) * 2014-05-06 2015-11-12 北京大学深圳研究生院 一种多值相变存储器单元
CN104851976A (zh) * 2015-05-13 2015-08-19 宁波时代全芯科技有限公司 相变化记忆体与其的制作方法
CN104851976B (zh) * 2015-05-13 2017-08-04 江苏时代全芯存储科技有限公司 相变化记忆体与其的制作方法
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件
CN110767252A (zh) * 2019-09-04 2020-02-07 华中科技大学 一种多值相变存储器单元、逻辑电路及多进制运算方法
WO2021161117A1 (en) * 2020-02-13 2021-08-19 International Business Machines Corporation Phase change memory using multiple stacks of pcm materials
US11380843B2 (en) 2020-02-13 2022-07-05 International Business Machines Corporation Phase change memory using multiple stacks of PCM materials
GB2608308A (en) * 2020-02-13 2022-12-28 Ibm Phase change memory using multiple stacks of PCM materials
CN112086117A (zh) * 2020-09-15 2020-12-15 长江存储科技有限责任公司 相变存储器、存储器控制方法及存储芯片
CN112820823A (zh) * 2020-12-31 2021-05-18 华为技术有限公司 多值相变存储单元、相变存储器、电子设备及制备方法

Also Published As

Publication number Publication date
WO2015169142A1 (zh) 2015-11-12

Similar Documents

Publication Publication Date Title
CN104051622A (zh) 一种多值相变存储器单元
JP5859121B2 (ja) メモリセル構造
US8120006B2 (en) Non-volatile memory device
JP6628108B2 (ja) 障壁層を組み込んだ1s1rメモリセル
CN105428526B (zh) 一种三维存储器及其制备方法
EP3000124A1 (en) Memory cell structures
JP2015532789A (ja) 3次元メモリアレイアーキテクチャ
US10707271B2 (en) Memory cells having resistors and formation of the same
US8884264B2 (en) Variable resistance memory device
CN103682093A (zh) 电阻式存储单元、电阻式存储阵列及其形成方法
CN107124905B (zh) 含金属硫属化合物的装置
US20090256133A1 (en) Multiple layer resistive memory
US20130248806A1 (en) Variable resistance memory device and method for fabricating the same
CN103050623A (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
CN114284312B (zh) 一种ots选通管的操作方法
US10923655B2 (en) Variable resistance memory device and method of manufacturing the same
CN102456831B (zh) 相变随机存取存储器的存储单元
CN115101667A (zh) 一种相变存储单元及相变存储器
Ren et al. Phase change materials for multi-level storage phase change memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917

RJ01 Rejection of invention patent application after publication