CN103066203A - 具有多级单元的相变存储器件及其制造方法 - Google Patents

具有多级单元的相变存储器件及其制造方法 Download PDF

Info

Publication number
CN103066203A
CN103066203A CN2012102854411A CN201210285441A CN103066203A CN 103066203 A CN103066203 A CN 103066203A CN 2012102854411 A CN2012102854411 A CN 2012102854411A CN 201210285441 A CN201210285441 A CN 201210285441A CN 103066203 A CN103066203 A CN 103066203A
Authority
CN
China
Prior art keywords
phase change
material layer
change material
zone
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102854411A
Other languages
English (en)
Inventor
金珍赫
蔡洙振
权宁锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103066203A publication Critical patent/CN103066203A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种具有多级单元的相变存储器件及其制造方法。所述器件包括：第一相变材料层，从加热电极向第一相变材料层提供电流；第二相变材料层，所述第二相变材料层被形成为与第一相变材料层具有连续性且具有与所述第一相变材料层不同的宽度，并且从加热电极向第二相变材料层提供电流。

Description

具有多级单元的相变存储器件及其制造方法
相关申请的交叉引用
本申请要求2011年10月20日向韩国知识产权局提交的韩国申请号为10-2011-0107632的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种非易失性存储器件及其制造方法，更具体而言，涉及一种包括多级单元(multi-level cell)的相变存储器件及其制造方法。
背景技术
已经对诸如相变存储器件的非易失性存储器件进行了研究，以在最少化单元形状的修改的同时实现多级单元。
已经提出了这样一种技术，将逐步写入电压提供给相变存储器件的位线以改变相变材料的相变程度，由此实现多级。
然而，在如图1所示的相关技术的相变存储器件中，由于相变材料层被形成为与位线20重叠，并且密集地形成与一个相变线10接触的加热电极BEC1、BEC2和BEC3，所以因相邻单元cell1、cell2和cell3的影响而难以精确实现多级。
发明内容
根据示例性实施例的一个方面，一种相变存储器件包括：第一相变材料层，从加热电极向所述第一相变材料层提供电流；以及第二相变材料层，所述第二相变材料层被形成为与所述第一相变材料层具有连续性且具有与所述第一相变材料层不同的宽度，并且从加热电极向所述第二相变材料层提供电流。
根据示例性实施例的另一方面，一种相变存储器件包括：第一相变区，所述第一相变区具有第一直径且在第一条件下发生相变；和第二相变区，所述第二相变区相对于所述第一相变区连续地向上延伸，具有比所述第一直径大的第二直径，并且在不同于所述第一条件的第二条件下发生相变。
根据示例性实施例的另一个方面，一种制造相变存储器件的方法包括以下步骤：提供半导体衬底；在所述半导体衬底上形成具有接触孔的层间绝缘层；在所述接触孔的侧壁上形成厚度比所述层间绝缘层小的间隔件；以及在所述接触孔内掩埋相变材料层。
根据示例性实施例的另一个方面，一种制造相变存储器件的方法包括以下步骤：提供半导体衬底；在所述半导体衬底上形成具有接触孔的层间绝缘层；在所述接触孔的侧壁上形成间隔件；在所述接触孔内掩埋第一相变材料层；在所述第一相变材料层上形成第二相变材料层和导电层；以及将所述导电层和所述第二相变材料层图案化成位线的形式。
在以下标题为“具体实施方式”的部分中描述这些和其它的特征、方面和实施例。
附图说明
从如下结合附图的详细描述中将更加清楚地理解本发明的主题的以上和其它的方面、特征和优点，其中：
图1是说明一般相变存储器件的驱动的示意性截面图；
图2是说明根据本发明构思的一个示例性实施例的相变存储器件的截面图；
图3是示出根据本发明构思的一个示例性实施例的相变存储器件中的根据电流施加的电阻水平的曲线图；
图4A至4C是说明根据本发明构思的一个示例性实施例的制造相变存储器件的方法的工艺的截面图；
图5是说明根据另一个示例性实施例的相变存储器件的截面图；
图6是根据本发明构思的另一个示例性实施例的相变存储器件的立体图；
图7A和7B是说明根据本发明构思的另一个示例性实施例的相变存储器件的示图；
图8是示出根据本发明构思的示例性实施例的相变存储器件的驱动的曲线图。
具体实施方式
以下将参照附图更详细地描述示例性实施例。
本文参照示例性实施例(和中间结构)的示例性说明的截面图来描述示例性实施例。如此，可以预期形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应该被解释为限于本文所说明区域的具体形状，但可以包括例如源自制造的形状偏差。在附图中，为了清楚起见，可以夸大层和区域的长度和尺寸。相同的附图标记在附图中表示相同的元件。也可以理解的是，当提及一个层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或也可以存在中间层。
参见图2，在所得半导体衬底100上形成具有相变区PC的层间绝缘层110。相变区PC以孔型包括在层间绝缘层中。
在相变区PC的底部，即在所得半导体衬底100的表面和周围处的相变区PC的部分中，形成加热电极120。加热电极120可包括具有高电阻率的导电材料。可以将加热电极120设置在层间绝缘层110之下。
在加热电极120上的相变区PC的侧壁上形成间隔件130。间隔件130可以被形成为包围相变区PC的侧壁。间隔件130可以被形成为具有与相变区PC的整个侧壁高度的30％至60％相对应的高度。在本示例性实施例中，间隔件130可以被形成为具有20至200nm的高度。
相变区PC被间隔件130分成第一相变区A和第二相变区B。
第一相变区A是被间隔件130包围的区域，而第二相变区B是没有形成间隔件130的区域。第一相变区A的直径比第二相变区B窄了间隔件130的线宽。
在第一相变区A内掩埋第一相变材料层140a，并且在第二相变区B内掩埋第二相变材料层140b。第一相变材料层140a和第二相变材料层140b可以包括相同的材料。即使当第一相变材料层140a和第二相变材料层140b包括相同的材料时，第一相变材料层140a和第二相变材料层140b也形成在不同的空间中，且因而它们的相变条件也变得不同。
即，因为第一相变区A的直径比第二相变区B的直径窄，所以在对第一相变区A和第二相变区B施加设置或复位电流时，第一相变区A的电流密度较高。因此，第一相变区A的相变比第二相变区B的相变快。
此外，由于第二相变区B的直径比第一相变区A的直径宽，所以第二相变区B的电流密度比第一相变区A的电流密度低。因此，相变区B的相变比第一相变区A的相变迟。
因此，根据本示例性实施例的相变存储器件根据相变材料层的相变程度具有三种状态。
即，如图3所示，在从加热电极施加电流之前，相变材料层140处于非相变状态，且因而相变材料层140具有与R1相对应的电阻值。
当经由加热电极120施加第一电流I1到相变材料层140时，第一相变材料层140a相变。因此，当从整个相变材料层140的角度观察时，相变材料层140部分地相变，且因而相变材料层140具有电阻值R2。
当经由加热电极120施加比第一电流I1大的第二电流I2到相变材料层140时，第二相变材料层140b也相变。因而，整个相变材料层140完全相变，并具有与完全相变相对应的电阻值R3。
根据本示例性实施例的上述相变存储器件可以通过逐步施加写入电流来实现多级的电阻。
在根据本示例性实施例的相变存储器件中，不中断地连续形成第一和第二相变材料层，且因而可以通过提供一次电压而执行大容积擦除。即，一般地，将相变材料层中用于实现多级的多个层彼此区分开。需要对相变材料层的多个层中的每个进行单独擦除。然而，在本示例性实施例中，由于在一个接触孔内形成多个相变区，所以可以通过提供一次擦除电压来实现对相变材料层的擦除。
随后，将描述一种制造相变存储器件的方法。
参见图4A，在所得半导体衬底100上形成层间绝缘层110。尽管未示出，但是所得半导体衬底100可以是形成有字线和开关器件的半导体衬底。层间绝缘层110可以包括第一绝缘材料，例如氧化硅层。刻蚀层间绝缘层110的一部分以形成要成为相变区的接触孔H。在接触孔H的底部上形成加热电极120。可以通过在形成有接触孔H的层间绝缘层110上沉积导电材料，并且将导电材料过蚀(overetch)为保留在接触孔H的底部上，来形成加热电极120。此外，可以在形成层间绝缘层110之前，在所得半导体衬底100上形成加热电极120。加热电极120可以包括钛/氮化钛(Ti/TiN)、Ti/氮化钛硅(TiSiN)、Ti/氮化钛铝(Ti/TiAlN)、Ti/氮化钽(Ti/TaN)、Ti/TaSiN和Ti/TaAlN中的任何一种。构成加热电极120的Ti层的厚度可以处在1至10nm的范围内。
沿接触孔H的内壁来沉积具有不同于第一绝缘材料的刻蚀选择性的第二绝缘材料125。例如，第二绝缘材料125可包括氮化硅层。
参见图4B，对第二绝缘材料125进行各向异性刻蚀以在接触孔H的内壁上形成间隔件130。执行各向异性刻蚀工艺使得间隔件130的高度h1是接触孔H的高度h2的30％至60％。接触孔H的内部空间通过间隔件130的形成而被分为第一相变区A和第二相变区B。第一相变区A是直径被间隔件130减小的空间，第二相变区B是实质具有与未预设间隔件130的接触孔H相同直径的空间。
在一些情况下，在完成形成间隔件130的工艺之后，还额外将氮化物层135覆盖在接触孔的侧壁上，如图5所示。可以在所得半导体衬底100上保形地形成氮化物层135以覆盖所得半导体衬底100，然后将氮化物层135各向异性刻蚀成保留在间隔件130和接触孔H的侧壁。氮化物层135可以用来额外地减小接触孔H的直径，以减小用于相变的熔化能量。
参见图4C，形成相变材料层140以填充在接触孔H内。相变材料层140可以包括含有锗(Ge)、锑(Sb)以及碲(Te)的硫族化合物。但是，本发明构思不限于此并且可以使用电阻值随着施加的热而改变的任何材料。然后，对相变材料层140执行平坦化工艺直到暴露出层间绝缘层110的表面，由此将相变材料层140掩埋在接触孔H内，如图2所示。
可替换地，第一相变材料层141和第二相变材料层142可以由彼此不同的材料形成。具体地，第一相变材料层141由相变温度比第二相变材料层142的相变温度低的材料形成，且因而可以增加第一电流I1与第二电流I2之间的差。因此，可以精确地实现多级。在图6中，附图标记WL和BL可以分别表示字线和位线，并且附图标记105表示开关器件。
另外，如图7A所示，在接触孔H的内部空间中(见图7B)形成第一相变材料层141，第二相变材料层143与第一相变材料层141接触并延伸成与位线BL重叠。
此时，如图7B所示，可以在接触孔H的整个侧壁上形成间隔件130并且将第一相变材料层141掩埋在接触孔H内。将第二相变材料层143沉积在第一相变材料层141上，并且在第二相变材料层143上形成用于位线的金属层。沿与字线WL垂直的方向将用于位线的金属层和第二相变材料层143图案化。此时，第一相变材料层141和第二相变材料层143可以包括相同的材料或不同的材料。附图标记110表示层间绝缘层。
图8是解释根据本发明构思的示例性实施例的相变存储器件的驱动的曲线图。
首先，在对第一相变区A的第一相变材料层140a或141施加用于相变的第一写入脉冲P1之后，施加具有比第一写入脉冲P1低的水平的读取脉冲P2以读取相变材料层140的电阻水平。此时，读取脉冲P2是具有不足以使相变材料层140相变的低水平的电流。
接着，在施加具有比第一写入脉冲P1高的电平的第二写入脉冲P3之后，再次施加读取脉冲P4以读取相变材料层140的电阻水平。根据第二写入脉冲的施加，与第二相变区B相对应的第二相变材料层140b或143相变。
接着，施加擦除脉冲P5以大容积地擦除写入在第一相变材料层140a或141和第二相变材料层140b或143中的数据，并且施加读取脉冲P6以读取相变材料层140的电阻水平。
如上所述，根据示例性实施例，可以经由相变区的结构变型来实现多级。即，可以由具有彼此不同尺寸(宽度)的多层的相变材料层来配置相变存储器件。由于构成相变材料层的不同尺寸的层引起施加给它们的用于相变的电流密度不同，所以相变材料层的所述多层在不同电流水平下相变，且因而可以稳定且可再现地实现多级。
根据示例性实施例的相变区具有不影响相邻相变材料层的受限结构。因此，即使当施加逐步电流时，也不会影响相邻的单元，由此稳定地实现多级。
虽然示例性实施例已经描述了相变材料层被划分成两个相变区，但本发明构思不限于此，也可以应用相变区利用间隔件被划分成多个层的实例。
尽管以上已经描述了某些示例性实施例述，但是可以理解的是所描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文描述的器件和方法。更确切地说，应当仅根据结合以上描述和附图的所附权利要求来限定本文描述的系统和方法。

Claims (19)

1.一种相变存储器件，包括：
第一相变材料层，从加热电极向所述第一相变材料层提供电流；以及
第二相变材料层，所述第二相变材料层被形成为与所述第一相变材料层具有连续性且具有与所述第一相变材料层不同的宽度，并且从加热电极向所述第二相变材料层提供电流。
2.如权利要求1所述的器件，其中，所述第二相变材料层被沉积在所述第一相变材料层上。
3.如权利要求2所述的器件，其中，所述第一相变材料层的宽度比所述第二相变材料层的宽度小。
4.如权利要求1所述的器件，其中，所述第一相变材料层和所述第二相变材料层被配置成分别掩埋在具有不同直径的空间内。
5.如权利要求1所述的器件，其中，所述第一相变材料层被形成为掩埋在恒定的空间内，以及所述第二相变材料层与所述第一相变材料层接触并且以线形状在所述第一相变材料层上延伸。
6.如权利要求1所述的器件，其中，所述第一相变材料层和所述第二相变材料层包括相同的材料。
7.如权利要求1所述的器件，其中，所述第一相变材料层和所述第二相变材料层包括彼此不同的材料。
8.一种相变存储器件，包括：
第一相变区，所述第一相变区具有第一直径并且在第一条件下发生相变；以及
第二相变区，所述第二相变区相对于所述第一相变区连续地向上延伸，具有比所述第一直径大的第二直径，并且在不同于所述第一条件的第二条件下发生相变。
9.如权利要求8所述的器件，其中，所述第一相变区还包括间隔件，使得所述第一直径比所述第二直径小所述间隔件。
10.如权利要求8所述的器件，还包括加热电极，所述加热电极被配置成将电流提供给所述第一相变区和所述第二相变区并且被形成在所述第一相变区之下。
11.如权利要求10所述的器件，其中，所述第一条件是从所述加热电极施加具有第一水平的第一电流的时间间隔，并且所述第二条件是从所述加热电极施加具有比所述第一水平大的第二水平的第二电流的时间间隔。
12.如权利要求8所述的器件，其中，所述第一相变区和所述第二相变区被形成在一个接触孔中，并且还在所述接触孔的下部的侧壁上形成间隔件以划分所述第一相变区和所述第二相变区。
13.如权利要求12所述的器件，其中，所述间隔件的高度与所述接触孔的高度的30％至60％相对应。
14.如权利要求13所述的器件，其中，在包括所述间隔件的所述接触孔的侧壁上还覆盖具有均匀厚度的氮化硅层。
15.如权利要求8所述的器件，其中，形成第一相变区以掩埋在接触孔内，所述接触孔包括形成在所述接触孔的侧壁上的间隔件，且第二相变区与所述第一相变区接触并以线形状在所述第一相变区上延伸。
16.如权利要求8所述的器件，其中，所述第一相变区和所述第二相变区包括相同的材料。
17.如权利要求8所述的器件，其中，所述第一相变区和所述第二相变区包括彼此不同的材料。
18.一种制造相变存储器件的方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成具有接触孔的层间绝缘层；
在所述接触孔的侧壁上形成厚度比所述层间绝缘层小的间隔件；以及
在所述接触孔内掩埋相变材料层。
19.一种制造相变存储器件的方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成具有接触孔的层间绝缘层；
在所述接触孔的侧壁上形成间隔件；
在所述接触孔内掩埋第一相变材料层；
在所述第一相变材料层上形成第二相变材料层和导电层；以及
将所述导电层和所述第二相变材料层图案化成位线的形式。
CN2012102854411A 2011-10-20 2012-08-13 具有多级单元的相变存储器件及其制造方法 Pending CN103066203A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110107632A KR20130043471A (ko) 2011-10-20 2011-10-20 멀티 레벨 셀을 구비한 상변화 메모리 장치 및 그 제조방법
KR10-2011-0107632 2011-10-20

Publications (1)

Publication Number Publication Date
CN103066203A true CN103066203A (zh) 2013-04-24

Family

ID=48108738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102854411A Pending CN103066203A (zh) 2011-10-20 2012-08-13 具有多级单元的相变存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20130099188A1 (zh)
KR (1) KR20130043471A (zh)
CN (1) CN103066203A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
CN104347711A (zh) * 2013-07-26 2015-02-11 爱思开海力士有限公司 具有横向沟道的三维半导体器件及其制造方法
WO2015165088A1 (zh) * 2014-04-30 2015-11-05 华为技术有限公司 相变存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627612B2 (en) 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
KR102293859B1 (ko) 2014-12-22 2021-08-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US10825514B2 (en) 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
EP3890024B1 (fr) * 2020-03-30 2024-05-01 STMicroelectronics (Crolles 2) SAS Puce électronique à deux mémoires à changement de phase et procédé de fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227496A1 (en) * 2004-04-10 2005-10-13 Joon-Sang Park Phase change memory elements and methods of fabricating phase change memory elements having a confined portion of phase change material on a recessed contact
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法
CN101110465A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101110466A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101252169A (zh) * 2007-01-05 2008-08-27 三星电子株式会社 相变存储器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972430B2 (en) * 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US20080265239A1 (en) * 2007-04-26 2008-10-30 Jan Boris Philipp Integrated circuit including spacer material layer
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
JP2011091156A (ja) * 2009-10-21 2011-05-06 Elpida Memory Inc 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227496A1 (en) * 2004-04-10 2005-10-13 Joon-Sang Park Phase change memory elements and methods of fabricating phase change memory elements having a confined portion of phase change material on a recessed contact
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法
CN101110465A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101110466A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101252169A (zh) * 2007-01-05 2008-08-27 三星电子株式会社 相变存储器件及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347711A (zh) * 2013-07-26 2015-02-11 爱思开海力士有限公司 具有横向沟道的三维半导体器件及其制造方法
WO2015165088A1 (zh) * 2014-04-30 2015-11-05 华为技术有限公司 相变存储器
CN105247677A (zh) * 2014-04-30 2016-01-13 华为技术有限公司 相变存储器
CN105247677B (zh) * 2014-04-30 2018-03-09 华为技术有限公司 相变存储器
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
WO2015169142A1 (zh) * 2014-05-06 2015-11-12 北京大学深圳研究生院 一种多值相变存储器单元

Also Published As

Publication number Publication date
US20130099188A1 (en) 2013-04-25
KR20130043471A (ko) 2013-04-30

Similar Documents

Publication Publication Date Title
TWI555129B (zh) 形成交叉點記憶體之置換材料程序
CN103066203A (zh) 具有多级单元的相变存储器件及其制造方法
CN100587994C (zh) 存储单元及其制造方法
CN102881708B (zh) 半导体集成电路器件及其制造方法和驱动方法
KR101776446B1 (ko) 좁은 수직 필라들을 형성하는 방법들 및 이를 갖는 집적 회로 디바이스들
US7935564B2 (en) Self-converging bottom electrode ring
CN102934229A (zh) 电阻可变存储器单元结构及方法
CN102820299A (zh) 存储器件
US20080067485A1 (en) Increasing adherence of dielectrics to phase change materials
CN107086269B (zh) 存储器结构
CN112567525B (zh) 垂直3d pcm存储单元和编程读取方案
US7898006B2 (en) Integrated circuit having memory cells and method of manufacture
US20140301137A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
CN103137863A (zh) 相变随机存取存储器件及其制造方法
US20160072059A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
CN111477609A (zh) 可变电阻存储器装置
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
CN110875429A (zh) 开关元件、可变电阻存储器装置和制造开关元件的方法
US7061005B2 (en) Phase-change random access memory device and method for manufacturing the same
CN104518087A (zh) 电阻式存储装置及其制造方法
US8048713B2 (en) Process for manufacturing a CBRAM memory having enhanced reliability
CN101847687B (zh) 相变化内存组件及其制造方法
US20060115909A1 (en) Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon
CN112086475A (zh) 三维半导体存储器装置
CN113594199B (zh) 相变存储器及其控制方法和制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130424