CN1808736A - 相变存储单元和形成其的方法 - Google Patents

相变存储单元和形成其的方法 Download PDF

Info

Publication number
CN1808736A
CN1808736A CNA200510129743XA CN200510129743A CN1808736A CN 1808736 A CN1808736 A CN 1808736A CN A200510129743X A CNA200510129743X A CN A200510129743XA CN 200510129743 A CN200510129743 A CN 200510129743A CN 1808736 A CN1808736 A CN 1808736A
Authority
CN
China
Prior art keywords
layer
phase
interlayer dielectric
dielectric layer
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510129743XA
Other languages
English (en)
Other versions
CN100456513C (zh
Inventor
李智惠
赵炳玉
赵性来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1808736A publication Critical patent/CN1808736A/zh
Application granted granted Critical
Publication of CN100456513C publication Critical patent/CN100456513C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种相变存储单元及其制造方法。所述相变存储单元包括形成于半导体衬底上的下层间介电层和穿过下层间介电层的下导电栓。下导电栓与设置于下层间介电层上的相变材料图案接触。相变材料图案和下层间介电层用上层间介电层覆盖。相变材料图案与导电层直接接触，导电层图案设置于穿过上层间介电层的板线接触孔中。

Description

相变存储单元和形成其的方法
技术领域
本发明涉及一种半导体器件及其形成方法，更具体而言，本发明涉及相变存储单元及其形成方法。
背景技术
即使当它们的电源被关闭时非易失存储器件也保持它们所存储的数据，因此非易失存储器件已经广泛地结合计算机、移动通信系统、存储卡等被使用。例如，一类广泛使用的非易失存储器件为闪存器件。许多闪存器件使用了具有层叠栅极结构的存储单元。闪存器件的层叠栅极结构通常包括隧道氧化层、浮置栅极、栅极间介电层和控制栅电极，它们被依次层叠在沟道区上。另外，为了提高闪存单元的可靠性和编程效率，应当改善隧道氧化层的膜质量且应增加闪存单元的耦合比。
近来，其他类型的非易失存储器件，例如相变存储器件被用于取代闪存器件。相变存储器件的单位单元通常包括开关器件和串联到该开关器件的数据存储元件。相变存储器件的数据存储元件包括：电连接到开关器件的下电极、设置于下电极上的相变材料图案、和设置于相变材料图案的上电极。一般，下电极作为加热体。例如，当写电流流过开关器件和下电极时，在相变材料图案和下电极之间的界面产生以焦耳能量单位测量的热。以焦耳能量单位测量的热将相变材料图案转变为非晶态或晶态。
图1是示出部分的常规相变存储单元的横截面图。
参考图1，下层间介电层3设置于半导体衬底1上。将半导体衬底1电连接到接触栓5，该接触栓5穿过下层间介电层3。接触栓5作为下电极。将相变材料图案7层叠在下层间介电层3上来覆盖下电极5。另外，相变材料图案7的顶表面与上电极9接触。上电极9与相变材料图案7自对准以具有与相变材料图案7相同的宽度。
相变材料图案7可以由硫化物材料层形成，比如GeSbTe层(以下简称GST层)。GST层容易地与导电材料层反应，比如多晶硅(poly-Si)层。例如，当GST层直接与多晶硅层接触时，多晶硅层中的硅原子渗透入GST层，由此增加了GST层的电阻。因此，降低了GST层的特性。因此，与相变材料图案7直接接触的下电极5和上电极9由不与相变材料图案7反应的稳定的导电层形成。例如，比如氮化钛层的金属氮化物层被广泛地用于形成下电极5和上电极9。
另外，具有上电极9的半导体衬底1的整个表面用上层间介电层11覆盖。板线13设置于上层间介电层11上且通过穿过上层间介电层11的板线接触孔11a电连接到上电极9。
为了在具有相变材料图案7的相变存储单元中存储期望的数据，写电流IW应流过上电极9、相变材料图案7和下电极5。相变材料图案7的部分7a与下电极5接触，且可以根据写电流IW的量被转变为晶态或非晶态。而且，板线接触孔11a的宽度通常可以小于上电极9的宽度。但是，尽管可以对常规的相变存储单元作出上述的变化，但是因为上电极9具有比相变材料图案7更低的电阻率，所以写电流IW仍将均匀地流过上电极9的整个区域，如图1所示。因此，以上常规相变存储单元的相变材料图案7的体区域中的写电流密度低于在下电极5和相变材料图案7之间的界面处的写电流密度，由此降低了这些常规器件的相变材料图案7的体区域中的相变效率。
在授予Wu的题目为“Self-Aligned Resistive Plugs for Forming MemoryCell with Phase Change Material(用相变材料形成存储单元的自对准的电阻栓)”的美国专利No.6,545,903中公开了另一常规的相变存储单元。Wu专利中所述的相变存储单元包括分别设置在相变材料层下和顶上的第一高电阻材料层和第二高电阻材料层。另外，彼此自对准的第一下电阻栓和第二下电阻栓分别设置于第一和第二高电阻材料层中。第一和第二高电阻材料层由多晶硅或非晶硅(a-Si)形成，且通过使用离子注入工艺将杂质离子注入高电阻材料层从而形成自对准低电阻栓。因此，Wu专利中所述的相变存储单元的相变材料层与硅层直接接触，其又导致了该常规的存储元件的相变材料层和硅层之间的界面特性不稳定。
发明内容
在本发明的示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底上的下层间介电层和穿过下层间介电层的下导电栓。相变材料图案设置于下层间介电层上且与下导电栓接触。相变材料图案和下层间介电层用上层间介电层覆盖。相变材料图案通过穿过上层间介电层的板线接触孔与导电层直接接触。
在本发明的另一示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底的预定区域中的隔离层来界定有源区。开关器件设置于有源区处。下层间介电层设置于具有开关器件的衬底上。将开关器件电连接到穿过下层间介电层的下导电栓。相变材料图案设置于下层间介电层上且与下导电栓接触。相变材料图案和下层间介电层用上层间介电层覆盖。板线设置于上层间介电层上且通过穿过上层间介电层的板线接触孔与相变材料图案直接接触。
在本发明的另一示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底的预定区域中的隔离层来界定有源区。开关器件设置于有源区处。下层间介电层设置于具有开关器件的衬底上。将开关器件电连接到穿过下层间介电层的下导电栓。相变材料图案设置于下层间介电层上且与下导电栓接触。相变材料图案和下层间介电层用上层间介电层覆盖。相变材料图案直接与上导电栓接触，上导电栓填充穿过上层间介电层的板线接触孔。板线设置于上层间介电层上且将板线电连接到上导电栓。
在另一示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底上的下层间介电层和穿过下层间介电层的下导电栓。下电极和下层间介电层用成型层覆盖。相变材料图案设置于成型层上且相变材料图案通过穿过成型层的相变材料接触孔与下电极接触。上层间介电层设置于具有相变材料图案的衬底上。将相变材料图案通过穿过上层间介电层的板线接触孔与导电层图案直接接触。
在本发明的另一示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底的预定区域中的隔离层来界定有源区。开关器件设置于有源区处。下层间介电层设置于具有开关器件的衬底上。将开关器件电连接到穿过下层间介电层的下导电栓。下电极设置于下层间介电层上且下电极与下导电栓接触。下电极和下层间介电层用成型层覆盖。相变材料图案设置于成型层上且相变材料图案通过穿过成型层的相变材料接触孔与下电极接触。上层间介电层设置于具有相变材料图案的衬底上。板线设置于上层间介电层上且板线通过穿过上层间介电层的板线接触孔与相变材料图案直接接触。
在本发明的另一示范性实施例中，提供了相变存储单元。相变存储单元包括形成于半导体衬底的预定区域中的隔离层来界定有源区。开关器件设置于有源区处。下层间介电层设置于具有开关器件的衬底上。将开关器件电连接到穿过下层间介电层的下导电栓。下电极设置于下层间介电层上且下电极与下导电栓接触。下电极和下层间介电层用成型层覆盖。相变材料图案设置于成型层上且相变材料图案通过穿过成型层的相变材料接触孔与下电极接触。上层间介电层设置于具有相变材料图案的衬底上。相变材料图案与填充穿过上层间介电层的板线接触孔的上导电栓直接接触。板线设置于上层间介电层上且将板线电连接到上导电栓。
在本发明的另一示范性实施例中，提供了一种形成相变存储单元的方法。该方法包括在半导体衬底上形成下层间介电层且形成穿过下层间介电层的下导电栓。在下层间介电层上形成相变材料图案。形成相变材料图案来接触下导电栓。在相变材料图案和下层间介电层上形成上层间介电层。构图上层间介电层来形成暴露部分的相变材料图案的板线接触孔。形成导电层图案来通过板线接触孔与相变材料图案的暴露的部分直接接触。
在本发明的又一示范性实施例中，提供了一种形成相变存储单元的方法。该方法包括在半导体衬底上形成下层间介电层且形成穿过下层间介电层的下导电栓。在下层间介电层上形成下电极以接触下导电栓。在下电极和下层间介电层上形成成型层。构图成型层来形成暴露下电极的相变材料接触孔。在成型层上形成相变材料图案。形成相变材料图案通过相变材料接触孔与下电极接触。在具有相变材料图案的衬底上形成上层间介电层。构图上层间介电层来形成暴露部分的相变材料图案的板线接触孔。形成导电层图案来通过板线接触孔与相变材料图案的暴露的部分直接接触。
附图说明
图1是常规相变存储单元的横截面图。
图2A是示出根据本发明的示范性实施例的一对相变存储单元的横截面图。
图2B是示出根据本发明的示范性实施例的一对相变存储单元的横截面图。
图3A是示出根据本发明的示范性实施例的受限的相变存储单元的横截面图。
图3B是示出根据本发明的示范性实施例的受限的相变存储单元的横截面图。
图4到图8是示出根据本发明的示范性实施例的相变存储单元的形成方法的横截面图。
图9是示出常规相变存储单元和根据本发明的示范性实施例的相变存储单元的开关特性的曲线图。
具体实施方式
现将参考其中显示本发明的实施例的附图在其后更加全面地描述本发明的示范性实施例。但是，本发明可以以许多不同的形式实现且不应解释为限于这里阐释的实施例。在附图中，为了清晰夸大了层和区域的厚度。贯穿说明书相同的参考标记用于指示相同的元件。
图2A是示出根据本发明的示范性实施例的相变存储单元的垂直横截面图，且图2B是示出根据本发明的其他示范性实施例的相变存储单元的垂直横截面图。
参考图2A和2B，隔离层23设置于半导体衬底21的预定区域来界定有源区23a。设置第一字线27a和第二字线27b来跨过有源区23a。第一和第二字线27a和27b通过栅极介电层25与有源区23a电绝缘。公共源极区29s设置于第一和第二字线27a和27b之间的有源区23a中。第一漏极区29d’设置于有源区23a中，相邻于第一字线27a且相对公共源极区29s设置，第二漏极区29d”设置于有源区23a中，相邻于第二字线27b且相对公共源极区29s设置。因此，设置第一字线27a来跨过第一漏极区29d’和公共源极区29s之间的沟道区，且设置第二字线27b来横跨第二漏极区29d”和公共源极区29s之间的沟道区。第一字线27a、公共源极区29s和第一漏极区29d’构成了第一开关器件，即第一存取MOS晶体管，且第二字线27b、公共源极区29s和第二漏极区29d”构成了第二开关器件，即第二存取MOS晶体管。
在本发明的其他示范性实施例中，第一和第二开关器件可以分别为第一双极晶体管和第二双极晶体管。在该情形，可以将第一和第二字线27a和27b分别电连接到第一和第二双极晶体管的基极区。
下层间介电层38设置于具有第一和第二开关器件的衬底上。位线35s设置于下层间介电层38中。将位线35s通过源极接触栓33s电连接到公共源极区29s。从平面图察看时，位线35s可以设置平行于字线27a和27b。或者，从平面图察看时，位线35s可以设置垂直于字线27a和27b。同时，当第一和第二开关器件是如上述的第一和第二双极晶体管时，可以将位线35s电连接到第一和第二双极晶体管的发射极区域。
可以将第一漏极区29d’电连接到下层间介电层38中的第一漏极接触栓33d’，且可以将第二漏极区29d”电连接到下层间介电层38中的第二漏极接触栓33d”。第一漏极接触栓33d’的顶表面可以与下层间介电层38中的第一漏极焊盘35d’的底表面接触，且第二漏极接触栓33d”的顶表面可以与下层间介电层38中的第二漏极焊盘35d”的底表面接触。另外，第一漏极焊盘35d’的顶表面可以与第一层间介电层38中的第一下导电栓39a的底表面接触，且第二漏极焊盘35d”的顶表面可以与第一层间介电层38中的第二下导电栓39b的底表面接触。第一和第二下导电栓39a和39b的顶表面具有与下层间介电层38的顶表面相同的水平。
当第一和第二开关器件是如上述的第一和第二双极晶体管时，可以将第一和第二下导电栓39a和39b分别电连接到第一双极晶体管的集电极区域和第二双极晶体管的集电极区域。
第一相变材料图案41a和第二相变材料图案41b设置于下层间介电层38上。第一硬掩模图案43a和第二硬掩模图案43b可以分别附加地层叠于第一相变材料图案41a和第二相变材料图案41b上。在该情形，第一和第二硬掩模图案43a和43b分别与第一和第二相变材料图案41a和41b自对准。即，第一硬掩模图案43a可以具有与第一相变材料图案41a相同的宽度，且第二硬掩模图案43b可以具有与第二相变材料图案41b相同的宽度。第一和第二硬掩模图案43a和43b可以是相对于第一和第二相变材料图案41a和41b具有蚀刻选择性的材料层。例如，第一和第二硬掩模图案43a和43b可以包括选自氧化硅层、氮化硅层和绝缘金属氧化物层的至少一种。绝缘金属氧化物层可以为氧化铝层或氧化钛层。
如上所述，一般在常规相变存储单元中使用的上电极没有设置于本发明的示范性实施例的相变存储单元的相变材料图案41a和41b上。在常规相变存储单元中使用的上电极可以通常由金属氮化物层形成，比如氮化钛层。但是，常规相变存储单元的困难之一在于由于上电极和相变材料图案41a和41b之间的差的附着力，在随后的工艺期间可能剥离上电极。在试图补救以上的困难中，已经设计了其他常规的相变存储单元，其中将比如钛层的附着层插入上电极和相变材料图案41a和41b之间。设置附着层来加强上电极和相变材料图案41a和41b之间的附着力。然而，采用这些其他的常规器件，附着层中的金属原子(例如，钛原子)仍可以扩散如相变材料图案41a和41b以降低相变材料图案41a和41b的特性。但是，采用示范性实施例的相变存储单元，可以避免了上述的常规器件的困难，由于对于示范性实施例的器件没有使用上电极和附着层。
再次参考本发明的示范性实施例，设置第一和第二相变材料图案41a和41b以分别与第一和第二下导电栓39a和39b接触。因此，优选的是第一和第二下导电栓39a和39b由不与相变材料图案41a和41b反应的导电材料组成。例如，第一和第二下导电栓39a和39b可以为金属层、金属氮化物层、或金属硅化物层。更具体地，第一和第二下导电栓39a和39b可以由包括但不限于如下的材料构成：钨(W)层、氮化钛(TiN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、硅氮化钛(TiSiN)层、铝氮化钛(TiAlN)层、硼氮化钛(TiBN)层、硅氮化锆(ZrSiN)层、硅氮化钨(WSiN)层、硼氮化钨(WBN)层、铝氮化锆(ZrAlN)层、硅氮化钼(MoSiN)层、铝氮化钼(MoAlN)层、硅氮化钽(TaSiN)层、铝氮化钽(TaAlN)层、钛(Ti)层、钼(Mo)层、钽(Ta)层、硅化钛(TiSi)层、硅化钽(TaSi)层、钛钨(TiW)层、氧氮化钛(TiON)层、铝氧氮化钛(TiAlON)层、氧氮化钨(WON)层、氧氮化钽(TaON)层或铜(Cu)层。
另外，第一和第二下导电栓39a和39b可以具有小于第一和第二相变材料图案41a和41b的宽度。即，在下导电栓39a和39b与相变材料图案41a和41b之间的接触区域可以分别小于相变材料图案41a和41b的平面面积。或者，下导电栓39a和39b可以具有与相变材料图案41a和41b相同的宽度。
同时，相变材料图案41a和41b可以为包含至少一种比如碲(Te)或硒(Se)的硫族元素的材料层。例如，相变材料图案41a和41b可以为硫化物层，比如GeSbTe层(下文简称GST层)。
上层间介电层45设置于具有硬掩模图案43a和43b的衬底上。上层间介电层45可以为广泛用作常规层间介电层的氧化硅层。部分的第一相变材料图案41a通过穿透上层间介电层45的第一板线接触孔45a与第一导电层图案直接接触。另外，部分的第二相变材料图案41b通过穿透上层间介电层45的第二板线接触孔45b与第二导电层图案直接接触。例如，如图2A所示，第一和第二相变材料图案41a和41b可以分别与穿过上层间介电层45的第一上导电栓49a和第二上导电栓49b直接接触。可以将第一和第二上导电栓49a和49b电连接到设置于上层间介电层45上的板线51。在该情形，可以设置板线51横跨第一和第二字线27a和27b，如图2A所示。或者，可以将第一和第二上导电栓49a和49b分别电连接到设置于上层间介电层45上的第一和第二板线。在该情形，第一和第二板线可以设置得平行于字线27a和27b，且位线35s可以设置横跨字线27a和27b。
在本发明的其他示范性实施例中，第一和第二相变材料图案41a和41b可以与设置于上电极介电层45上的导电层图案即如图2B所示的板线51’直接接触。在该情形，板线51’延伸来穿过上层间介电层45。或者，第一和第二相变材料图案41a和41b可以分别与设置于上层间介电层45上的第一和第二板线直接接触。在该情形，第一和第二板线可以设置平行于字线27a和27b，且位线35s可以设置横跨字线27a和27b。
当将第一和第二硬掩模图案43a和43b分别层叠于第一和第二相变材料图案41a和41b上时，上导电栓(图2A的49a和49b)或位线(图2B的51’)可以穿透硬掩模图案43a和43b和上层间介电层45与相变材料图案41a和41b直接接触。上导电栓49a和49b与相变材料图案41a和41b之间的接触面积可以小于相变材料图案41a和41b的平面面积。相似地，板线51’和相变材料图案41a和41b之间的接触面积可以小于相变材料图案41a和41b的平面面积。
如图2A所示，绝缘接触分隔物47可以附加地设置于上导电栓49a和49b的侧壁与板线接触孔45a和45b的侧壁之间。在该情形，进一步减小了上导电栓49a和49b与相变材料图案41a和41b之间的接触面积。绝缘接触分隔物47可以为氮化硅层或氧氮化硅层。相似地，绝缘接触分隔物47可以设置于板线51’与板线接触孔45a和45b的侧壁之间，如图2B所示。
优选的是上导电栓49a和49b由不与相变材料图案41a和41b反应的材料层组成，因为上导电栓49a和49b与相变材料图案41a和41b直接接触。例如，上导电栓49a和49b可以由包括但不限于如下的材料构成：钨(W)层、氮化钛(TiN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、硅氮化钛(TiSiN)层、铝氮化钛(TiAlN)层、硼氮化钛(TiBN)层、硅氮化锆(ZrSiN)层、硅氮化钨(WSiN)层、硼氮化钨(WBN)层、铝氮化锆(ZrAlN)层、硅氮化钼(MoSiN)层、铝氮化钼(MoAlN)层、硅氮化钽(TaSiN)层、铝氮化钽(TaAlN)层、钛(Ti)层、钼(Mo)层、钽(Ta)层、硅化钛(TiSi)层、硅化钽(TaSi)层、钛钨(TiW)层、氧氮化钛(TiON)层、铝氧氮化钛(TiAlON)层、氧氮化钨(WON)层、氧氮化钽(TaON)层或铜(Cu)层。
如上所述，相变材料图案41a和41b的底表面与下导电栓39a和39b直接接触，且在没有不插入上电极的情形，相变材料图案41a和41b的顶表面与上导电栓49a和49b或板线51’直接接触。除了上导电栓49a和49b(或下导电栓39a和39b)与相变材料图案41a和41b之间的接触面积之外，板线51’与相变材料图案41a和41b之间的接触面积也可以小于相变材料图案41a和41b的平面面积。因此，当写电流IW’流过选自相变材料图案41a和41b的一个(例如，第一相变材料图案41a)时，与常规技术相比，选择的相变材料图案41a的体区域中的写电流IW’的密度被增加。于是，该示范性实施例的相变存储但于的选择的相变材料图案41a的相变效率(即，发热效率)增加了。换言之，采用本发明的示范性实施例的相变存储单元，与常规相变存储单元相比，显著增加了存储单元的写效率且显著减小了选择的相变材料图案41a的热耗，因为在示范性实施例的情况下没有使用具有高热导率的上电极。
在图2A所示的示范性实施例中，当绝缘接触分隔体47设置于板线接触孔45a和45b的侧壁上，上导电栓49a和49b与相变材料图案41a和41b之间的接触面积可以小于下导电栓39a和39b与相变材料图案41a和41b之间的接触面积。在该情形，如果写电流IW’流过第一相变材料图案41a，相变发生在第一上导电栓49a和第一相变材料图案41a之间的界面。相似地，在图2B所示的示范性实施例中，当绝缘接触分隔物47设置于板线接触孔45a和45b的侧壁上，板线51’和板线接触孔45a和45b之间的接触面积小于下导电栓39a和39b与相变材料图案41a和41b之间的接触面积。在该情形，如果写电流IW’流过第一相变材料图案41a，那么相变发生在板线51’和第一相变材料图案41a之间的界面处。
上述的示范性实施例应用于轴上相变存储单元和离轴相变存储单元。即，第一板线接触孔45a的垂直中心轴45x’可以相同于第一下导电栓39a的垂直中心轴39x’或从第一下导电栓39a的垂直中心轴39x’分开。相似地，第二板线接触孔45b的垂直中心轴45x”可以相同于第二下导电栓39b的垂直中心轴39x”或从第二下导电栓39b的垂直中心轴39x”分开。
另外，前述的示范性实施例应用于受限的相变存储单元，如图3A和3B所示。
参考图3A和3B，参考图2A和2B所述的开关器件，即存取MOS晶体管或存取双极晶体管可以设置于半导体衬底251处。下层间介电层253设置于具有开关器件的衬底上。将开关器件电连接到穿过下层间介电层253的下导电栓259。下导电栓259可以是与参考图2A和2B所述的下导电栓39a和39b相同的材料层。下电极261设置于下层间介电层253上。设置下电极261来覆盖下导电栓259。即，将下电极261电连接到下导电栓259。下电极261可以为金属氮化物层，比如氮化钛层。
下电极261和下层间介电层253用成型层263覆盖。成型层263可以为绝缘层，比如氧化硅层。相变材料图案265设置于成型层263上，且相变材料图案265通过穿透成型层263的相变材料接触孔263h与部分的下电极261直接接触。相变材料接触孔263h的垂直中心轴263x可以从下导电栓259的垂直中心轴259x分开，如图3A和3B所示。或者，相变材料接触孔263h的垂直中心轴263x可以与下导电栓259的垂直中心轴259x相同。
上层间介电层267设置于具有相变材料图案265的衬底上。硬掩模图案266可以设置于相变材料图案265和上层间介电层267之间。硬掩模图案266可以为与参考图2A和2B所述的硬掩模图案41a和41b相同的材料层。部分的相变材料图案265通过穿透上层间介电层267和硬掩模图案266的板线接触孔267h与导电层图案直接接触。例如，相变材料图案265可以与透过上层间介电层267和硬掩模图案266的上导电栓271直接接触，如图3A所示。可以将上导电栓271电连接到设置于上层间介电层267上的板线273。上导电栓271可以为与参考图2A和2B所述的上导电栓49a和49b相同的材料层。
在本发明的其他示范性实施例中，相变材料图案265可以与设置于上层间介电层267上的导电层图案直接接触。换言之，相变材料图案265可以与设置于上层间介电层267上的板线273’直接接触，如图3B所示。在该情形，板线273’延伸来穿透上层间介电层267和硬掩模图案266。
板线接触孔267h的垂直中心轴267x可以从相变材料接触孔263h的垂直中心轴263x分开。或者，板线接触孔267h的垂直中心轴267x可以与相变材料接触孔263h的垂直中心轴263x相同。
绝缘接触分隔物269可以附加地设置于上导电栓271的侧壁与板线接触孔267h的侧壁之间。在该情形，进一步减小了上导电栓271与相变材料图案265之间的接触面积。绝缘接触分隔物269可以由氮化硅层或氧氮化硅层构成。相似地，绝缘接触分隔物269可以设置于板线273’与板线接触孔267h的侧壁之间，如图3B所示。
现将描述根据本发明的示范性实施例形成相变存储单元的方法。
图4到图8是示出根据本发明的示范性实施例的图2所示的相变存储单元的形成方法的垂直横截面图。
参考图4，在半导体衬底21的预定的区域中形成隔离层23来界定有源区23a。在有源区23a上形成栅极介电层25，且在具有栅极介电层25的衬底上形成栅极导电层。构图该栅极导电层来形成第一栅电极27a和第二栅电极27b，它们彼此平行且设置来横跨有源区23a。第一和第二栅电极27a和27b可以延伸以分别作为第一和第二字线。
使用字线27a和27b以及隔离层23作为离子注入掩模，将杂质离子注入有源区23a中，由此形成公共源极区29s以及第一和第二漏极区29d’和29d”。在第一和第二字线27a和27b之间的有源区23a中形成公共源极区29s。另外，在有源区23a中形成第一漏极区29d’，其与第一字线27a相邻且相对公共源极区29s设置。另外，在有源区23a中形成第一漏极区29d”，其与第二字线27b相邻且相对公共源极区29s设置。第一字线27a、公共源极区29s和第一漏极区29d’构成了第一开关器件，即第一存取MOS晶体管。相似地，第二字线27b、公共源极区29s和第二漏极区29d”构成了第二开关器件，即第二存取MOS晶体管。在其他示范性实施例中，可以形成第一和第二开关器件来具有双极晶体管的结构。然后在具有第一和第二开关器件的衬底上形成第一下层间介电层31。
参考图5，构图第一下层间介电层31来形成分别暴露公共源极区29s、第一漏极区29d’和第二漏极区29d”的公共源极接触孔、第一漏极接触孔和第二漏极接触孔。利用常规方法在各自的接触孔中形成公共源极接触栓33s、第一漏极接触栓33d’和第二耦接接触栓33d”。
在具有接触栓33s、33d’和33d”的衬底上形成导电层。构图该导电层来形成分别覆盖公共源极接触栓33s、第一漏极接触栓33d’和第二漏极接触栓33d”的位线35s、第一漏极焊盘35d’和第二漏极焊盘35d”。可以形成位线35s平行于字线27a和27b。或者，可以形成位线35s横跨字线27a和27b。在具有位线35s与第一和第二漏极焊盘35d’和35d”的衬底上形成第二下层间介电层37。第一和第二下层间介电层31和37构成了下层间介电层38。
参考图6，构图第二下层间介电层37来形成分别暴露第一和第二漏极焊盘35d’和35d”的第一和第二存储节点接触孔。在第一和第二存储节点接触孔中分别形成第一下导电栓39a和第二下导电栓39b。然后在具有下导电栓39a和39b的衬底上形成相变材料层41。相变材料层41可以由包含至少一种比如碲(Te)或硒(Se)的硫族元素的材料层形成。例如，相变材料层41可以由硫化物层形成，比如GST层。在该情形，下导电栓39a和39b与相变材料层41直接接触。因此，下导电栓39a和39b可以由不与相变材料图案41反应的导电材料组成。例如，下导电栓39a和39b可以由包括但不限于如下材料形成：钨(W)层、氮化钛(TiN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、硅氮化钛(TiSiN)层、铝氮化钛(TiAlN)层、硼氮化钛(TiBN)层、硅氮化锆(ZrSiN)层、硅氮化钨(WSiN)层、硼氮化钨(WBN)层、铝氮化锆(ZrAlN)层、硅氮化钼(MoSiN)层、铝氮化钼(MoAlN)层、硅氮化钽(TaSiN)层、铝氮化钽(TaAlN)层、钛(Ti)层、钼(Mo)层、钽(Ta)层、硅化钛(TiSi)层、硅化钽(TaSi)层、钛钨(TiW)层、氧氮化钛(TiON)层、铝氧氮化钛(TiAlON)层、氧氮化钨(WON)层、氧氮化钽(TaON)层或铜(Cu)层。
在相变材料层41上可以附加地形成硬掩模层。该硬掩模层可以由相对于相变材料层41具有蚀刻选择性的绝缘层形成。例如，硬掩模层可以由包括选自氧化硅层、氮化硅层和绝缘金属氧化物层的至少一种材料层形成。氧化硅层可以由原硅酸四乙酯(TEOS)层形成，且金属氧化物层可以由氧化铝层或氧化钛层形成。构图硬掩模层来分别在第一和第二下导电栓39a和39b上方形成第一硬掩模图案43a和第二硬掩模图案43b。
参考图7，使用硬掩模图案43a和43b作为蚀刻掩模来蚀刻相变材料层41，由此形成第一相变材料图案41a和第二相变材料图案41b，其分别与第一和第二下导电栓39a和39b直接接触。或者，使用光刻工艺而不使用硬掩模图案43a和43b，可以形成相变材料图案41a和41b。
在具有硬掩模图案43a和43b的衬底上形成上层间介电层45。上层间介电层45可以由氧化硅层形成。构图上层间介电层45与硬掩模图案43a和43b来形成分别暴露第一和第二相变材料图案41a和41b的第一板线接触孔45a和第二板线接触孔45b。可以形成第一板线接触孔45a以具有从第一下导电栓39a的垂直中心轴分开的垂直中心轴。相似地，可以形成第二板线接触孔45b以具有从第二下导电栓39a的垂直中心轴分开的垂直中心轴。
在用于形成板线接触孔45a和45b的蚀刻工艺期间，可能对第一和第二相变材料图案41a和41b造成蚀刻损伤。当所造成的蚀刻损伤严重时，可以降低相变材料图案41a和41b的特性。因此，优选地使用能够最小化施加到相变材料图案41a和41b的蚀刻损伤的蚀刻配方来执行形成板线接触孔45a和45b的蚀刻工艺。为了最小化蚀刻损伤，优选的是形成板线接触孔45a和45b的蚀刻工艺表现至少为5的高蚀刻选择性。换言之，优选的是上层间介电层45与硬掩模图案43a和43b的蚀刻速率是相变材料图案41a和41b的蚀刻速率的5倍。
在本发明的示范性实施例中，当上层间介电层45和硬掩模图案43a和43b由氧化硅层形成且相变材料图案41a和41b由GST层形成时，在10到100mTorr的压力下使用CxHyFz系统的第一主蚀刻气和CvFw系统的第二主蚀刻气，可以执行形成板线接触孔45a和45b的蚀刻工艺。另外，可以使用300到1000W的等离子体功率进行蚀刻工艺。在这些示范性实施例中，第一主蚀刻气可以为CHF3气、CH2F2气或CH3F气，且第二主蚀刻气可以为CF4气、C4F6气、C4F8气或C5F8气。另外，除了第一和第二主蚀刻气之外还可以采用氩(Ar)气、氮(N2)气和氧(O2)气的至少一种来执行蚀刻工艺。在该情形中，第一和第二主蚀刻气的总流速可以为蚀刻工艺中所使用的所有气体的总流速的至少10％。
参考图8，在具有板线接触孔45a和45b的衬底上形成导电层，且回蚀导电层来暴露上层间介电层45的顶表面。因此，分别在第一和第二板线接触孔45a和45b中形成第一上导电栓49a和第二上导电栓49b。形成第一和第二上导电栓49a和49b以分别与第一和第二相变材料图案41a和41b直接接触。因此，上导电栓49a和49b也可以由不与相变材料图案41a和41b反应的导电层形成。例如，上导电栓49a和49b可以由包括但不限于如下的材料形成：钨(W)层、氮化钛(TiN)层、氮化钽(TaN)层、氮化钨(WN)层、氮化钼(MoN)层、氮化铌(NbN)层、硅氮化钛(TiSiN)层、铝氮化钛(TiAlN)层、硼氮化钛(TiBN)层、硅氮化锆(ZrSiN)层、硅氮化钨(WSiN)层、硼氮化钨(WBN)层、铝氮化锆(ZrAlN)层、硅氮化钼(MoSiN)层、铝氮化钼(MoAlN)层、硅氮化钽(TaSiN)层、铝氮化钽(TaAlN)层、钛(Ti)层、钼(Mo)层、钽(Ta)层、硅化钛(TiSi)层、硅化钽(TaSi)层、钛钨(TiW)层、氧氮化钛(TiON)层、铝氧氮化钛(TiAlON)层、氧氮化钨(WON)层、氧氮化钽(TaON)层或铜(Cu)层。
在本发明的其他示范性实施例中，在沉积形成第一和第二上导电栓49a和49b的导电层之前，可以在板线接触孔45a和45b的侧壁上形成绝缘接触分隔物47。绝缘接触分隔物47可以由氮化硅层或氧氮化硅层形成。
随后，在具有上导电栓49a和49b的衬底上形成板层，且构图该板层来形成电连接到第一和第二上导电栓49a和49b的板线51。
在又一示范性实施例中，可以省略形成上导电栓49a和49b的工艺。在该情形，形成板线51通过板线接触孔45a和45b与第一和第二相变材料图案41a和41b直接接触。
现将参考图3A和3B描述根据本发明的示范性实施例形成受限相变存储单元的方法。
再次参考图3A和3B，在半导体衬底251处形成开关器件。使用与参考图4所述相似的方式可以形成开关器件。在具有该开关器件的衬底上形成下层间介电层253。形成下导电栓259来穿过下层间介电层253。将下导电栓259电连接到该开关器件。在下层间介电层253上形成下电极261。形成下电极261以与下导电栓259接触。在具有下电极261的衬底上形成成型层263。成型层263可以由绝缘层形成，比如氧化硅层。
构图成型层263来形成暴露部分的下电极261的相变材料接触孔263h。可以形成相变材料接触孔263h以具有从下导电栓259的垂直中心轴259x分开的垂直中心轴263x。在成型层263上形成相变材料图案265以填充相变材料接触孔263h。另外，在相变材料图案265上还可以形成硬掩模图案266。可以以参考图6和7上述的相同的方式来形成硬掩模图案266和相变材料图案265。而且，在具有硬掩模图案266的衬底上形成上层间介电层267。
构图上层间介电层267和硬掩模图案265来形成暴露部分的相变材料图案265的板线接触孔267h。使用参考图7所述的蚀刻配方，可以执行形成板线接触孔267h的蚀刻工艺。可以形成板线接触孔267h以具有从相变材料接触孔263h的垂直中心轴263x分开的垂直中心轴267x。在板线接触孔267h的侧壁上可以形成绝缘接触分隔物269。绝缘接触分隔物269可以由绝缘层形成，比如氧化硅层和氧氮化硅层形成。然后形成上导电栓271来填充板线接触孔267h。使用图8所示的形成上导电栓49a和49b的方法，可以形成上导电栓271。因此，形成相变材料图案265以与穿过上层间介电层267和硬掩模图案266的上导电栓271直接接触。然后在上层间介电层267上形成板线273。可以形成板线273来覆盖上导电栓271。
在本发明的其他示范性实施例中，可以省略形成上导电栓271的工艺。在该情形，在上层间介电层267上形成与相变材料图案265直接接触的板线273’，如图3B所示。
【实例】
图9是示出常规相变存储单元和根据本发明的示范性实施例的相变存储单元的开关特性的曲线图。在图9中，横轴指示施加在每个数据存储元件的上导电栓和下导电栓之间的写电压Vw，且纵轴指示每个数据存储元件的电阻R。而且，在图9中，由参考标记101指示的数据相应于常规数据存储元件的编程特性，且由参考标记103指示的数据相应于本发明的示范性实施例的数据存储元件的编程特性。
使用以下表I中所述的工艺条件来制造呈现图9的测量结果的数据存储元件。
对于上述的常规数据存储元件，形成上电极以具有与相变材料图案相同的宽度(直径)。即，将上电极与相变材料图案自对准。在该情形，形成上导电栓来接触上电极。
但是，对于根据本发明的示范性实施例的数据存储元件，硬掩模图案由氧化硅(SiO)层形成，且将硬掩模图案与相变材料图案自对准。即，形成硬掩模图案以具有与相变材料图案相同的宽度(直径)。在该情形，形成上导电栓来穿透硬掩模图案。换言之，形成上导电栓来与相变材料图案直接接触。
                          表I
  常规技术   本发明
  下导电栓   材料   TiN层   TiN层
  直径   55nm   55nm
  相变材料图案   材料   GST层   GST层
  直径   680nm   680nm
  厚度   100nm   100nm
  上电极   TiN层   -
  硬掩模图案   SiO层   SiO层
  上层间介电层   SiO层   SiO层
  上导电栓   材料   W层   W层
  直径   240nm   240nm
另外，在根据本发明的示范性实施例的数据存储元件的制造中，通过使用氧化物蚀刻工艺连续构图上层间介电层和硬掩模图案从而形成暴露部分的相变材料图案的板线接触孔。在10mTorr的压力和500W的等离子体功率下，使用磁增强反应离子蚀刻(MERIE)设备进行氧化物蚀刻工艺。在该情形，使用CHF3气和CF4气作为主蚀刻气，且CHF3气和CF4气的流速分别为40sccm和10sccm。
在图9中，将每个数据点处的写电压Vw施加到数据存储元件持续500ns(纳秒)。
参考图9，常规的数据存储元件在施加约0.5V的写电压Vw持续500ns之后呈现约1×104欧姆的设置电阻，且常规的数据存储元件在施加约1.2V的写电压Vw持续500ns之后呈现约1×106欧姆的重置电阻。
同时，本发明的示范性实施例的数据存储元件在施加约0.3V的低写电压Vw持续500ns之后呈现约1×104欧姆的设置电阻，且本发明的数据存储元件在施加约1.1V的低写电压Vw持续500ns之后呈现约4×106欧姆的高重置电阻。
总之，与常规数据存储元件相比，根据本发明的示范性实施例的数据存储元件呈现相对低的设置/重置电压和相对高的重置电阻。
根据如上所述的本发明的示范性实施例，将相变材料图案与穿透上层间介电层的上导电栓和板线直接接触，而不插入上电极。因此，增加了流过示范性实施例的相变存储单元的相变材料图案的体区域的写电流密度，由此也提高了相变存储单元的写效率。
虽然描述了本发明的示范性实施例，然而可以注意到在不脱离由权利要求的范围所界定的本发明的精神和范围的情况下可以在这里做出各种修改。
本申请要求于2004年12月6日提交的韩国专利申请No.10-2004-0101999的权益，其全部内容引入于此作为参考。

Claims (43)

1、一种相变存储单元，包括：
下层间介电层，形成于半导体衬底上；
下导电栓，穿过所述下层间介电层；
相变材料图案，设置于所述下层间介电层上以接触所述下导电栓；
上层间介电层，覆盖所述相变材料图案和下层间介电层；和
导电层图案，设置来通过穿过所述上层间介电层的板线接触孔与所述相变材料图案直接接触。
2、根据权利要求1所述的相变存储元件，其中，所述下导电栓的宽度小于所述相变材料图案的宽度。
3、根据权利要求1所述的相变存储元件，还包括设置于所述导电层图案和所述板线接触孔之间的绝缘接触分隔物。
4、根据权利要求1所述的相变存储元件，还包括设置于所述上层间介电层和所述相变材料图案的顶表面之间的硬掩模图案，
其中，所述导电层图案穿透所述上层间介电层和所述硬掩模图案。
5、根据权利要求4所述的相变存储元件，其中，所述硬掩模图案包括选自氧化硅层、氮化硅层和绝缘金属氧化物层中的至少一种。
6、根据权利要求1所述的相变存储元件，其中，所述下导电栓具有从所述板线接触孔中的导电层图案的垂直中心轴分开的垂直中心轴。
7、一种相变存储单元，包括：
隔离层，形成于半导体衬底的预定区域中来界定有源区；
开关器件，形成于所述有源区中；
下层间介电层，形成于具有所述开关器件的衬底上；
下导电栓，穿透所述下层间介电层，所述下导电栓电连接到所述开关器件；
相变材料图案，设置于所述下层间介电层上，与所述下导电栓接触；
上层间介电层，覆盖所述相变材料图案和所述下层间介电层；以及
板线，设置于所述上层间介电层上，通过穿过所述上层间介电层的板线接触孔与所述相变材料图案直接接触。
8、根据权利要求7所述的相变存储元件，还包括设置于所述板线接触孔中的板线和所述板线接触孔的侧壁之间的绝缘接触分隔物。
9、根据权利要求7所述的相变存储元件，还包括设置于所述上层间介电层和所述相变材料图案的顶表面之间的硬掩模图案，
其中，所述板线穿透所述上层间介电层和所述硬掩模图案。
10、根据权利要求9所述的相变存储元件，其中，所述硬掩模图案包括选自氧化硅层、氮化硅层和绝缘金属氧化物层中的至少一种。
11、根据权利要求7所述的相变存储元件，还包括：
上导电栓，填充穿透所述上层间介电层的所述板线接触孔且与所述相变材料图案直接接触。
12、根据权利要求11所述的相变存储元件，还包括设置于所述板线接触孔的侧壁和所述上导电栓的侧壁之间的绝缘接触分隔物。
13、根据权利要求11所述的相变存储元件，还包括设置于所述上层间介电层和所述相变材料图案的顶表面之间的硬掩模图案，
其中，所述上导电栓穿透所述上层间介电层和所述硬掩模图案。
14、根据权利要求11所述的相变存储元件，其中，所述上导电栓由选自钨层、氮化钛层、氮化钽层、氮化钨层、氮化钼层、氮化铌层、硅氮化钛层、铝氮化钛层、硼氮化钛层、硅氮化锆层、硅氮化钨层、硼氮化钨层、铝氮化锆层、硅氮化钼层、铝氮化钼层、硅氮化钽层、铝氮化钽层、钛层、钼层、钽层、硅化钛层、硅化钽层、钛钨层、氧氮化钛层、铝氧氮化钛层、氧氮化钨层、氧氮化钽层或铜层的一种构成。
15、一种相变存储单元，包括：
下层间介电层，形成于半导体衬底上；
下导电栓，穿过所述下层间介电层；
下电极，设置于所述下层间介电层上，与所述下导电栓接触；
成型层，覆盖所述下电极和所述下层间介电层；
相变材料图案，形成于所述成型层上，所述相变材料图案通过穿过所述成型层的相变材料接触孔与所述下电极接触；
上层间介电层，形成于具有所述相变材料图案的衬底上；以及
导电层图案，通过穿过所述上层间介电层的板线接触孔与所述相变材料图案直接接触。
16、根据权利要求15所述的相变存储元件，还包括设置于所述板线接触孔的侧壁和所述板线接触孔中的导电层图案之间的绝缘接触分隔物。
17、根据权利要求15所述的相变存储元件，还包括设置于所述相变材料图案和所述上层间介电层之间的硬掩模图案，
其中，所述导电层图案穿透所述上层间介电层和所述硬掩模图案。
18、一种相变存储单元，包括：
隔离层，形成于半导体衬底的预定区域中来界定有源区；
开关器件，形成于所述有源区中；
下层间介电层，形成于具有所述开关器件的衬底上；
下导电栓，穿透所述下层间介电层，所述下导电栓电连接到所述开关器件；
下电极，设置于所述下层间介电层上，与所述下导电栓接触；
成型层，覆盖所述下电极和下层间介电层；
相变材料图案，形成于所述成型层上，所述相变材料图案通过穿透所述成型层的相变材料接触孔与所述下电极接触；
上层间介电层，形成于具有所述相变材料图案的衬底上；
板线，设置于所述上层间介电层上，通过穿透所述上层间介电层的板线接触孔与所述相变材料图案直接接触。
19、根据权利要求18所述的相变存储元件，还包括设置于所述板线接触孔的板线和所述板线接触孔的侧壁之间的绝缘接触分隔物。
20、根据权利要求18所述的相变存储元件，还包括设置于所述相变材料图案和所述上层间介电层之间的硬掩模图案，
其中，所述板线穿透所述上层间介电层和所述硬掩模图案。
21、根据权利要求18所述的相变存储元件，还包括：
上导电栓，填充穿透所述上层间介电层的所述板线接触孔且与所述相变材料图案直接接触。
22、根据权利要求21所述的相变存储元件，还包括设置于所述板线接触孔的侧壁和所述上导电栓的侧壁之间的绝缘接触分隔物。
23、根据权利要求21所述的相变存储元件，还包括设置于所述相变材料图案和所述上层间介电层之间的硬掩模图案，
其中，所述上导电栓穿透所述上层间介电层和所述硬掩模图案。
24、根据权利要求21所述的相变存储元件，其中，所述上导电栓由选自钨层、氮化钛层、氮化钽层、氮化钨层、氮化钼层、氮化铌层、硅氮化钛层、铝氮化钛层、硼氮化钛层、硅氮化锆层、硅氮化钨层、硼氮化钨层、铝氮化锆层、硅氮化钼层、铝氮化钼层、硅氮化钽层、铝氮化钽层、钛层、钼层、钽层、硅化钛层、硅化钽层、钛钨层、氧氮化钛层、铝氧氮化钛层、氧氮化钨层、氧氮化钽层或铜层的一种构成。
25、一种形成相变存储单元的方法，所述方法包括：
在半导体衬底上形成下层间介电层；
形成穿过所述下层间介电层的下导电栓；
在所述下层间介电层上形成相变材料图案，所述相变材料图案与所述下导电栓接触；
形成上层间介电层来覆盖所述相变材料图案和所述下层间介电层；
构图所述上层间介电层来形成暴露部分的所述相变材料图案的板线接触孔；以及
形成导电层图案来通过所述板线接触孔与所述相变材料图案的暴露的部分直接接触。
26、根据权利要求25所述的方法，还包括：
在所述半导体衬底的预定的区域中形成隔离层来界定有源区，在形成所述下层间介电层之前形成所述隔离层；以及
在所述有源区上形成开关器件，
其中，将所述下导电栓电连接到所述开关器件。
27、根据权利要求25所述的方法，还包括在形成所述上层间介电层之前，在所述相变材料图案上形成与所述相变材料图案自对准的硬掩模图案，
其中，形成所述板线接触孔来穿透所述上层间介电层和所述硬掩模图案。
28、根据权利要求25所述的方法，还包括在所述板线接触孔的侧壁上形成绝缘接触分隔物。
29、根据权利要求25所述的方法，其中，形成所述导电层图案包括：
形成板层，所述板层填充所述板线接触孔并覆盖所述上层间介电层；以及
构图所述板层来形成覆盖所述板线接触孔的板线。
30、根据权利要求25所述的方法，其中，形成所述导电层图案包括：
形成上导电栓，所述上导电栓填充所述板线接触孔且与所述相变材料图案的暴露的部分直接接触；
形成板层来覆盖所述上导电栓和所述上层间介电层；以及
构图所述板层来形成电连接到所述上导电栓的板线。
31、根据权利要求30所述的方法，其中，所述上导电栓由选自钨层、氮化钛层、氮化钽层、氮化钨层、氮化钼层、氮化铌层、硅氮化钛层、铝氮化钛层、硼氮化钛层、硅氮化锆层、硅氮化钨层、硼氮化钨层、铝氮化锆层、硅氮化钼层、铝氮化钼层、硅氮化钽层、铝氮化钽层、钛层、钼层、钽层、硅化钛层、硅化钽层、钛钨层、氧氮化钛层、铝氧氮化钛层、氧氮化钨层、氧氮化钽层或铜层的一种构成。
32、根据权利要求25所述的方法，其中，当所述上层间介电层由氧化硅层形成，通过使用CxHyFz系统的第一主蚀刻气和CvFw系统的第二主蚀刻气作为主蚀刻气来蚀刻所述上层间介电层来形成所述板线接触孔。
33、根据权利要求25所述的方法，其中，形成所述板线接触孔以具有从所述下导电栓的垂直中心轴分开的垂直中心轴。
34、一种形成相变存储单元的方法，所述方法包括：
在半导体衬底上形成下层间介电层；
形成穿过所述下层间介电层的下导电栓；
在所述下层间介电层上形成下电极，所述下电极与所述下导电栓接触；
形成成型层来覆盖所述下电极和下层间介电层；
构图所述成型层来形成暴露所述下电极的相变材料接触孔；
在所述成型层上形成相变材料图案，形成所述相变材料图案通过所述相变材料接触孔与所述下电极接触；
在具有所述相变材料图案的衬底上形成上层间介电层；
构图所述上层间介电层来形成暴露所述相变材料图案的板线接触孔；
形成导电层图案，所述导电层图案通过所述板线接触孔与所述相变材料图案直接接触。
35、根据权利要求34所述的方法，还包括在形成所述上层间介电层之前，在所述相变材料图案上形成硬掩模图案，所述硬掩模图案与所述相变材料图案自对准，
其中，形成所述板线接触孔来穿透所述上层间介电层和所述硬掩模图案。
36、根据权利要求34所述的方法，还包括在所述板线接触孔的侧壁上形成绝缘接触分隔物。
37、根据权利要求36所述的方法，其中，所述绝缘接触分隔物由氮化硅层或氧氮化硅层形成。
38、根据权利要求34所述的方法，其中，形成所述导电层图案包括：
形成板层，所述板层填充所述板线接触孔并覆盖所述上层间介电层；以及
构图所述板层来形成覆盖所述板线接触孔的板线。
39、根据权利要求34所述的方法，其中，形成所述导电层图案包括：
形成上导电栓，所述上导电栓填充所述板线接触孔且与所述相变材料图案的暴露的部分直接接触；
形成板层来覆盖所述上导电栓和所述上层间介电层；以及
构图所述板层来形成电连接到所述上导电栓的板线。
40、根据权利要求39所述的方法，其中，所述上导电栓由选自钨层、氮化钛层、氮化钽层、氮化钨层、氮化钼层、氮化铌层、硅氮化钛层、铝氮化钛层、硼氮化钛层、硅氮化锆层、硅氮化钨层、硼氮化钨层、铝氮化锆层、硅氮化钼层、铝氮化钼层、硅氮化钽层、铝氮化钽层、钛层、钼层、钽层、硅化钛层、硅化钽层、钛钨层、氧氮化钛层、铝氧氮化钛层、氧氮化钨层、氧氮化钽层或铜层的一种构成。
41、根据权利要求34所述的方法，其中，当所述上层间介电层由氧化硅层形成，通过使用CxHyFz系统的第一主蚀刻气和CvFw系统的第二主蚀刻气作为主蚀刻气来蚀刻所述上层间介电层来形成所述板线接触孔。
42、根据权利要求34所述的方法，其中，形成所述相变材料接触孔以具有从所述下导电栓的垂直中心轴分开的垂直中心轴。
43、根据权利要求34所述的方法，其中，形成所述板线接触孔以具有从所述所述相变材料接触孔的垂直中心轴分开的垂直中心轴。
CNB200510129743XA 2004-12-06 2005-12-06 相变存储单元和形成其的方法 Expired - Fee Related CN100456513C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR101999/04 2004-12-06
KR1020040101999A KR100827653B1 (ko) 2004-12-06 2004-12-06 상변화 기억 셀들 및 그 제조방법들

Publications (2)

Publication Number Publication Date
CN1808736A true CN1808736A (zh) 2006-07-26
CN100456513C CN100456513C (zh) 2009-01-28

Family

ID=36573245

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510129743XA Expired - Fee Related CN100456513C (zh) 2004-12-06 2005-12-06 相变存储单元和形成其的方法

Country Status (5)

Country Link
US (1) US7642622B2 (zh)
JP (1) JP2006165560A (zh)
KR (1) KR100827653B1 (zh)
CN (1) CN100456513C (zh)
GB (2) GB2422053B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972896B2 (en) 2007-12-11 2011-07-05 Dongbu Hitek Co., Ltd. Multi-bit memory cell structure and method of manufacturing the same
CN102290528A (zh) * 2010-06-15 2011-12-21 索尼公司 存储装置及其制造方法
CN101232036B (zh) * 2007-01-23 2012-07-25 三星电子株式会社 相变存储器及其制造方法
CN101743649B (zh) * 2007-05-01 2013-04-24 校际微电子中心 非易失性存储器件
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法
CN104659204A (zh) * 2013-11-21 2015-05-27 华邦电子股份有限公司 电阻式存储元件及其操作方法
CN107078213A (zh) * 2014-10-10 2017-08-18 索尼半导体解决方案公司 具有隔热区域的电阻式存储器
CN113314503A (zh) * 2021-05-28 2021-08-27 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
JP4955218B2 (ja) * 2005-04-13 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US8188454B2 (en) * 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
US7390691B2 (en) * 2005-10-28 2008-06-24 Intel Corporation Increasing phase change memory column landing margin
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7816661B2 (en) * 2005-11-21 2010-10-19 Macronix International Co., Ltd. Air cell thermal isolation for a memory array formed of a programmable resistive material
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7432206B2 (en) * 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7554144B2 (en) 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) * 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US7875513B2 (en) * 2006-04-26 2011-01-25 Fabio Pellizzer Self-aligned bipolar junction transistors
US7423300B2 (en) * 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US20110049454A1 (en) * 2006-06-23 2011-03-03 Motoyasu Terao Semiconductor device
US7696506B2 (en) * 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
JP2008021668A (ja) * 2006-07-10 2008-01-31 Renesas Technology Corp 相変化型不揮発性メモリおよびその製造方法
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR100807224B1 (ko) * 2006-07-24 2008-02-28 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
JP4267013B2 (ja) 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
JP5076429B2 (ja) * 2006-10-02 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
JP5107252B2 (ja) * 2006-10-24 2012-12-26 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
KR101131137B1 (ko) * 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법
US7682868B2 (en) * 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US20080137400A1 (en) * 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) * 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
KR100831159B1 (ko) * 2006-12-27 2008-05-20 동부일렉트로닉스 주식회사 상변화 메모리 및 그 제조방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
KR100851548B1 (ko) 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
TW200832771A (en) * 2007-01-25 2008-08-01 Ind Tech Res Inst Phase change memory device and method of fabricating the same
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7463512B2 (en) * 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) * 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US7884342B2 (en) * 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) * 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7755074B2 (en) * 2007-10-12 2010-07-13 Ovonyx, Inc. Low area contact phase-change memory
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7804083B2 (en) * 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
JP5557421B2 (ja) * 2007-11-26 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 相変化型不揮発メモリ、その製造方法および半導体装置
JP2009135219A (ja) * 2007-11-29 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US7646631B2 (en) * 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7879643B2 (en) * 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US7960203B2 (en) 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
WO2009101785A1 (ja) * 2008-02-12 2009-08-20 Panasonic Corporation 不揮発性半導体記憶装置及びその製造方法
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US20100108980A1 (en) * 2008-11-03 2010-05-06 Industrial Technology Research Institute Resistive memory array
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8054673B2 (en) * 2009-04-16 2011-11-08 Seagate Technology Llc Three dimensionally stacked non volatile memory units
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
KR20130017664A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 금속 패턴 형성 방법 및 반도체 소자의 제조 방법
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
CN103594664A (zh) * 2012-08-17 2014-02-19 江苏华富储能新技术发展有限公司 改进的铅酸蓄电池上盖的封装方法
KR102051529B1 (ko) * 2013-03-25 2020-01-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9336879B2 (en) * 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
KR20160006544A (ko) * 2014-07-09 2016-01-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
KR102465967B1 (ko) 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
US10439135B2 (en) * 2017-11-09 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. VIA structure and methods of forming the same
DE102018107038B4 (de) * 2017-11-09 2022-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer durchkontaktierungsstruktur
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11289649B2 (en) * 2020-04-13 2022-03-29 Globalfoundries Singapore Pte. Ltd. Non-volatile memory elements with a narrowed electrode
US11935785B2 (en) * 2021-07-19 2024-03-19 Changxin Memory Technologies, Inc. Method of manufacturing a semiconductor structure, and a semiconductor structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
KR100253029B1 (ko) * 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
KR100441692B1 (ko) * 1999-03-25 2004-07-27 오보닉스, 아이엔씨. 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
JP3896576B2 (ja) * 2002-07-11 2007-03-22 松下電器産業株式会社 不揮発性メモリおよびその製造方法
KR100448893B1 (ko) 2002-08-23 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
JP2004146500A (ja) * 2002-10-23 2004-05-20 Matsushita Electric Ind Co Ltd 薄膜の加工方法
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100481866B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
KR20040054250A (ko) 2002-12-18 2004-06-25 삼성전자주식회사 상전이 메모리 셀 및 그 형성방법
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100568109B1 (ko) * 2003-11-24 2006-04-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100568511B1 (ko) * 2003-12-30 2006-04-07 삼성전자주식회사 상전이막 패턴을 갖는 반도체 장치들 및 그 제조방법들

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232036B (zh) * 2007-01-23 2012-07-25 三星电子株式会社 相变存储器及其制造方法
CN101743649B (zh) * 2007-05-01 2013-04-24 校际微电子中心 非易失性存储器件
US7972896B2 (en) 2007-12-11 2011-07-05 Dongbu Hitek Co., Ltd. Multi-bit memory cell structure and method of manufacturing the same
CN102290528A (zh) * 2010-06-15 2011-12-21 索尼公司 存储装置及其制造方法
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法
CN104659204A (zh) * 2013-11-21 2015-05-27 华邦电子股份有限公司 电阻式存储元件及其操作方法
CN104659204B (zh) * 2013-11-21 2017-07-04 华邦电子股份有限公司 电阻式存储元件及其操作方法
CN107078213A (zh) * 2014-10-10 2017-08-18 索尼半导体解决方案公司 具有隔热区域的电阻式存储器
CN107078213B (zh) * 2014-10-10 2021-08-10 索尼半导体解决方案公司 具有隔热区域的电阻式存储器
CN113314503A (zh) * 2021-05-28 2021-08-27 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法
CN113314503B (zh) * 2021-05-28 2022-07-19 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Also Published As

Publication number Publication date
CN100456513C (zh) 2009-01-28
JP2006165560A (ja) 2006-06-22
GB0624408D0 (en) 2007-01-17
KR20060062979A (ko) 2006-06-12
KR100827653B1 (ko) 2008-05-07
GB2431043B (en) 2007-10-10
GB2422053A (en) 2006-07-12
GB0524871D0 (en) 2006-01-11
GB2422053B (en) 2007-04-25
US20060118913A1 (en) 2006-06-08
US7642622B2 (en) 2010-01-05
GB2431043A (en) 2007-04-11

Similar Documents

Publication Publication Date Title
CN1808736A (zh) 相变存储单元和形成其的方法
US9000408B2 (en) Memory device with low reset current
KR100568109B1 (ko) 상변화 기억 소자 및 그 형성 방법
TWI397997B (zh) 具有改善結構穩定性之記憶胞
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
US8008643B2 (en) Phase change memory cell with heater and method for fabricating the same
EP1966841B1 (en) A vertical phase change memory cell and methods for manufacturing thereof
US8933536B2 (en) Polysilicon pillar bipolar transistor with self-aligned memory element
US7729161B2 (en) Phase change memory with dual word lines and source lines and method of operating same
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
US20060284214A1 (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US20090261313A1 (en) Memory cell having a buried phase change region and method for fabricating the same
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
CN1967897A (zh) 管型相变化存储器
TW200828518A (en) Phase change memory cell with thermal barrier and method for fabricating the same
CN101276880A (zh) 存储单元及其制造方法
CN1812118A (zh) 相变存储器及其制造方法
CN1959998A (zh) 非易失存储元件及其制造方法
CN1967861A (zh) 电可重写非易失存储元件
US8044489B2 (en) Semiconductor device with fluorine-containing interlayer dielectric film to prevent chalcogenide material layer from exfoliating from the interlayer dielectric film and process for producing the same
KR100795908B1 (ko) 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법
CN1726602A (zh) 具有相变材料的电子器件及其制造方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
JP2006303294A (ja) 相変化型不揮発性メモリ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20211206