CN107078213B - 具有隔热区域的电阻式存储器 - Google Patents

具有隔热区域的电阻式存储器 Download PDF

Info

Publication number
CN107078213B
CN107078213B CN201580052628.9A CN201580052628A CN107078213B CN 107078213 B CN107078213 B CN 107078213B CN 201580052628 A CN201580052628 A CN 201580052628A CN 107078213 B CN107078213 B CN 107078213B
Authority
CN
China
Prior art keywords
memory cell
resistive memory
electrode
resistive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580052628.9A
Other languages
English (en)
Other versions
CN107078213A (zh
Inventor
B·库克
N·拉马斯瓦迈
保田周一郎
S·西尔斯
宫田幸儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN107078213A publication Critical patent/CN107078213A/zh
Application granted granted Critical
Publication of CN107078213B publication Critical patent/CN107078213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种包括存储器单元的电阻式存储器，所述存储器单元具有第一电极、第二电极、和在所述第一电极与第二电极之间的电阻式存储器元件。所述存储器单元包括隔热区域。隔热区域可被包含在存储器单元的至少一个电极中，和/或在电绝缘区域内。隔热区域可把热约束在存储器单元内，从而能够减小为把信息写入电阻式存储器元件中所需的电流和/或电压。

Description

具有隔热区域的电阻式存储器
相关申请的交叉引用
本申请要求2014年10月10日提交的美国在先专利申请US14/511818的权益，该申请的整个内容通过引用包含在本文中。
技术领域
记载在本文中的技术涉及存储信息的存储器，尤其涉及提高具有电阻式存储器元件的存储器单元的温度的技术。按照一些实施例，在存储器单元中可包括隔热区域，以提高存储器单元的温度，这可允许降低为把信息写入存储器单元所需的电压和/或电流。
背景技术
存储器常常在计算设备和系统中用于保存信息，比如程序和/或程序数据。开发了各种存储器技术，包括各种易失性和非易失性存储器。易失性存储器可能需要电力来保持存储器中的信息的存储。易失性存储器的常见例子是动态随机存取存储器(DRAM)。相比之下，非易失性存储器被设计成在未向存储器提供电力的时候，保持保存在存储器中的信息。非易失性存储器的常见例子是闪存(例如，NAND闪存)。
发明内容
一些实施例涉及包括存储器单元的电阻式存储器。所述存储器单元包括具有隔热区域的顶电极、底电极和在所述顶电极与所述底电极之间的电阻式存储器元件。
一些实施例涉及包括存储器单元的电阻式存储器。所述存储器单元包括第一电极、具有隔热区域的第二电极和在所述第一电极与所述第二电极之间的ReRAM存储器元件。
一些实施例涉及包括存储器单元的电阻式存储器。所述存储器单元包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电阻式存储器元件。所述存储器单元还包括至少部分地填充第一电极中的空腔的电绝缘区域。所述存储器单元包括隔热区域。
一些实施例涉及包括存储器单元的电阻式存储器。所述存储器单元包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电阻式存储器元件。所述存储器单元还包括具有隔热材料的介电区域。
一些实施例涉及包括存储器单元的电阻式存储器。所述存储器单元包括具有隔热区域的第一电极。所述隔热区域包括第一电极的第一区域，所述第一区域具有比第一电极的第二区域的横截面面积小的横截面面积。电阻式存储器还包括第二电极和在所述第一电极与第二电极之间的电阻式存储器元件。
上面的发明内容是作为例示提供的，并不意图是限制性的。
附图说明
附图中，在各个图中例示的各个相同或近乎相同的组件用相同的附图标记表示。为清楚起见，在各个图中可能未标记每个组件。
图1是图解说明电阻式存储器单元的写入电压与温度的曲线图。
图2A表示包括底电极、顶电极、和在所述底电极与顶电极之间的电阻式存储器元件的电阻式存储器单元。
图2B表示其中隔热区域被包括在底电极中的电阻式存储器单元的例子。
图2C表示其中隔热区域被包括在底电极中的电阻式存储器单元的例子。
图2D表示其中隔热区域被包括在底电极中的电阻式存储器单元的例子。
图3A表示其中隔热区域被包括在顶电极中的电阻式存储器单元的例子。
图3B表示其中隔热区域被包括在顶电极中的电阻式存储器单元的例子。
图3C表示其中隔热区域被包括在顶电极中的电阻式存储器单元的例子。
图4A表示其中在电阻式存储器单元中包括隔热介电材料的电阻式存储器单元的例子。
图4B表示其中在电阻式存储器单元中包括隔热介电材料的电阻式存储器单元的例子。
图4C表示其中在电阻式存储器单元中包括隔热介电材料的电阻式存储器单元的例子。
图4D表示其中在电阻式存储器单元中包括隔热介电材料的电阻式存储器单元的例子。
图5A表示具有至少一个包括隔热区域的电极的电阻式存储器单元的例子，在所述隔热区域中，导电材料具有横截面面积减小的区域。
图5B表示具有至少一个包括隔热区域的电极的电阻式存储器单元的例子，在所述隔热区域中，导电材料具有横截面面积减小的区域。
图5C表示具有至少一个包括隔热区域的电极的电阻式存储器单元的例子，在所述隔热区域中，导电材料具有横截面面积减小的区域。
图6A表示其中电极具有至少部分地填充以电绝缘填充材料的凹部的电阻式存储器单元的例子。
图6B表示其中电极具有至少部分地填充以电绝缘填充材料的凹部的电阻式存储器单元的例子。
图7表示其中顶电极包括隔热材料并且底电极具有横截面面积减小的区域的电阻式存储器单元的例子。
图8按照一些实施例表示了存储器的示图。
图9按照一些实施例表示了存储器单元的电气图。
具体实施方式
已开发了通过改变存储器单元内的电阻式元件的电阻保存信息的各种非易失性存储器。利用这种技术的存储器在这里将被称为“电阻式存储器”。电阻式存储器的例子包括电阻式随机存取存储器(ReRAM)和相变存储器(PCM)。
ReRAM是一种能够产生高速存储器器件的非易失性电阻式存储器技术。ReRAM存储器单元具有拥有可变电阻的存储器元件，所述可变电阻可具有滞后特性，即，当施加电能时，它可改变电阻。通过改变可变电阻存储器元件的电阻，信息可被写入ReRAM存储器单元中。已开发了以从钙钛矿到过渡金属氧化物再到硫属化合物的各种介电材料为基础的各种形式的可变电阻存储器元件。甚至二氧化硅已被证明表现出电阻切换能力。PCM是一种其中通过引起电阻式存储器元件的相变材料的相的变化来改变存储器元件的电阻的非易失性电阻式存储器技术。通过变更相变材料的晶体结构，例如，从结晶变更到非晶，或者从非晶变更到结晶，可改变相变材料的相。通过向PCM存储器单元提供电流，以引起相变，可以保存信息。相比之下，ReRAM不依赖于在电阻式存储器元件的材料中引起相变。一些类型的ReRAM存储器单元可包括离子电阻材料。向离子电阻材料施加电流可导致材料中的离子的迁移，这会改变其电阻。
为了与一直在不断增大其能够在芯片上保存的信息的容量的其他存储器技术(比如NAND闪存)竞争，寻求增大电阻式存储器的信息存储容量。为了形成具有更高的信息存储密度的电阻式存储器，可能需要减小存储器单元的尺寸，并且其他支持元件(包括布线、选择晶体管和这些元件之间的间隔电介质)的尺寸也可能需要被减小。
关于电阻式存储器(比如ReRAM和PCM)的技术问题之一是为在各状态之间切换电阻式存储器元件所需的高功率。写入操作可能需要向存储器单元施加高功率，这可能需要施加较高的电压和/或电流。施加高电压可能在介电材料中引起可靠性问题，而施加高电流可能在晶体管和布线中引起可靠性问题。这些可靠性问题可能把电阻式存储器的产品寿命降低到低于商业上可接受的水平。设计电阻式存储器单元以致写入电压、电流和/或功率能够被降低，可允许电阻式存储器的产品可靠性的提高，从而带来产品寿命的增加。
已意识到把信息写入电阻式存储器元件中所需的电压、电流和/或功率随着温度升高而减小，因为在较高温度下，电阻材料的性质的变化可被加速。图1是图解说明ReRAM存储器元件中的写入电压与温度的曲线图。如图1中所示，如果电阻式存储器元件的温度被升高，那么写入电压可被降低。
在本申请的一些实施例中，在电阻式存储器单元中包含隔热区域，以提高电阻式存储器元件的温度。隔热区域可被整形和/或置于电阻式存储器单元内，以防止热传导到电阻式存储器单元之外，从而把焦耳热约束在电阻式存储器单元内，并提高其温度。通过提高电阻式存储器单元的温度，能够降低把数据写入电阻式存储器单元所需的电压、电流和/或功率。
在一些实施例中，存储器单元的导电电极可包括隔热区域，如图2B-2D和3A-3C中图解所示。在讨论图2B-2D和3A-3C之前，将参考图2A说明电阻式存储器单元的例子。
图2A按照一些实施例，表示电阻式存储器单元。如图2A中所示，电阻式存储器单元包括底电极BE、顶电极TE、和在底电极BE与顶电极TE之间的电阻式存储器元件RE。电阻式存储器元件RE可由当施加足够的电流、电压和/或功率时改变电阻从而把信息保存在电阻式存储器元件中的任何适当种类的材料构成。例如，电阻式存储器元件RE可以是ReRAM存储器元件或者PCM存储器元件。应意识到在每个电阻式存储器单元中可包含诸如存取晶体管之类的适当电子器件。为了例示的简单起见，在图2-7的横截面视图中未图示这样的电子器件。
如图2A中所示，可在能够在结构上支撑存储器的基板S上形成底电极BE。基板S可由任何适当的材料形成。在一些实施例中，基板S可包括半导体基板，半导体基板可包括在其上并在底电极BE之下形成的任何适当层。关于形成基板S的材料，记载在本文中的技术不受限制。应意识到按照记载在本文中的技术的电阻式存储器可由任意数目的存储器单元形成，并且可包括数千个、数百万个或者数十亿个或更多个存储器单元的阵列，以及用于读取信息和/或把信息写入存储器单元的支持电子器件。
如上所述，在一些实施例中，存储器单元的导电电极可包括隔热区域。在一些实施例中，隔热区域可被包括在底电极BE中、顶电极TE中或者存储器单元的底电极BE和顶电极TE两者之中。
图2B表示其中隔热区域被包括在底电极BE中的电阻式存储器单元的例子。在一些实施例中，底电极BE可具有由不同材料形成的两层或更多层，例如BE1和BE2。第一底电极层BE1可由可以隔热或者可以不隔热的导电材料形成，第二底电极层BE2可由导电并且隔热的材料形成。在图2B的例子中，隔热材料的第二底电极层BE2被置于第一底电极层BE1之下。然而，记载在本文中的技术在这方面不受限制，因为在一些实施例中，隔热材料的第二电极层BE2可被置于第一底电极层BE1之上，如图2C中所示。图2D表示具有拥有3层BE1、BE2和BE1的底电极的电阻式存储器单元的例子，其中隔热材料的第二电极层BE2在两个底电极层BE1之间。
隔热材料的区域可包含在底电极的一部分中，如图2B、2C和2D中所示，或者可以形成整个底电极。如果隔热材料的区域被包含在底电极的一部分中，那么它可被包含在底电极的任意部分中。
图3A表示其中隔热区域被包含在顶电极TE中的电阻式存储器单元的例子。在一些实施例中，顶电极TE可具有由不同材料形成的两层或更多层，例如TE1和TE2。第一顶电极层TE1可由可以隔热或者可以不隔热的导电材料形成，第二顶电极层TE2可由导电并且隔热的材料形成。在图3A的例子中，隔热材料的第二顶电极层TE2被置于第一顶电极层TE1之下。然而，记载在本文中的技术在这方面不受限制，因为在一些实施例中，第二顶电极层TE2可被置于第一顶电极层TE1之上，如图3B中所示。图3C表示具有3层TE1、TE2和TE1的顶电极的例子，其中隔热材料的顶电极层TE2被置于两个顶层TE1之间。
隔热材料的区域可被包含在顶电极的一部分中，如图3A、3B和3C中所示，或者可以形成整个顶电极。如果隔热材料的区域被包含在顶电极的一部分中，那么它可被包含在顶电极的任意部分中。
在一些实施例中，隔热材料的区域可被包含在顶电极TE和底电极BE两者中，或者可形成整个顶电极TE和底电极BE。如果隔热材料的区域被包含在顶电极TE和底电极BE两者中，那么可以使用图2B-D中所示的底电极结构和图3A-3C中所示的顶电极结构的任意组合，或者顶电极结构和底电极结构的任意其他组合，比如图4-6中所示的那些。
各种适当的隔热材料任意之一可被包含在电极(例如，TE和/或BE)中。在一些实施例中，隔热电极层(例如，BE2和/或TE2)例如可包括隔热导电材料，比如氮化钛TiN材料、氮化钽TaN材料和/或多孔金属。这样的材料具有足够低的热导率，以致它们被认为是热绝缘体。在一些实施例中，导电电极层(例如，BE1和/或TE1)例如可包括诸如铝、铜和/或钛之类的导电材料。然而，在一些实施例中，导电电极层BE1和/或TE1例如可包括隔热导电材料，比如氮化钛TiN材料、氮化钽TaN材料和/或多孔金属。
在一些实施例中，存储器单元可包括电绝缘介电材料，所述电绝缘介电材料是隔热的，并且可被建构成把热约束在电阻式存储器单元内。除了把导电隔热材料包含在一个或多个电极中，或者作为把导电隔热材料包含在一个或多个电极中的替代方案，可以包括这样的电绝缘隔热材料。
图4A、4B和4C表示其中在电阻式存储器单元中包含隔热介电材料D的电阻式存储器单元的例子。在图4A、4B和4C的例子中，隔热介电材料D被置于电阻式存储器元件RE的侧面。在一些实施例中，隔热介电材料D可部分或完全围绕电阻式存储器元件RE。例如，在一些实施例中，隔热介电材料D可形成围绕电阻式存储器元件RE的环，如在图4D的平面图中所示(图4D是与图4A、4B和4C中所示的电阻式存储器单元的横截面对应的平面图)。视情况，隔热介电材料D可接触电阻式存储器元件RE。隔热介电材料D可在图4A、4B和4C的垂直方向上延伸任何适当的高度。例如，隔热介电材料D可从底电极BE的底部延伸到顶电极TE的顶部，如图4A中所示。再例如，隔热介电材料D可从底电极BE的中间部分延伸到顶电极TE的中间部分，如图4B中所示。在一些实施例中，隔热介电材料D可从底电极BE的顶部延伸到顶电极TE的底部，如图4C中所示。在一些实施例中，隔热介电材料D可在垂直方向上沿着电阻式存储器元件RE的整个高度延伸，或者可以只延伸电阻式存储器元件RE的高度的一部分。隔热介电材料D可由任何适当的隔热电绝缘材料形成。在一些实施例中，隔热介电材料D可包括多孔二氧化硅材料、碳材料(例如，碳黑)、SiCO材料和/或聚合物材料(例如，聚四氟乙烯)，比如多孔聚合物材料。
在一些实施例中，电阻式存储器单元可包括具有填充以电绝缘材料的凹部的电极，如图6A和6B中所示。
图6A表示其中底电极BE具有形成于其中的凹部的电阻式存储器单元的一个实施例。在一些实施例中，所述凹部可至少部分地填充以电绝缘填充材料F，作为介电区域。所述凹部可具有任何适当的形状。在一些实施例中，所述凹部可具有圆形横截面，以及底电极BE可形成围绕所述凹部的环。底电极BE可以至少部分地被电绝缘的介电材料I环绕。视情况，顶电极TE和/或底电极BE可包括导电隔热材料，如上所述。
为了形成图6A的电阻式存储器单元，可在底电极BE中形成凹部，随后可利用填充材料F填充所述凹部。随后可使该结构的顶部表面平坦化(例如，利用化学-机械抛光)，以致底电极BE的最上面部分与填充材料F的顶部共面。随后可形成电阻式存储器元件RE和顶电极TE。然而，关于形成电阻式存储器单元的任何特定技术，记载在本文中的技术不受限制。
在一些实施例中，填充材料F可包括诸如氮化硅(SiN)材料之类的电绝缘材料。在一些实施例中，填充材料F可以既电绝缘又隔热。既电绝缘又隔热的填充材料F的例子包括多孔二氧化硅材料、碳材料(例如，碳黑)、SiCO材料和/或聚合物材料(例如，聚四氟乙烯)，比如多孔聚合物材料。绝缘材料I可由任何适当的电绝缘材料(比如氮化硅、氧化硅或者任何其它适当的绝缘材料)形成。视情况，绝缘材料I可以是隔热介电材料。
图6B表示其中底电极BE具有形成于其中的凹部并且底电极BE包括两层的电阻式存储器单元的一个实施例。在图6B的例子中，底电极BE包括在一层TaN材料之上形成的一层TiN材料。在一些实施例中，所述一层TaN材料可包括TaCON(碳氮氧化钽)。
利用借助原子层沉积(ALD)沉积的厚度35埃的TaN层、借助原子层沉积(ALD)沉积的厚度50埃的TiN层以及作为填充材料F的SiN，制备了如图6B中图解所示的存储器元件。测试了这种器件，表明与以TaN作为填充材料F的类似结构相比，所述器件显著降低烘烤后比特失效(post-bake bit fail)的百分率(～2-3倍)，这展示当利用诸如SiN之类的介电材料作为填充材料F时的减小的比特差错率和改善的可靠性。
在一些实施例中，电极可包括其中导电材料具有横截面面积减小的区域的隔热区域。所述横截面面积减小的区域可阻碍热经电极传导到存储器单元之外。这种横截面面积减小的区域可由任何适当的材料形成，包括具有高热导率的材料。然而，记载在本文中的技术在这方面不受限制，因为在一些实施例中，横截面面积减小的区域可由隔热材料形成。
图5A-5C表示具有至少一个包括隔热区域的电极的电阻式存储器单元的例子，在所述隔热区域中，导电材料具有横截面面积减小的区域。
图5A表示电阻式存储器单元的例子，其中顶电极TE具有相对于顶电极TE的上部部分(沿着上面的虚线)横截面面积减小的“缩紧”区域P(沿着下面的虚线)。如图5A中所示，横截面面积垂直于电流流经电极的方向，因为电流流动在图5A的垂直方向上。缩紧区域P降低顶电极TE把热从电阻式存储器单元的内部传导到电阻式存储器单元的外部的能力。在一些实施例中，横截面面积减小的区域(例如，缩紧区域P)可具有与电极的另一个区域的横截面面积相比为1/5或更小或者1/10或更小的横截面面积。图5B表示其中底电极BE具有缩紧区域P的例子。图5C表示其中顶电极TE和底电极BE两者都具有缩紧区域P的例子。在一些实施例中，与在电极的具有较大横截面的区域之间的缩紧区域P相邻的区域可被填充以介电材料，比如隔热介电材料。
在一些实施例中，电阻式存储器单元可包括多个隔热区域。图7表示电阻式存储器的例子，其中如图3C中一样，顶电极TE包括隔热材料TE2，且如图5B中一样，各个电阻式存储器单元中的底电极BE具有横截面面积减小的缩紧区域P。在图7的例子中，多个存储器单元共用包括电阻元件RE的公共层，还共用公共顶电极TE。图7还表示可包括隔热介电材料D，隔热介电材料D分离各个存储器单元。
包括电阻式存储器单元的存储器可具有任何适当的结构和支持电子器件，下面将参考图8和9说明其例子。
图8按照一些实施例表示存储器1的示图。存储器1包括排列成多行和多列的电阻式存储器单元mc的阵列。每个存储器单元mc连接到字线w1和位线b1。字线控制电路2和位线控制电路3通过选择对应的字线和位线，对阵列的选定存储器单元寻址。通过向字线w1和位线b1施加适当电压，字线w1和位线b1控制把数据写入存储器单元mc。通过向字线w1施加适当电压，并通过位线b1读出数据，字线w1和位线b1还控制从存储器单元mc读取数据。存储器单元mc可以是利用各种技术(其例子例如包括电阻式随机存取存储器(ReRAM)和相变存储器(PCM))任意之一的任何适当的电阻式存储器单元。
图9按照一些实施例表示例证的存储器单元mc的电气图。如图9中所示，存储器单元mc具有晶体管t和电阻元件r。在图9的例子中，晶体管t是控制对存储器单元mc的存取的存取晶体管。例如可以使用任何适当种类的晶体管，比如场效应晶体管(FET)或双极晶体管。晶体管t具有连接到位线b1的第一端子、连接到电阻元件r的第一端子的第二端子和连接到字线w1的控制端子。电阻元件r的第二端子连接到公共电压节点Vcommon。在这个例子中，存储器单元mc是连接到位线b1、字线w1和公共电压节点Vcommon的三端子器件。
通过经存储器单元mc的电阻元件r施加电流，信息可被写入电阻式存储器单元中。当在位线b1和公共电压节点Vcommon之间跨存储器单元地施加电压时，通过控制利用字线wl施加于晶体管t的控制端子的电压，可以控制经过电阻元件r的电流。
记载在本文中的技术不限于图8和9中所示的存储器和支持电子器件的特殊结构。任何适当的电子器件可用于把信息写入电阻式存储器元件和从电阻式存储器元件读取信息，其设计为本领域的普通技术人员所知。
记载在本文中的技术和设备在其应用方面不局限于记载在上面的说明中或者在附图中例示的结构和组件的布置的详情。记载在本文中的技术和设备可以有其他实施例，并且能够按照各种方式实践或实现。另外，这里使用的措词和术语只是用于说明，不应被视为是限制性的。“包括”、“包含”或“具有”、“含有”、“涉及”及它们在本文中的各种变化的使用意图包括其后列出的各个项目及其等同物，以及另外的项目。
在权利要求书中，短语“……至少之一”意味在所述短语所涉及的各个元件中的一个或多个。例如，短语“A、B和C至少之一”意味A、B或C，或者A、B和C的任意组合。
上面说明了本发明的至少一个例证实施例，对本领域的技术人员来说，易于想到各种变更、修改和改进。这样的变更、修改和改进在本发明的精神和范围内。因而，上面的说明只是作为例子，而不是限制性的。本发明只如以下权利要求及其等同物限定的那样被限制。

Claims (1)

1.一种电阻式存储器，包括：
由隔热介电材料分离的多个存储器单元；和
所述多个存储器单元共用的第一电极，
其中，所述多个存储器单元共用包括电阻式存储器元件的公共层，
其中，每个存储器单元包括第二电极，每个第二电极包括第一区域和第二区域，所述第一区域的横截面面积小于第二区域的横截面面积的1/5，
其中，第一电极按从上往下的顺序包括第一公共电极层、第二公共电极层以及第三公共电极层，第二公共电极层由导电并且隔热的材料形成，第一公共电极层和第三公共电极层由导电的材料形成，并且第三公共电极层位于包括电阻式存储器元件的公共层上。
CN201580052628.9A 2014-10-10 2015-09-17 具有隔热区域的电阻式存储器 Active CN107078213B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/511,818 US20160104840A1 (en) 2014-10-10 2014-10-10 Resistive memory with a thermally insulating region
US14/511,818 2014-10-10
PCT/JP2015/004777 WO2016056182A1 (en) 2014-10-10 2015-09-17 Resistive memory with a thermally insulating region

Publications (2)

Publication Number Publication Date
CN107078213A CN107078213A (zh) 2017-08-18
CN107078213B true CN107078213B (zh) 2021-08-10

Family

ID=54289044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580052628.9A Active CN107078213B (zh) 2014-10-10 2015-09-17 具有隔热区域的电阻式存储器

Country Status (5)

Country Link
US (1) US20160104840A1 (zh)
KR (1) KR102447302B1 (zh)
CN (1) CN107078213B (zh)
TW (1) TWI720952B (zh)
WO (1) WO2016056182A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
US10164183B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10483464B1 (en) 2018-05-31 2019-11-19 Uchicago Argonne, Llc Resistive switching memory device
JP7062545B2 (ja) * 2018-07-20 2022-05-06 キオクシア株式会社 記憶素子
US11647683B2 (en) * 2019-09-20 2023-05-09 International Business Machines Corporation Phase change memory cell with a thermal barrier layer
US11527713B2 (en) * 2020-01-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode via with low contact resistance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法
CN1967896A (zh) * 2005-11-15 2007-05-23 旺宏电子股份有限公司 隔离的相变存储器单元及其制造方法
CN101038951A (zh) * 2006-03-15 2007-09-19 旺宏电子股份有限公司 管状电极相变化存储器的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
CN101364633A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变化存储器元件及其制造方法
JP5468087B2 (ja) * 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
KR101887225B1 (ko) * 2011-11-23 2018-09-11 삼성전자주식회사 듀얼 히터를 갖는 비-휘발성 메모리소자 및 그 형성 방법
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
US20160020388A1 (en) * 2014-07-21 2016-01-21 Intermolecular Inc. Resistive switching by breaking and re-forming covalent bonds

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法
CN1967896A (zh) * 2005-11-15 2007-05-23 旺宏电子股份有限公司 隔离的相变存储器单元及其制造方法
CN101038951A (zh) * 2006-03-15 2007-09-19 旺宏电子股份有限公司 管状电极相变化存储器的制造方法

Also Published As

Publication number Publication date
CN107078213A (zh) 2017-08-18
KR102447302B1 (ko) 2022-09-26
TW201633578A (zh) 2016-09-16
TWI720952B (zh) 2021-03-11
US20160104840A1 (en) 2016-04-14
KR20170067739A (ko) 2017-06-16
WO2016056182A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
CN107078213B (zh) 具有隔热区域的电阻式存储器
KR102013052B1 (ko) 스택된 메모리 어레이를 포함하는 구조물
US8344348B2 (en) Memory device
US7615439B1 (en) Damascene process for carbon memory element with MIIM diode
US7969011B2 (en) MIIM diodes having stacked structure
US9570169B1 (en) Resistive memory device
US8890109B2 (en) Resistive random access memory access cells having thermally isolating structures
US20130181181A1 (en) Miiim diode having lanthanum oxide
TW201044564A (en) Memory cell having dielectric memory element
TW201301283A (zh) 記憶體單元
US10395732B2 (en) Resistive memory apparatus using variable-resistance channels with high- and low-resistance regions
US8630145B2 (en) Integrated circuitry and switches
US10818730B2 (en) Semiconductor memory device
US20100258776A1 (en) Shallow Trench Type Quadri-Cell of Phase-Change Random Access Memory (PRAM)
KR100876767B1 (ko) 상 변화 메모리 장치의 형성 방법
US9577190B2 (en) Thermal management structure for low-power nonvolatile filamentary switch
US11678594B2 (en) Semiconductor storage device
US9548110B2 (en) Memory device and method for thermoelectric heat confinement
US11862244B2 (en) Stressing algorithm for solving cell-to-cell variations in phase change memory
US20230140134A1 (en) Resistive random access memory device
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法
US20110079763A1 (en) Phase change devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant