CN101847687B

CN101847687B - 相变化内存组件及其制造方法

Info

Publication number: CN101847687B
Application number: CN 200910130683
Authority: CN
Inventors: 庄仁吉; 黄明政; 李乾铭; 林家佑; 王敏智
Original assignee: Powerflash Technology Corp
Current assignee: Lijing Jicheng Electronic Manufacturing Co., Ltd.
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2013-01-02
Anticipated expiration: 2029-03-27
Also published as: CN101847687A

Abstract

本发明公开了一种相变化内存组件及其制造方法。根据该相变化内存组件的制作方法，提供基底，其上形成有下电极，形成加热电极和介电层于下电极上，其中加热电极被介电层环绕，蚀刻加热电极，以于介电层中形成凹槽。沉积相变化材料于介电层上并填入凹槽中，研磨相变化材料，移除高于介电层表面的部分相变化层，形成局限于介电层的凹槽中的相变化层，形成上电极于相变化层和介电层上。根据本发明，组件的微缩可不受到黄光光刻极限的影响，因此可进一步微缩组件单元尺寸和提供较大的工艺窗。

Description

相变化内存组件及其制造方法

技术领域

本发明涉及一种半导体组件及其制造方法，特别是涉及一种相变化内存组件及其制造方法。

背景技术

相变化内存具有速度、功率、容量、可靠度、工艺整合度和成本等具竞争力的特性，为适合用来作为较高密度的独立式或嵌入式的内存应用。由于相变化内存技术的独特优势，使其被认为非常有可能取代目前商业化极具竞争性的静态内存SRAM与动态随机内存DRAM易失性内存，与闪存Flash非易失性内存技术，可望成为未来极具潜力的新世代半导体内存。

相变化内存组件是利用相变化材料在结晶态和非晶态的可逆性的结构转换所导致的电阻值差异来作为数据储存的机制。在进行写入、抹除、或是读取操作时，主要是利用电流脉波的控制来达成，例如，当要进行写入时，可提供短时间(例如50纳秒)且相对较高的电流(例如0.6毫安)，使相变化层熔化并快速冷却而形成非晶态。由于非晶态相变化层具有较高的电阻(例如105～107欧姆)，使其在读取操作时，提供读取电流可得到的电压相对较高。当要进行抹除时，可提供较长时间(例如100纳秒)且相对较低的电流(例如0.3毫安)，使非晶态相变化层因结晶作用而转换成结晶态。由于结晶态相变化层具有较低的电阻(例如102～104欧姆)，其在读取操作时，提供读取电流可得到的电压相对较低。据此，可进行相变化内存组件的操作。

图1显示已知相变化内存组件，如图所示，此已知相变化内存组件由下而上依序包括下电极102、加热电极104、相变化层106、阻障层108、上电极接触110和上电极112。此种相变化内存组件的相变化层106由黄光光刻工艺所定义，而发生相变化的区域和相变化层106边缘的距离相当接近。上述特征导致此种相变化内存组件有以下缺点：第一，相变化层的尺寸决定相变化内存组件微缩的关键要素，然而，此种技术的相变化内存组件的相变化层106的尺寸由黄光光刻的能力决定，因此，组件若要进一步微缩，会受到黄光光刻的限制，使得组件难以进一步微缩或造成组件制造成本的提升。第二，蚀刻相变化层时会造成相变化层106侧壁的损坏，尤其当组件微缩时，此缺陷对组件操作特性的影响会越来越明显。

根据上述，业界需要一种相变化内存组件和相关制作方法，其组件微缩不会受到黄光光刻极限的影响，且可减少相变化层侧壁的损坏对组件造成影响。

发明内容

根据上述问题，本发明提供一种相变化内存组件的制作方法，包括以下步骤：提供基底，其上形成有下电极，形成加热电极和介电层于下电极上，其中加热电极被介电层环绕，蚀刻加热电极，以在介电层中形成凹槽，沉积相变化材料于介电层上并填入凹槽中，研磨相变化材料，移除高于介电层表面的部分相变化层，形成局限于介电层的凹槽中的相变化层，及形成上电极于相变化层和介电层上。

本发明另提供一种相变化内存组件，包括下电极，位于下电极上的介电层，位于介电层中的形成局限结构的加热电极和相变化层，及位于相变化层和介电层上的上电极。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1显示已知相变化内存组件的剖面图。

图2A～2F显示本发明实施例制作瓶状结构加热电极工艺的中间步骤剖面图。

图3A～3E显示本发明实施例制作相变化内存组件工艺的中间步骤剖面图。

图4A～4F显示本发明另一实施例制作相变化内存组件工艺的中间步骤剖面图。

图5A～5E显示本发明又另一实施例制作相变化内存组件工艺的中间步骤剖面图。

附图标记说明

102：下电极； 104：加热电极；

106：相变化层； 108：阻障层；

110：上电极接触； 112：上电极；

202：基底； 204：第一介电层；

206：下电极； 208：第二介电层；

210：加热电极； 212：蚀刻工艺；

214：加热电极第一部分；

216：加热电极第二部分；

218：金属层； 220：加热电极第三部分；

222：加热电极第四部分；

224：第三介电层； 302：下电极；

304：加热电极； 306：介电层；

308：凹槽； 310：相变化材料；

312：相变化层； 314：阻障层；

316：上电极； 402：下电极；

404：介电层； 406：加热电极；

408：凹槽； 410：倾斜侧壁；

412：相变化材料； 414：相变化层；

416：阻障层； 418：上电极；

502：下电极； 504：加热电极；

506：介电层； 508：凹槽；

510：相变化材料； 512：相变化层；

514：阻障层； 516：上电极。

具体实施方式

以下描述本发明的实施范例，其揭示本发明的主要技术特征，但不用以限定本发明。

以下以图2A～2F描述本发明实施例瓶状结构加热电极的制造方法。首先，请参照图2A，提供基底202。形成下电极206于基底202上，下电极206例如包括Ti、TiN、TiW、W、WN、WSi、TaN、掺杂多晶硅(dopedpolysilicon)。沉积第一介电层204于下电极206和基底202上。进行平坦化工艺，移除高出下电极206表面的部分第一介电层204。形成掺杂多晶硅的加热电极210于下电极206上，沉积第二介电层208于加热电极210和第一介电层204上。进行平坦化工艺，移除高出加热电极210表面的部分第二介电层208。请参照图2B，进行蚀刻工艺212，选择性的移除部分第二介电层208，使第二介电层208表面低于加热电极210表面。换言之，进行蚀刻工艺212后，加热电极210突出第二介电层208的表面。请参照图2C，进行另一蚀刻工艺，此蚀刻例如为各向同性的湿蚀刻工艺，以将加热电极210暴露出的部分蚀刻成倒T状(reversed T-shaped)剖面。如此，加热电极210形成具有较小直径D₁的第一部分214和较大直径D₂的第二部分216。请参照图2D，沉积金属层218于加热电极210和第二介电层208上。请参照图2E，进行回火工艺，使金属层218和接触的加热电极210进行硅化反应(silicide)，如此，加热电极210形成金属硅化物的第三部分220和没有硅化反应的第四部分222，其中第三部分220具有倒T状的剖面。请参照图2F，移除未反应的部分金属层218，沉积第三介电层224于加热电极210和第二介电层208上。后续，进行平坦化工艺，移除高出加热电极210顶部表面的部分第三介电层224。根据上述步骤，本实施例形成瓶状的加热电极210，瓶状加热电极210的顶部部分具有较小直径D₁，下部部分则具有较大直径D₂。

根据上述瓶状结构的加热电极，以下以图3A～3E描述本发明实施例相变化内存组件的制造方法。首先，请参照图3A，提供下电极302，并以上述实施例的方法在介电层306中形成瓶状结构的加热电极304。请参照图3B，进行例如湿蚀刻的回蚀刻工艺，蚀刻部分加热电极304，在介电层306中形成凹槽308。请参照图3C，以化学气相沉积方法(CVD)或物理气相沉积方法(PVD)，毯覆性的沉积相变化材料310于介电层306上并填入回蚀刻加热电极304所形成的凹槽308中。相变化材料包括硫属(chalcogenide)化合物，例如是Ge-Te-Sb三元硫属化合物或经掺杂的多元硫属化合物。请参照图3D，进行例如化学机械抛光工艺(CMP)的平坦化工艺，移除高过介电层306表面的部分相变化材料，形成位于上述凹槽中的相变化层312。换言之，此步骤后相变化层312的表面大体上和介电层306的表面共面。请注意，此步骤形成的加热电极304和相变化层312构成位于介电层306中的局限结构，特别是加热电极304和相变化层312构成瓶状结构。接着，请参照图3E，形成例如氮化钛的阻障层314于相变化层312和介电层306上，形成上电极316于阻障层314上。值得注意的是，本实施例方法制作相变化层312时使用自对准的方式，没有使用到黄光光刻工艺，因此，组件的微缩可不受到黄光光刻极限的影响，因此可进一步微缩组件单元尺寸和提供较大的工艺窗。另外，本实施例没有如上述已知技术蚀刻相变化层形成侧壁，因此可避免因相变化层侧壁缺陷造成的问题。此外，本实施例提供局限结构的相变化层和加热电极，相较于上述已知相变化内存组件可提供较小的重置电流(reset current)。

以下以图4A～4F描述本发明另一实施例相变化内存组件的制造方法，不同于上述图3A～3E，本实施例形成倒三角锥状的局限相变化结构。请参照图4A，提供下电极402，形成瓶状结构的加热电极406于介电层404中。请参照图4B，进行例如湿蚀刻的回蚀刻工艺，蚀刻部分加热电极406，在介电层404中形成凹槽408。请参照图4C，进行各向异性的干蚀刻工艺，使凹槽408的顶部外扩，形成倾斜的侧壁410。此步骤的目的为，凹槽408的顶部外扩可使后续沉积工艺较容易将材料层填入，减少沉积工艺(例如化学气相沉积工艺CVD)因填洞能力的限制所产生的相关问题。请参照图4D，以化学气相沉积方法(CVD)或物理气相沉积方法(PVD)，毯覆性的沉积相变化材料412于介电层404上并填入回蚀刻加热电极406所形成的凹槽408中。请参照图4E，进行例如化学机械抛光工艺(CMP)的平坦化工艺，移除高过介电层404表面的部分相变化材料，形成位于上述凹槽408中的相变化层414。请注意，此步骤形成的相变化层414为倒三角锥状的结构。接着，请参照图4F，形成例如氮化钛的阻障层416于相变化层414和介电层404上，形成上电极418于阻障层416上。值得注意的是，本实施例相变化内存组件同样不受到黄光光刻极限的影响，且形成倒三角锥状的相变化层414和加热电极406同样为局限结构，可提供较小的重置电流。

本发明不限定加热电极为瓶状，其亦可以为圆柱状，或其它形状。以下以图5A～5E描述本发明又另一实施例包括圆柱状加热电极的相变化内存组件的制造方法。首先，请参照图5A，提供下电极502，形成圆柱状的加热电极504于介电层506中。请参照图5B，进行例如湿蚀刻的回蚀刻工艺，蚀刻部分加热电极504，在介电层506中形成凹槽508。请参照图5C，以化学气相沉积方法(CVD)或物理气相沉积方法(PVD)，毯覆性的沉积相变化材料510于介电层506上并填入回蚀刻加热电极504所形成的凹槽508中。请参照图5D，进行例如化学机械抛光工艺(CMP)的平坦化工艺，移除超过介电层506表面的部分相变化材料，形成位于上述凹槽508中的相变化层512。请注意，此步骤形成的加热电极512和相变化层504构成位于介电层中506的局限结构，特别是加热电极512和相变化层504构成柱状结构。接着，请参照图5E，形成例如氮化钛的阻障层514于相变化层512和介电层506上，形成上电极516于阻障层514上。

虽然本发明已披露优选实施例如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准。

Claims

1.一种相变化内存组件的制造方法，包括：

提供基底，其上形成有下电极；

形成加热电极和介电层于该下电极上，其中该加热电极被该介电层环绕，并且该加热电极包括位于该下电极侧的掺杂多晶硅部分和位于该掺杂多晶硅部分上的金属硅化物部分；

蚀刻该加热电极，以在该介电层中形成凹槽；

沉积相变化材料于该介电层上并填入该凹槽中；

研磨该相变化材料，移除高于该介电层表面的部分相变化材料，形成局限于该介电层的凹槽中的相变化层，该相变化层与该加热电极的金属硅化物部分直接接触；及

形成上电极于该相变化层和该介电层上。

2.如权利要求1所述的相变化内存组件的制造方法，其中该加热电极包括具有较小直径的顶部部分和具有较大直径的底部部分。

3.如权利要求1所述的相变化内存组件的制造方法，其中该加热电极为柱状结构。

4.如权利要求1所述的相变化内存组件的制造方法，在沉积该相变化材料于该介电层上并填入该凹槽中的步骤前，还包括蚀刻该介电层，使该凹槽形成倾斜的侧壁。

5.如权利要求4所述的相变化内存组件的制造方法，其中填入该具有倾斜侧壁的凹槽的相变化层具有倒三角锥状。

6.如权利要求1所述的相变化内存组件的制造方法，其中研磨该相变化材料的步骤采用化学机械抛光法。

7.如权利要求1所述的相变化内存组件的制造方法，在形成该上电极之前，还包括形成阻障层于该相变化层和介电层上。

8.如权利要求1所述的相变化内存组件的制造方法，其中该相变化层自对准的形成于该凹槽中。

9.如权利要求1所述的相变化内存组件的制造方法，其中形成该相变化层的步骤不包括光刻工艺。

10.一种相变化内存组件，包括：

下电极；

介电层，位于该下电极上；

加热电极和相变化层，被该介电层环绕，该加热电极包括位于该下电极侧的掺杂多晶硅部分和位于该掺杂多晶硅部分上的金属硅化物部分并且该相变化层与该加热电极的金属硅化物部分直接接触；及

上电极，位于该相变化层和该介电层上。

11.如权利要求10所述的相变化内存组件，其中该加热电极包括具有较小直径的顶部部分和具有较大直径的底部部分，该相变化层为柱状结构。

12.如权利要求10所述的相变化内存组件，其中该相变化层为倒三角锥状的结构。

13.如权利要求10所述的相变化内存组件，其中该加热电极和该相变化层形成柱状结构。

14.如权利要求10所述的相变化内存组件，其中该相变化层的表面和该介电层的表面共面。

15.如权利要求10所述的相变化内存组件，还包括阻障层，设置于该上电极和该相变化层间。