CN101110466A - 具有阶梯式编程特性的相变存储单元 - Google Patents

具有阶梯式编程特性的相变存储单元 Download PDF

Info

Publication number
CN101110466A
CN101110466A CNA2007101294572A CN200710129457A CN101110466A CN 101110466 A CN101110466 A CN 101110466A CN A2007101294572 A CNA2007101294572 A CN A2007101294572A CN 200710129457 A CN200710129457 A CN 200710129457A CN 101110466 A CN101110466 A CN 101110466A
Authority
CN
China
Prior art keywords
phase
electrode
interval
memory cell
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101294572A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101110466A publication Critical patent/CN101110466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储单元，包括第一电极、第二电极、以及第一电极和第二电极之间的相变材料。相变材料具有阶梯式编程特性。第一电极、第二电极、以及相变材料形成了通道式或沟槽式存储单元。

Description

具有阶梯式编程特性的相变存储单元
相关申请的交叉参考
本专利申请与在同一天提出申请的名为“具有阶梯式编程特性的相变存储单元”的第11/488313号美国专利申请(律师文件编号I331.302.101)和名为“具有阶梯式编程特性的相变存储单元”的第11/488869号美国专利申请(律师文件编号I331.303.101)有关，其内容结合于此作为参考。
背景技术
一种类型的非易失性存储器是电阻式存储器(resistivememory)。电阻式存储器使用存储器元件的电阻值来存储一个或多个比特的数据。例如，被编程为具有高电阻值的存储元件可以表示逻辑“1”数据比特值，被编程为具有低电阻值的存储元件可以表示逻辑“0”数据比特值。通过向存储元件施加电压脉冲或电流脉冲来对存储元件的电阻值进行电切换。一种类型的电阻式存储器是相变存储器。相变存储器使用了用于电阻式存储元件的相变材料。
相变存储器是以呈现出至少两种不同状态的相变材料为基础的。可以在存储单元中使用相变材料来存储多个比特的数据。可以将相变材料的状态称为非晶态和晶态。由于非晶态通常呈现出高于晶态的电阻性，所以可以辨别这些状态。通常，非晶态包括较多无序原子结构，而晶态包括较多有序晶格。有些相变材料呈现出不止一种晶态，例如，面心立方体(FCC)态和六方最密堆积(HCP)态。这两种晶态具有不同的电阻性，并可以被用来存储多个比特的数据。在下列说明中，非晶态通常指具有较高电阻性的状态，晶态通常指具有较低电阻性的状态。
相变材料的相变是可逆的。这样，存储器可以响应于温度变化而从非晶态变为晶态和从晶态变为非晶态。可以通过驱使电流通过相变材料本身或通过驱使电流通过相变材料附近的电阻加热器来改变相变材料的温度。通过这两种方法，相变材料的可控加热使得相变材料中的相变可以控制。
可以对具有由相变材料制成的多个存储单元的存储器阵列的相变存储器进行编程，以使用相变材料的存储状态存储数据。在这种相变存储装置中读取和写入数据的一种方法是，控制施加给相变材料的电流和/或电压脉冲。电流和/或电压的等级通常与每个存储单元中的相变材料中感应的温度对应。
为了实现更高密度的相变存储器，相变存储单元可以存储多个比特的数据。可以通过将相变材料编程为具有中间电阻值或状态来实现相变存储单元中的多比特存储。如果将相变存储单元编程为三个不同的电阻等级之一，则每个单元可以存储1.5比特数据。如果将相变存储单元编程为四个不同的电阻等级之一，则每个单元可以存储2比特数据等。为了简单，本公开中的说明基本上集中在对四个不同的电阻等级或状态和每单元2比特数据的阐述上。但是，这仅仅是出于说明的目的，而不是为了限制本发明的范围。原则上，可以存储三个或更多状态。
为了将相变存储单元编程为中间电阻值，通过适当的写策略来控制与非晶态材料共存的结晶材料的数量，从而控制单元电阻。相变存储单元的可靠且可重复的编程要求基本类似的编程条件导致基本类似的电阻值。但是，由于制造波动(fabrication fluctuation)、电噪声、温度变化、或其它的暂时波动，包括基本相等的施加给典型相变存储单元的电流和/或电压脉冲的基本类似的编程条件可能会导致不同的电阻值。
基于上述原因，需要本发明。
发明内容
本发明的一个实施例提供了一种存储单元。该存储单元包括第一电极、第二电极、以及第一电极和第二电极之间的相变材料。该相变材料具有阶梯式编程特性。第一电极、第二电极、以及相变材料形成了通道式或沟槽式存储单元(via or trench memory cell)。
附图说明
所包括的附图用于提供对本发明的进一步理解，结合在说明书中组成了说明书的一部分。附图示出了本发明的多个实施例，并与下列描述一起用于阐述本发明的原理。随着参考下列详细描述而更好地理解本发明，将很容易理解本发明的其它实施例和很多其它优点。附图中的元件没有必要相互成比例。相同的参考标号用于指示相应类似的部分。
图1A是示出存储装置的一个实施例的框图；
图1B是示出相变存储单元的阶梯式编程特性的一个实施例的图表；
图2A示出了相变存储单元的一个实施例的截面图；
图2B示出了相变存储单元的另一个实施例的截面图；
图3A示出了相变存储单元的另一个实施例的截面图；
图3B示出了相变存储单元的另一个实施例的截面图；
图4A示出了相变存储单元的另一个实施例的截面图；
图4B示出了相变存储单元的另一个实施例的截面图；
图5A示出了相变存储单元的另一个实施例的截面图；
图5B示出了相变存储单元的另一个实施例的截面图；
图6A示出了相变存储单元的另一个实施例的截面图；
图6B示出了相变存储单元的另一个实施例的截面图；
图7示出了经过预处理的晶片的一个实施例的截面图；
图8示出了蚀刻电极材料层后的存储单元部的一个实施例的截面图；
图9示出了经过预处理的晶片的另一个实施例的截面图；
图10示出了经过预处理的晶片和第二绝缘材料层的一个实施例的截面图；
图11示出了蚀刻第二绝缘材料层后的存储单元部的一个实施例的截面图；
图12示出了存储单元部和扩散势垒材料层的一个实施例的截面图；
图13示出了蚀刻扩散势垒材料层后的存储单元部和扩散势垒的一个实施例的截面图；
图14示出了存储单元部和第一间隔材料层的一个实施例的截面图；
图15示出了蚀刻第一间隔材料层后的存储单元部和第一间隔或间隔对的一个实施例的截面图；
图16示出了存储单元部、第一间隔或间隔对、以及蚀刻终止材料层的一个实施例的截面图；
图17示出了存储单元部、第一间隔或间隔对、蚀刻终止材料层、以及第二间隔材料层的一个实施例的截面图；
图18示出了蚀刻第二间隔材料层和蚀刻终止材料层后的存储单元部、第一间隔或间隔对、第一蚀刻终止层或层对、以及第二间隔或间隔对的一个实施例的截面图；
图19示出了存储单元部、第一间隔或间隔对、第一蚀刻终止层或层对、第二间隔或间隔对、第二蚀刻终止层或层对、以及第三间隔或间隔对的一个实施例的截面图；
图20示出了存储单元部、间隔、蚀刻终止层、以及相变材料层的一个实施例的截面图；
图21示出了蚀刻相变材料层后的存储单元部、间隔、蚀刻终止层、以及相变材料的一个实施例的截面图；
图22示出了存储单元部、间隔、蚀刻终止层、相变材料、以及电极材料层的一个实施例的截面图；
图23示出了平整化(planarizing)电极材料层后的存储单元部、间隔、蚀刻终止层、相变材料、以及第二电极的一个实施例的截面图；
图24示出了如图20所示的存储单元部、间隔、蚀刻终止层、以及相变材料层的一个实施例的截面图；
图25示出了平整化相变材料层后的存储单元部、间隔、蚀刻终止层、以及相变材料的一个实施例的截面图；
图26示出了存储单元部、间隔、蚀刻终止层、相变材料、以及电极材料层的一个实施例的截面图；
图27示出了蚀刻电极材料层后的存储单元部、间隔、蚀刻终止层、相变材料、以及第二电极的一个实施例的截面图；
图28示出了存储单元部、间隔、蚀刻终止层、相变材料、第二电极、以及附加绝缘材料层的一个实施例的截面图；
图29示出了蚀刻附加绝缘材料层后的存储单元部、间隔、蚀刻终止层、相变材料、第二电极、绝缘材料的一个实施例的截面图；
图30示出了如图20所示的存储单元部、间隔、蚀刻终止层、以及相变材料层的一个实施例的截面图；
图31示出了存储单元部、间隔、蚀刻终止层、相变材料层、以及电极材料层的一个实施例的截面图；
图32示出了蚀刻电极材料层和相变材料层后的存储单元部、间隔、蚀刻终止层、相变材料、以及第二电极的一个实施例的截面图；
图33示出了存储单元部、间隔、蚀刻终止层、相变材料、第二电极、以及绝缘材料层的一个实施例的截面图；
图34示出了平整化绝缘材料层后的存储单元部、间隔、蚀刻终止层、相变材料、第二电极、以及绝缘材料的一个实施例的截面图；
图35示出了如图11所示的存储单元部的一个实施例的截面图；
图36示出了存储单元部和第一间隔材料层的一个实施例的截面图；
图37示出了蚀刻第一间隔材料层后的存储单元部和第一间隔或间隔对的一个实施例的截面图；
图38示出了存储单元部、第一间隔或间隔对、以及第二间隔材料层的一个实施例的截面图；
图39示出了蚀刻第二间隔材料层后的存储单元部、第一间隔或间隔对、以及第二间隔或间隔对的一个实施例的截面图；
图40示出了存储单元部、第一间隔或间隔对、第二间隔或间隔对、以及第三间隔或间隔对的一个实施例的截面图；
图41示出了如图19所示的存储单元部、间隔、以及蚀刻终止层的一个实施例的截面图；
图42示出了存储单元部、间隔、蚀刻终止层、以及第一相变材料层的一个实施例的截面图；
图43示出了蚀刻第一相变材料层后的存储单元部、间隔、蚀刻终止层、以及第一相变部的一个实施例的截面图；
图44示出了存储单元部、间隔、蚀刻终止层、第一相变部、第二相变部、以及第三相变部的一个实施例的截面图。
具体实施方式
在下面的详细描述中，参考了组成说明书一部分的附图，其中，通过实施本发明的特定实施例对本发明进行了阐述。在这点上，参考所描述的附图的方向使用了诸如“顶部”、“底部”、“前部”、“后部”、“首部”、“尾部”等的方向性术语。由于本发明的实施例的组件可以位于很多不同的方向中，所以方向性术语仅用于阐述而不用于限制本发明。应该理解的是，可以使用其它实施例，并可以在不脱离本发明的范围的条件下进行各种结构上或逻辑上的修改。所以，下面的详细描述不应该是限制意义上的，本发明的范围由所附权利要求限定。
图1A是示出存储装置100的一个实施例的框图。存储装置100包括写入电路102、分配电路(distribution circuit)104、存储单元106a、106b、106c、和106d、读出电路108、以及控制器118。存储单元106a至106d中的每一个都是基于存储单元中的相变材料的非晶态和晶态而存储数据的相变存储单元。另外，可以通过将相变材料编程为具有中间电阻值，来将存储单元106a至106d中的每一个都编程为多于两种状态中的一种。为了将存储单元106a至106d之一编程为中间电阻值，可以通过遵循适当写策略的控制器118来控制与非晶态材料共存的结晶材料的数量，进而控制单元电阻。
如本文中所使用的术语“电耦合”，不是指必须将多个元件直接耦合在一起，“电耦合”的元件之间可以设置有插入元件(intervening element)。
写入电路102通过信号通道110电耦合至分配电路104。分配电路104通过信号通道112a至112d电耦合至存储单元106a至106d中的每一个。分配电路104通过信号通道112a电耦合至存储单元106a。分配电路104通过信号通道112b电耦合至存储单元106b。分配电路104通过信号通道112c电耦合至存储单元106c。分配电路104通过信号通道112d电耦合至存储单元106d。另外，分配电路104通过信号通道114电耦合至读出电路108，读出电路108通过信号通道116电耦合至控制器118。控制器118还通过信号通道120电耦合至写入电路102。
存储单元106a至106d中的每一个都包括可以在温度改变的影响下从非晶态变到晶态或从晶态变到非晶态的相变材料。所以，存储单元106a至106d之一中的与非晶态相变材料共存的结晶相变材料的数量限定了存储装置100中的用于存储数据的两个以上状态。存储单元106a至106d具有阶梯式编程特性，所以方便了多比特数据的存储。
在一个实施例中，每个存储单元106a至106d的相变材料都形成了用于实现阶梯式编程特性的阶梯式图案。阶梯式图案包括具有不同截面宽度的多个相变材料部。图案中的每个邻接阶梯都被不同高度的数量渐增或渐减的间隔或间隔对包围，从而使得这些间隔或间隔对形成了接触并限定相变材料的阶梯式图案的阶梯式图案。在一个实施例中，间隔或间隔对包括与周围的绝缘材料的导热性相同的间隔材料。
当将电流施加给相变材料的阶梯式图案时，通过每个阶梯的电流密度改变。具有最窄横截面的阶梯提供最高电流密度，具有最宽横截面的阶梯提供最低电流密度。在提供较低电流密度的阶梯之前，提供最高电流密度的阶梯从非晶态转变到了晶态，或从晶态转变到了非晶态。由于提供最高电流密度的阶梯中的相变材料中感生的温度较高，所以提供最高电流密度的阶梯首先转变。如果较高的电流通过单元，则次最窄(next narrowes)阶梯转变状态。从而，对所选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠且可重复地提供特定电阻值。
在另一个实施例中，间隔或间隔对包括与周围绝缘材料的导热性不同从而改变了具有不同横截面的阶梯之间的热环境的诸如低k材料的间隔材料。通过改变阶梯式图案中的阶梯之间的热环境，进一步控制每个阶梯中感生的温度，从而对所选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠且可重复地提供特定电阻值。
在另一个实施例中，至少两个间隔或间隔对包括不同的间隔材料。至少两个间隔对具有不同的导热性。通过改变阶梯式图案中的阶梯之间的热环境，进一步控制每个阶梯中感生的温度，从而对所选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠且可重复地提供特定电阻值。
在另一个实施例中，阶梯式图案的至少两个相变材料阶梯包括不同的相变材料。至少两个相变材料具有不同的结晶温度。通过改变阶梯式图案中的多个阶梯之间的结晶温度，进一步控制每个阶梯的转变，从而对所选择的阶梯式图案中的相变材料的阶梯数目进行编程，以可靠且可重复地提供特定电阻值。在其它实施例中，可以以任意适当的组合形式对阶梯式图案、间隔材料的改变、以及相变材料的改变进行组合，以实现阶梯式编程特性和方便多个状态的可靠编程。
在非晶态下，相变材料明显呈现出比在晶态下高的电阻率。所以，通过控制相变材料的非晶部分和结晶部分(fraction)，使存储单元106a至106d的两种以上状态下的电阻率不同。在一个实施例中，两种以上状态包括三种状态，并且使用三值系统(trinarysystem)，其中，分别为三种状态分配比特值“0”、“1”、和“2”。在另一个实施例中，两种以上状态是分配有多比特值(诸如“00”、“01”、“10”、以及“11”)的四种状态。在其它实施例中，两种以上状态可以是存储单元的相变材料中的任何适当数目的状态。
控制器118控制写入电路102和读出电路108的操作。控制器118包括微处理器、微控制器、或其它用于控制写入电路102和读出电路108的操作的适当逻辑电路。控制器118控制用于设置存储单元106a至106d的电阻状态的写入电路102。控制器118控制用于读取存储单元106a至106d的电阻状态的读出电路108。
在一个实施例中，写入电路102通过信号通道110向分配电路104提供电压脉冲，分配电路104通过信号通路112a至112d可控制地将电压脉冲引导至(direct)存储单元106a至106d。在一个实施例中，分配电路104包括多个用于将电压脉冲可控制地引导至存储单元106a至106d中的晶体管。在其它实施例中，写入电路102通过信号通路110向分配电路104提供电流脉冲，分配电路104通过信号通道112a至112d可控制地将电流脉冲引导至存储单元106a至106d。
读出电路108通过信号通道114读取存储单元106a至106d的两个以上状态中的每个。分配电路104通过信号通道112a至112d可控制地引导读出电路108和存储单元106a至106d之间的读取信号。在一个实施例中，分配电路104包括用于可控制地引导读出电路108和存储单元106a至106d之间的读取信号的多个晶体管。在一个实施例中，为了读取存储单元106a至106d之一的电阻，读出电路108提供流过存储单元106a至106d之一的电流，并且读出电路108读取横跨存储单元106a至106d之一的电压。在一个实施例中，写入电路102提供横跨存储单元106a至106d之一的电压，并且读出电路108读取流过存储单元106a至106d之一的电流。在一个实施例中，写入电路102提供通过存储单元106a至106d之一的电流，并且读出电路108读取横跨存储单元106a至106d之一的电压。
为了对存储装置100中的存储单元106a至106d进行编程，写入电路102生成用于加热目标存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写入电路102生成适当的电流或电压脉冲，该电流或电压脉冲被传输到分配电路104和被分配给适当的目标存储单元106a至106d。基于正被编程的目标存储单元106a至106d的具体状态，通过控制器118控制电流或电压脉冲的幅度和持续时间。通常，存储单元的“设置”操作是将目标存储单元的相变材料加热到其结晶温度之上(但低于熔化温度)足够长时间以实现结晶状态或部分结晶及部分非晶状态。通常，存储单元的“复位”操作是将目标存储单元的相变材料加热到其熔化温度之上，然后快速淬火冷却该材料，从而实现非晶状态或部分非晶及部分结晶状态。可以通过向存储单元施加部分“设置”或部分“复位”脉冲来提供相变材料的非晶和结晶部分，以将存储单元编程为介于非晶态和晶态之间的电阻状态。
图1B是示出相变存储单元106a至106d的阶梯式编程特性136的一个实施例的图表130。图表130包括x轴132上的程序条件和y轴134上的电阻。适当的编程参数可以包括例如写入时间或脉冲幅度。阶梯式编程特性136提供所选编程条件周围的编程电阻的减小的改变。在一个实施例中，在所选编程条件处出现基本恒定的电阻等级或阶梯。
在第一编程条件下，存储单元被编程为如138所示的第一电阻阶梯或状态。在一个实施例中，138所示的阶梯是“00”状态。在第二编程条件下，存储单元被编程为如140所示的第二电阻阶梯或状态。第二电阻状态大于第一电阻状态。在一个实施例中，140所示的阶梯是“01”状态。在第三编程条件下，存储单元被编程为如142所示的第三电阻阶梯或状态。第三电阻状态大于第二电阻状态。在一个实施例中，142所示的阶梯是“10”状态。在第四编程条件下，存储单元被编程为如144所示的第四电阻阶梯或状态。第四电阻状态大于第三电阻状态。在一个实施例中，144所示的阶梯是“11”状态。在其它实施例中，存储单元可以具有包括任意适当数目的电阻阶梯或状态的任意适当的阶梯式编程特性。相变存储单元的以下实施例提供了阶梯式编程特性。
图2A示出了相变存储单元200a的一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元200a类似。在一个实施例中，相变存储单元200a是基于通道或沟槽的相变存储单元。相变存储单元200a包括第一电极202、相变材料204、第二电极206、绝缘材料208、第一间隔或间隔对210a、第二间隔或间隔对210b、第三间隔或间隔对210c、第一蚀刻终止层或层对212a、以及第二蚀刻终止层或层对212b。相变材料204包括第一相变部214a、第二相变部214b、第三相变部214c、以及附加相变材料216。
第一电极202接触第一相变部214a。第一相变部214a接触第二相变部214b。第二相变部214b接触第三相变部214c。第三相变部214c接触附加相变材料216。附加相变材料216接触第二电极206。相变材料204提供存储两比特数据的存储位置。
绝缘材料208在横向上完全包围相变材料204、第一电极202、第二电极206、间隔210a至210c、以及蚀刻终止层212a和212b。绝缘材料208接触附加相变材料216和第一间隔或间隔对210a的侧面。第一间隔或间隔对210a接触并限定第三相变部214c。第一间隔或间隔对210a接触蚀刻终止层或层对212a。蚀刻终止层或层对212a接触第二间隔或间隔对210b。第二间隔或间隔对210b接触并限定第二相变部214b。第二间隔或间隔对210b接触第二蚀刻终止层或层对212b。第二蚀刻终止层或层对212b接触第三间隔或间隔对210c。第三间隔或间隔对210c接触并限定第一相变部214a。
第二间隔或间隔对210b比第一间隔或间隔对210a短。第一蚀刻终止层或层对210b基本与第二间隔或间隔对210b等高。第三间隔或间隔对210c比第二间隔或间隔对210b短。第二蚀刻终止层或层对212b基本与第三间隔或间隔对210c等高。
相变部214a至214c提供由间隔210a至210c限定的阶梯式图案。相变部214a至214c提供一个相变部与另一个相变部之间的明显转变。每个相变部214a至214c均形成基本的矩形或圆筒形。第三相变部214c具有比第二相变部214b大的横截面。第二相变部214b具有比第一相变部214a大的横截面。
绝缘材料208和间隔210a至210c可以是诸如SiO2、氟化硅玻璃(FSG)、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、或低k材料的任何适当的绝缘体。第一电极202和第二电极206可以是诸如TiN、TaN、W、TiSiN、TiAlN、或TaAlN的任何适当的电极材料。蚀刻终止层212a和212b可以是相对于间隔210a至210c具有蚀刻选择性的任何适当的材料。当蚀刻以形成间隔或间隔对210b时，蚀刻终止层或层对212a防止对间隔或间隔对210a的进一步蚀刻。当蚀刻以形成间隔或间隔对210c时，蚀刻终止层或层对212b防止对间隔或间隔对210a和210b的进一步蚀刻。
相变材料204可以由根据本发明的各种材料制成。通常，包括周期表第VI族的一个或多个元素的氧族化合物合金可以用作这种材料。在一个实施例中，存储单元200a的相变材料204由诸如GeSbTe、SbTe、GeTe、或AgInSbTe的氧族化合物材料制成。在另一个实施例中，相变材料204是诸如GeSb、GaSb、InSb、或GeGaInSb的无氧族(chalcogen free)元素的材料。在其它实施例中，相变材料204由包括Ge、Sb、Te、Ga、As、In、Se、和S元素中的一个或多个元素的任何适当材料制成。
诸如类似于晶体管或二极管的有源装置的选择装置耦合至第一电极202或第二电极204，以控制电流或电压脉冲到第一电极202或第二电极204中的另一个的施加，从而控制到相变材料204的施加，以设置和复位相变材料204。由于第二相变部214b具有比第三相变部214c窄的横截面，所以通过第三相变部214c的电流密度小于通过第二相变部214b的电流密度。由于第一相变部214a具有比第二相变部214b窄的横截面，所以通过第二相变部214b的电流密度小于通过第一相变部214a的电流密度。所以，用于对第一相变部214a进行编程的电流或电压脉冲具有比用于对第二相变部214b进行编程的电流或电压脉冲低的幅度和/或持续时间。另外，用于对第二相变部214b进行编程的电流或电压脉冲具有比用于对第三相变部214c进行编程的电流或电压脉冲低的幅度和/或持续时间。
在相变存储单元200a的操作期间，在第一电极202和第二电极206之间施加电流或电压脉冲，以对相变存储单元200a编程。具有第一幅度和/或持续时间的第一电流或电压脉冲对第一相变部214a进行编程，而不明显影响第二和第三相变部214b和214c。具有第二幅度和/或持续时间的第二电流或电压脉冲对第一和第二相变部214a和214b进行编程，而不明显影响第三相变部214c。第二幅度和/或持续时间大于第一幅度和/或持续时间。具有第三幅度和/或持续时间的第三电流或电压脉冲对相变部214a至214c进行编程。第三幅度和/或持续时间大于第二幅度和/或持续时间。
可以通过有选择地对相变部214a至214c进行编程，来对相变存储单元200a进行编程，以提供相变材料204的四种状态。在一个实施例中，在第一状态下，相变部214a至214c是非晶的。在第二状态下，第一相变部214a是晶状的，并且第二和第三相变部214b和214c是非晶的。在第三状态下，第一和第二相变部214a和214b是晶状的，并且第三相变部214c是非晶的。在第四状态下，相变部214a至214c是晶状的。
在另一实施例中，在第一状态下，相变部214a至214c是晶状的。在第二状态下，第一相变部214a是非晶的，并且第二和第三相变部214b和214c是晶状的。在第三状态下，第一和第二相变部214a和214b是非晶的，并且第三相变部214c是晶状的。在第四状态下，相变部214a至214c是非晶的。在其它实施例中，使用任意适当数目的相变阶梯式部分214来获取相变存储单元200a中的期望数目的状态。
图2B示出了相变存储单元200b的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每个存储单元都与相变存储单元200b类似。除了相变存储单元200b包括附加的扩散势垒218外，相变存储单元200b类似于前面参考图2A描述和阐述的相变存储单元200a。扩散势垒218包括相变材料204和可选的电极材料层(未示出)，防止相变部214a至214c和第一电极202之间的扩散。第一电极202接触扩散势垒218，扩散势垒218接触第一相变部214a、绝缘材料208、间隔210a至210c、以及蚀刻终止层212a和212b。相变存储单元200b类似于前面参考图2A阐述和描述的相变存储单元200a进行工作。
图3A示出了相变存储单元220a的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元220a类似。除了用间隔222a至222c替换了相变存储单元220a中的间隔210a至210c之外，相变存储单元220a与前面参考图2A阐述和描述的相变存储单元200a类似。
间隔222a至222c改变由间隔222a至222c包围的第一相变部214a、由第一间隔或间隔对222a和第二间隔或间隔对222b包围的第二相变部214b、以及由第一间隔或间隔对222a包围的第三相变部210c之间的热环境。间隔222a至222c包括诸如低k材料的任何适当的电介质材料。在一个实施例中，间隔222a至222c具有比绝缘材料208低的导热性。通过改变相变部214a至214c之间的热环境，在编程期间进一步控制每个相变部214a至214c中感生的温度。相变存储单元220a类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图3B示出了相变存储单元220b的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元220b类似。除了相变存储单元220b包括附加的扩散壁垒218以外，相变存储单元220b类似于前面参考图3A描述和阐述的相变存储单元220a。相变存储单元220b类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图4A示出了相变存储单元240a的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元240a类似。除了用间隔242a至242c替换了相变存储单元240a中的间隔222a至222c和蚀刻终止层212a和212b以外，相变存储单元240a类似于前面参考图3A描述和阐述的相变存储单元220a。
绝缘材料208在横向上完全包围相变材料204、第一电极202、第二电极206、以及间隔242a至242c。绝缘材料208接触附加相变材料216和第一间隔或间隔对242a的侧面。第一间隔或间隔对242a接触并限定第三相变部214c。第一间隔或间隔对242a接触第二间隔或间隔对242b。第二间隔或间隔对242b接触并限定第二相变部214b。第二间隔或间隔对242b接触第三间隔或间隔对242c。第三间隔或间隔对242c接触并限定第一相变部214a。第二间隔或间隔对242b比第一间隔或间隔对242a短。第三间隔或间隔对242c比第二间隔或间隔对242b短。
间隔242a至242c改变由间隔242a至242c包围的第一相变部214a、由第一间隔或间隔对242a和第二间隔或间隔对242b包围的第二相变部214b、以及由第一间隔或间隔对242a包围的第三相变部214c之间的热环境。间隔242a至242c中的每一个都包括诸如低k材料的不同电介质材料。在一个实施例中，间隔242a至242c具有低于绝缘材料208的导热性。通过改变相变214a至214c之间的热环境，在编程期间进一步控制每个相变部214a至214c中感生的温度。相变存储单元240a类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图4B示出了相变存储单元240b的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元240b类似。除了相变存储单元240b包括附加的扩散壁垒218以外，相变存储单元240b类似于前面参考图4A描述和阐述的相变存储单元240a。相变存储单元240b类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图5A示出了相变存储单元260a的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元260a类似。除了用相变材料266a至266d代替了相变存储单元260a中的相变材料204以外，相变存储单元260a类似于前面参考图3A描述和阐述的相变存储单元220a。第一相变部214a包括第一相变材料266a。第二相变部214b包括第二相变材料266b。第三相变部214c包括第三相变材料266c。附加相变材料216包括第四相变材料266d。在另一个实施例中，相变部214a至214c和附加相变材料216包括两种或更多相变材料266。
用于相变部214a至214c的相变材料266a至266c具有不同的结晶温度。通过改变相变部214a至214c之间的结晶温度，在编程期间进一步控制每个相变部214a至214c的转变。
间隔222a至222c具有类似于前面参考图3A描述和阐述的相应间隔对222a至222c的电介质材料成分和功能。在另一个实施例中，间隔对222a至222c具有类似于前面参考图2A描述和阐述的相应间隔对210a至210c的电介质材料成分和功能。在另一个实施例中，间隔222a至222c具有类似于前面参考图4A描述和阐述的相应间隔242a至242c的电介质材料成分和功能。相变存储单元260a类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图5B示出了相变存储单元260b的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元206b类似。除了相变存储单元260b包括附加的扩散壁垒218外，相变存储单元206b类似于前面参考图5A描述和阐述的相变存储单元260a。相变存储单元260a类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图6A示出了相变存储单元280a的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元280a类似。除了相变存储单元280a包括延伸两个阶梯的附加相变材料部216以外，相变存储单元280a类似于前面参考图3A描述和阐述的相变存储单元220a。
在另一个实施例中，间隔222a至222c具有类似于前面考图2A描述和阐述的相应间隔210a至210c的电介质材料成分和功能。在另一个实施例中，间隔222a至222c具有类似于前面参考图4A描述和阐述的相应间隔242a至242c的电介质材料成分和功能。相变存储单元280a类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
图6B示出了相变存储单元280b的另一个实施例的截面图。在一个实施例中，存储单元106a至106d中的每一个都与相变存储单元280b类似。除了相变存储单元280b包括附加的扩散壁垒218以外，相变存储单元280b类似于前面参考图6A描述和阐述的相变存储单元280a。相变存储单元280b类似于前面参考图2A描述和阐述的相变存储单元200a进行工作。
下面的图7至29示出了制造诸如前面参考图2A描述和阐述的相变存储单元200a、前面参考图2B描述和阐述的相变存储单元200b、前面参考图3A描述和阐述的相变存储单元220a、以及前面参考图3B描述和阐述的相变存储单元220b的包括形成阶梯式图案的相变材料的相变存储单元的方法的实施例。
图7示出了经过预处理的晶片300a的一个实施例的截面图。经过预处理的晶片300a包括电极材料层202a、绝缘材料层208a、以及下晶片层(lower wafer layer)(未示出)。电极材料层202a包括诸如TiN、TaN、W、Al、或Cu的任意适当的电极材料。电极材料层202a在横向上被诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的绝缘材料208a包围。
图8示出了蚀刻电极材料层202a后的存储单元部300的一个实施例的截面图。蚀刻电极材料层202a，提供开口301，以形成第一电极202。绝缘材料208a将第一电极202与附近装置特性电隔离。在一个实施例中，开口301是基本位于第一电极202的中心处的圆筒形接触式(contact-like)开口。在另一个实施例中，开口301是基本位于一行多个第一电极202的中心处的沟槽开口(trenchopening)。
图9示出了经过预处理的晶片300b的另一个实施例的截面图。经过预处理的晶片300b包括第一电极202、第一绝缘材料层208b、以及下晶片层(未示出)。在一个实施例中，第一电极202是诸如钨插塞、铜插塞、或其它适当的导电材料插塞的接触插塞。第一电极202在横向上被诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当电介质材料的第一绝缘材料层208b包围。
图10示出了经过预处理的晶片300b和第二绝缘材料层208c的一个实施例的截面图。将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当电介质材料的绝缘材料沉积在经过预处理的晶片300b上，以提供第二绝缘材料层208c。使用化学汽相沉积(CVD)、原子层沉积(ALD)、金属有机化学汽相沉积(MOCVD)、等离子体汽相沉积(PVD)、溅镀汽相沉积(JVP)、或其它适当的沉积方法来沉积第二绝缘材料层208c。
图11示出了蚀刻第二绝缘材料层208c后的存储单元部300的一个实施例的截面图。蚀刻第二绝缘材料层208c，露出第一电极202，以提供开口301和绝缘材料208a。绝缘材料208a将第一电极202与周围装置特性电隔离。图11所示的存储单元部300类似于图8所示的存储单元部300，但是该存储单元部是使用不同方法形成的。在一个实施例中，开口301是基本位于第一电极202的中心处的圆筒形接触式开口。在另一个实施例中，开口301是基本位于一行多个第一电极202的中心处的沟槽开口。
图1 2示出了存储单元部300和扩散壁垒材料层218a的一个实施例的截面图。将诸如氧族化合物材料或其它适当的相变材料的扩散壁垒材料沉积在存储单元部300的露出部分上，以提供扩散壁垒材料层218a。使用CVD、ALD、MOCVD、PVD、JVD、或其它适当的沉积方法沉积扩散壁垒材料层218a。
图13示出了蚀刻扩散壁垒材料层218a后的可选存储单元部310的一个实施例的截面图。蚀刻扩散壁垒材料层218a，以提供接触第一电极202的扩散壁垒218，进而提供可选存储单元部310。在一个实施例中，将诸如TiN、TaN、TiSiN、和TiAlN的可选电极材料沉积在扩散壁垒218和存储单元部300的露出部分上。蚀刻电极材料，以提供可选存储单元部310的可选扩散壁垒219。尽管剩下的图14至图44示出了使用存储单元部300制造相变存储单元的方法的实施例，但是可以用可选存储单元部310来替代存储单元部300。
图14示出了存储单元部300和第一间隔材料层302的一个实施例的截面图。相似地将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的间隔材料沉积在存储单元部300上，以提供第一间隔材料层302。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法沉积第一间隔材料层302。
图15示出了蚀刻第一间隔材料层302后的存储单元部300和第一间隔或间隔对222a的一个实施例的截面图。蚀刻第一间隔材料层302，以露出第一电极202和绝缘材料208a的侧壁部分，进而提供第一间隔或间隔对222a。
图16示出了存储单元部300、第一间隔或间隔对222a、以及蚀刻终止材料层304的一个实施例的截面图。相似地将诸如SiN或其它相对于第一间隔对222a具有蚀刻选择性的材料的蚀刻终止材料沉积在第一间隔或间隔对222a和存储单元部300的露出部分上，以提供蚀刻终止材料层304。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法沉积蚀刻终止材料层304。
图17示出了存储单元部300、第一间隔或间隔对222a、蚀刻终止材料层304、以及第二间隔材料层306的一个实施例的视图。相似地将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的间隔材料沉积在蚀刻终止材料层304上，以提供第二间隔材料层306。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法沉积第二间隔材料层306。
图18示出了蚀刻第二间隔材料层306和蚀刻终止材料层304后的存储单元部300、第一间隔或间隔对222a、第一蚀刻终止层或层对212a、以及第二间隔或间隔对222b的一个实施例的截面图。蚀刻第二间隔材料层306，以提供短于第一间隔或间隔对222a的第二间隔或间隔对222b。由于蚀刻终止材料层304防止了对第一间隔或间隔对222a的进一步蚀刻，所以在蚀刻第二间隔材料层306期间，第一间隔或间隔对222a不受影响。然后蚀刻蚀刻终止材料304，以露出第一间隔或间隔对222a和第一电极202，进而提供第一蚀刻终止层或层对212a。
图19示出了存储单元部300、间隔222a至222c、以及蚀刻终止层212a和212b的一个实施例的截面图。间隔222a至222c包括第一间隔或间隔对222a、第二间隔或间隔对222b、以及第三间隔或间隔对222c。蚀刻终止层212a和212b包括第一蚀刻终止层或层对212a和第二蚀刻终止层或层对212b。
重复多次图16至图18所示的沉积蚀刻终止材料层、沉积间隔材料层、蚀刻间隔材料层、以及蚀刻蚀刻终止材料层的过程，以提供间隔222a至222c以及蚀刻终止层212a和212b。在一个实施例中，重复适当次沉积蚀刻终止材料层、沉积间隔材料层、蚀刻间隔材料层、以及蚀刻蚀刻终止材料层的过程，以提供形成阶梯式图案的期望数目的间隔222和蚀刻终止层212。在另一个实施例中，用间隔210a至210c替换参考图14至图19描述和阐述的过程中的间隔222a至222c。
图20示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及相变材料层204a的一个实施例的截面图。将诸如氧族化合物材料或其它适当的相变材料的相变材料沉积在间隔222a至222c、蚀刻终止层212a和212b、以及存储单元部300的露出部分上，以提供相变材料层204a。使用CVD、ALD、MOCVD、PVD、JCP、或其它适当的沉积方法沉积相变材料层204a。
相变材料层204a包括第一相变部214a、第二相变部214b、以及第三相变部214c。第三间隔或间隔对222c接触并限定第一相变部214a。第二间隔或间隔对222b接触并限定第二相变部214b。第一间隔或间隔对222a接触并限定第三相变部214c。
图21示出了蚀刻相变材料层204a后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及相变材料204的一个实施例的截面图。蚀刻相变材料层204a，以露出绝缘材料208a的部分侧壁，以提供开口308和相变材料204。相变材料204包括第一相变部214a、第二相变部214b、第三相变部214c、以及附加相变材料216。
图22示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及电极材料层206a的一个实施例的截面图。将诸如TiN、TaN、W、TiSiN、TiAlN、TaSiN、TaAlN、或其它适当电极材料的电极材料沉积在相变材料204和存储单元部300的露出部分上，以提供电极材料层206a。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法沉积电极材料层206a。
图23示出了平整化电极材料层206a后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及第二电极206的一个实施例的截面图。使用化学机械抛光(CMP)或其它适当的平整化方法来平整化电极材料层206a，以露出绝缘材料208a，进而提供如图3A所示的第二电极206和相变存储单元220a。
在另一个实施例中，用参考图14至23描述和阐述的过程中的可选存储单元部310替换存储单元部300，以提供如图3B所示的相变存储单元220b。
在另一个实施例中，用间隔210a至210c替换参考图14至图23描述和阐述的过程中的间隔222a至222c，以提供如图2A所示的相变存储单元200a。
在另一个实施例中，在参考图14至图23描述和阐述的过程中用间隔210a至210c替换间隔222a至222c，并在参考图14至图23描述和阐述的过程中用可选存储单元部310替换存储单元部300，以提供如图2B所示的相变存储器200b。
图24示出了如图20所示的相变材料层204a、存储单元部300、间隔222a至222c、蚀刻终止层212a至212b、以及相变材料层204a的一个实施例的截面图。相变材料层204a包括第一相变部214a、第二相变部214b、以及第三相变部214c。第三间隔或间隔对222c接触并限定第一相变部214a。第二间隔或间隔对222b接触并限定第二相变部214b。第一间隔或间隔对222a接触并限定第三相变部214c。
图25示出了平整化后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及相变材料204的一个实施例的截面图。使用CMP或其它适当的平整化方法来平整化相变材料层204a，以露出绝缘材料208a，进而提供相变材料204。相变材料204包括第一相变部214a、第二相变部214b、第三相变部214c、以及附加相变材料216。
图26示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及电极材料层206a的一个实施例的截面图。将诸如TiN、TaN、W、TiSiN、TiAlN、TaSiN、TaAlN、或其它适当的电极材料的电极材料沉积在相变材料层204和绝缘材料208a上，以提供电极材料层206a。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积电极材料层206a。
图27示出了蚀刻电极材料层206a后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及第二电极206的一个实施例的截面图。蚀刻电极材料层206a，以露出绝缘材料208a，进而提供第二电极206。
图28示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、第二电极206、以及附加绝缘材料层208d的一个实施例的截面图。将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的绝缘材料沉积在第二电极206和绝缘材料208a的露出部分上，以提供附加绝缘层208d。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积附加绝缘材料层208d。
图29示出了平整化后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、第二电极206、以及绝缘材料208的一个实施例的截面图。平整化附加绝缘材料层208d，以露出第二电极206，进而提供如图3A所示的绝缘材料208和相变存储单元220a。
在另一个实施例中，在参考图24至图29描述和阐述的过程中用可选存储单元部310替换存储单元部300，以提供如图3B所示的相变存储单元220b。
在另一个实施例中，在参考图24至图29描述和阐述的过程中用间隔210a至210c替换间隔222a至222c，以提供如图2A所示的相变存储单元200a。
在另一个实施例中，在参考图24至图29描述和阐述的过程中用间隔210a至210c替换间隔222a至222c，并在参考图24至图29描述和阐述的过程中用可选存储单元部310替换存储单元部300，以提供如图2B所示的相变存储单元200b。
下面的图30至图34示出了制造诸如前面参考图6A描述和阐述的相变存储单元280a和前面参考图6B描述和阐述的相变存储单元280b的包括形成阶梯式图案的相变材料的相变存储单元的方法的实施例。
图30示出了如图20所示的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及相变材料层204a的一个实施例的截面图。相变材料层204a包括第一相变部214a、第二相变部214b、以及第三相变部214c。第三间隔或间隔对222c接触并限定第一相变部214a。第二间隔或间隔对222b接触并限定第二相变部214b。第一间隔或间隔对222a接触并限定第三相变部214c。
图31示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料层204a、电极材料层206a的一个实施例的截面图。将诸如TiN、TaN、W、TiSiN、TiAlN、TaSiN、TaAlN、或其它适当的电极材料的电极材料沉积在相变材料层204a上，以提供电极材料层206a。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积电极材料层206a。
图32示出了蚀刻电极材料层206a和相变材料层204a后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、以及第二电极206的一个实施例的截面图。蚀刻电极材料层206a和相变材料层204a，以露出部分绝缘材料层208a，进而提供第二电极206和相变材料204。相变材料204包括第一相变部214a、第二相变部214b、第三相变部214c、以及附加的延伸了两个阶梯的相变材料部216。
图33示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、第二电极206、以及绝缘材料层208d的一个实施例的截面图。将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的绝缘材料沉积在第二电极206、相变材料204、以及存储单元部300的露出部分上，以提供绝缘材料层208d。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积绝缘材料层208d。附加相变材料216接触绝缘材料层208d。
图34示出了平整化后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、相变材料204、第二电极206、以及绝缘材料208的一个实施例的截面图。使用CMP或其它适当的平整化方法来平整化绝缘材料层208d，以露出第二电极206，进而提供如图6A所示的相变存储单元280a的绝缘材料208。
在另一个实施例中，在参考图30至图34描述和阐述的过程中，用可选存储单元部310替换存储单元部300，以提供如图6B所示的相变存储单元280b。
在另一个实施例中，在参考图30至34描述和阐述的过程中，用间隔210a至210c替换间隔222a至222c。
在另一个实施例中，在参考图30至图34描述和阐述的过程中，用可选存储单元310替换存储单元部300，并参考图30至图34描述和阐述的过程中，用间隔210a至210c替换间隔222a至222c。
下面的图35至图40示出了制造诸如前面参考图4A描述和阐述的相变存储单元240a、前面参考图4B描述和阐述的相变存储单元240b的包括形成阶梯式图案的相变材料的相变存储单元的方法的实施例。
图35示出了前面参考图11描述和阐述的存储单元部300的一个实施例的截面图。
图36示出了存储单元部300和第一间隔材料层310的一个实施例的截面图。相似地将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当电介质材料的间隔材料沉积在存储单元部300上，以提供第一间隔材料层310。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积第一间隔材料层310。
图37示出了蚀刻第一间隔材料层310后的存储单元部300和第一间隔或间隔对242a的一个实施例的截面图。蚀刻第一间隔材料层310，以露出第一电极202和绝缘材料208a的侧壁的一部分，进而提供第一间隔或间隔对242a。
图38示出了存储单元部300、第一间隔对242a、以及第二间隔材料层312的一个实施例的截面图。相似地将诸如SiO2、FSG、BPSG、BSG、低k材料、或其它适当的电介质材料的不同于第一间隔或间隔对242a的材料的间隔材料沉积在第一间隔或间隔对242a和存储单元部300的露出部分上，以提供第二间隔材料层312。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积第二间隔材料层312。
图39示出了有选择地蚀刻第二间隔材料层312后的存储单元部300、第一间隔或间隔对242a、第二间隔或间隔对242b的一个实施例的截面图。有选择地蚀刻第二间隔材料层312，以露出第一电极202和第一间隔或间隔对242a的侧面的一部分，进而提供第二间隔或间隔对242b。通过使用有选择的蚀刻，防止了在蚀刻第二间隔材料层312以形成第二间隔或间隔对242b时对第一间隔或间隔对242a的进一步蚀刻。
图40示出了存储单元部300和间隔242a至242c的一个实施例的截面图。间隔242a至242c包括第一间隔或间隔对242a、第二间隔或间隔对242b、以及第三间隔或间隔对242c。重复多次如图35至图39所示的沉积间隔材料层和蚀刻间隔材料层的过程，以提供形成阶梯式图案的间隔242a至242c。在一个实施例中，重复任意适当数目次沉积间隔材料层和蚀刻间隔材料层的过程，以提供期望数目的间隔242。在一个实施例中，间隔242a至242c中的每一个都包括不同的间隔材料。在另一个实施例中，间隔242a至242c中的至少两个包括不同的间隔材料。
在一个实施例中，执行如图20至图23所示的沉积相变材料层、蚀刻相变材料层、沉积电极材料层、以及平整化电极材料层的过程，以提供如图4A所示的相变存储单元240a。在另一个实施例中，执行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，以提供如图4A所示的相变存储单元240a。在另一个实施例中，执行如图30至图34所示的沉积相变材料层、沉积电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，以提供如图6A所示的相变存储单元280a的另一个实施例。
在另一个实施例中，执行如图20至图23所示的沉积相变材料层、蚀刻相变材料层、沉积电极材料层、以及平整化电极材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图4B所示的相变存储单元240b。在另一个实施例中，执行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图4B所示的相变存储单元240b。在另一个实施例中，执行如图30至图34所示的沉积相变材料层、沉积电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图6B所示的相变存储单元280b的另一个实施例。
下面的图41至图44示出了制造前面参考图5A描述和阐述的相变存储单元260a以及前面参考图5B描述和阐述的相变存储单元260b的方法的实施例。
图41示出了如图19所示的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b的一个实施例的截面图。间隔222a至222c包括第一间隔或间隔对222a、第二间隔或间隔对222b、以及第三间隔或间隔对222c。蚀刻终止层212a和212b包括第一蚀刻终止层或层对212a和第二蚀刻终止层或层对212b。
图42示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及第一相变材料层314的一个实施例的截面图。将诸如氧族化合物材料或其它适当的相变材料的相变材料沉积在存储单元部300、间隔222a至222c、以及蚀刻终止层212a至212b的露出部分上，以提供第一相变材料层314。使用CVD、ALD、MOCVD、PVD、JVP、或其它适当的沉积方法来沉积第一相变材料层314。
图43示出了蚀刻第一相变材料层314后的存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及第一相变部214的一个实施例的截面图。蚀刻第一相变材料层314，以提供第一相变部214a。第一相变部214a接触并被第三间隔或间隔对222c限定。第一相变部214a包括第一相变材料266a。
图44示出了存储单元部300、间隔222a至222c、蚀刻终止层212a和212b、以及相变部214a至214c的一个实施例的截面图。相变部214a至214c包括第一相变部214a、第二相变部214b、以及第三相变部214c。第一相变部214a包括第一相变材料266a。第二相变部214b包括第二相变材料266b。第三相变部214c包括第三相变材料266c。
重复多次如图42和图43所示的沉积相变材料层和蚀刻相变材料层的过程，以提供相变部214a至214c。在一个实施例中，重复任意适当数目次沉积相变材料层和蚀刻相变材料层的过程，以提供期望数目的相变部214。在一个实施例中，相变部214a至214c中的每一个都包括不同的相变材料。在另一个实施例中，相变部214a至214c中的至少两个包括不同的相变材料。
在一个实施例中，执行如图20至图23所示的沉积相变材料层、蚀刻相变材料层、沉积电极材料层、以及平整化电极材料层的过程，以提供如图5A所示的相变存储单元260a。在另一个实施例中，执行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，以提供如图5A所示的相变存储单元260a。在另一个实施例中，执行如图30至图34所示的沉积相变材料层、沉积电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，以提供如图6A所示的相变存储单元280a的另一个实施例。
在另一个实施例中，执行如图20至图23所示的沉积相变材料层、蚀刻相变材料层、沉积电极材料层、以及平整化电极材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图5B所示的相变存储单元260b。在另一个实施例中，执行如图24至图29所示的沉积相变材料层、平整化相变材料层、沉积电极材料层、蚀刻电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图5B所示的相变存储单元260b。在另一个实施例中，执行如图30至图34所示的沉积相变材料层、沉积电极材料层、蚀刻相变材料层和电极材料层、沉积绝缘材料层、以及平整化绝缘材料层的过程，并用可选存储单元部310替换存储单元部300，以提供如图6B所示的相变存储单元280b的另一个实施例。
可以划分和/或结合参考图7至图44描述和阐述的方法的实施例，以制造如图2A、2B、6A、和6B所示的包括形成阶梯式图案的相变材料的存储单元、如图3A至图4B所示的包括阶梯式图案且改变热环境的存储单元、如图5A和图5B所示的使用不同相变材料的包括阶梯式图案的存储单元、或它们的结合。
尽管本文中阐述并描述了特定实施例，但本领域普通技术人员将明白的是，在不脱离本发明的范围的条件下，可以用各种替换和/或等价来实现本文中示出和描述的特定实施例。本申请的目的在于，覆盖本文中讨论的特定实施例的任意修改或改变。所以，希望本发明仅受权利要求及其等同物的限定。

Claims (41)

1.一种存储单元，包括：
第一电极；
第二电极；以及
所述第一电极和所述第二电极之间的相变材料，所述相变材料具有阶梯式编程特性，
其中，所述第一电极、所述第二电极、以及所述相变材料形成了通道式或沟槽式存储单元。
2.根据权利要求1所述的存储单元，进一步包括：
所述第一电极和所述第二电极之间的多个间隔，所述多个间隔限定了所述相变材料中的阶梯式图案。
3.根据权利要求2所述的存储单元，其中，所述相变材料包括多个矩形层或圆筒形层部，所述多个矩形层或圆筒形层部中的每一个由所述多个间隔中的一个或多个限定。
4.根据权利要求2所述的存储单元，进一步包括：
绝缘材料，在横向上包围所述相变材料、所述多个间隔、所述第一电极、以及所述第二电极，所述绝缘材料和所述多个间隔具有相同的导热性。
5.根据权利要求2所述的存储单元，进一步包括：
绝缘材料，在横向上包围所述相变材料、所述多个间隔、所述第一电极、以及所述第二电极，所述多个间隔具有与所述绝缘材料不同的导热性。
6.根据权利要求5所述的存储单元，其中，每个所述间隔包括低k材料。
7.根据权利要求2所述的存储单元，进一步包括：所述多个间隔和所述第一电极之间的扩散壁垒。
8.根据权利要求7所述的存储单元，其中，所述扩散壁垒包括相变材料层。
9.根据权利要求7所述的存储单元，其中，所述扩散壁垒包括接触所述第一电极的相变材料层和接触所述间隔的电极材料层。
10.一种存储单元，包括：
第一电极；
第二电极；
所述第一电极和所述第二电极之间的多个相变部；以及
所述第一电极和所述第二电极之间的多个间隔，所述多个间隔限定了所述多个相变部中的阶梯式图案。
11.根据权利要求10所述的存储单元，其中，每个所述相变部形成了由所述多个间隔中的一个或多个限定的矩形层和圆筒形层之一。
12.根据权利要求10所述的存储单元，进一步包括：
绝缘材料，在横向上包围所述多个相变材料部、所述多个间隔、所述第一电极、以及所述第二电极，所述绝缘材料和所述多个间隔具有相同的导热性。
13.根据权利要求10所述的存储单元，进一步包括：
绝缘材料，在横向上包围所述多个相变材料部、所述多个间隔、所述第一电极、以及所述第二电极，所述多个间隔具有比所述绝缘材料低的导热性。
14.根据权利要求13所述的存储单元，其中，每个所述间隔包括低k材料。
15.根据权利要求10所述的存储单元，进一步包括：
所述多个间隔和所述第一电极之间的扩散壁垒。
16.一种存储单元，包括：
第一电极；
第二电极；
所述第一电极和所述第二电极之间的多个相变材料层，所述多个相变材料层中的至少两个包括不同的相变材料；以及所述第一电极和所述第二电极之间的多个间隔，所述多个间隔限定了所述多个相变材料层中的阶梯式图案。
17.根据权利要求16所述的存储单元，其中，所述多个相变材料层中的至少两个具有不同的结晶温度。
18.根据权利要求16所述的存储单元，其中，每个相变材料层都提供矩形层或圆筒形层部，每个矩形层或圆筒形层部由所述多个间隔中的一个或多个限定。
19.根据权利要求16所述的存储单元，进一步包括：
绝缘材料，在横向上包围所述多个相变材料层、所述多个间隔、所述第一电极、以及所述第二电极。
20.根据权利要求16所述的存储单元，其中，所述多个间隔中的至少一个包括低k材料。
21.根据权利要求16所述的存储单元，进一步包括：
所述多个间隔和所述第一电极之间的扩散壁垒。
22.一种制造存储器的方法，所述方法包括以下步骤：
提供包括第一电极和具有开口的绝缘材料层的晶片；
在所述晶片上沉积第一间隔材料层；
蚀刻所述第一间隔材料层，露出所述开口的底部和部分侧壁，以形成第一间隔；
在所述晶片和所述第一间隔的露出部分上沉积第二间隔材料层；以及
有选择地蚀刻所述第二间隔材料层，以形成短于所述第一间隔的第二间隔。
23.根据权利要求22所述的方法，其中，提供所述晶片包括以下步骤：
提供包括由绝缘材料包围的电极材料的经过预处理的晶片；以及
蚀刻所述电极材料，以形成所述第一电极和所述开口。
24.根据权利要求22所述的方法，其中，提供所述晶片包括以下步骤：
提供包括由绝缘材料包围的所述第一电极的经过预处理的晶片；
在所述经过预处理的晶片上沉积附加绝缘材料；以及
蚀刻所述附加绝缘材料，以露出所述第一电极并形成所述开口。
25.根据权利要求22所述的方法，其中，提供所述晶片包括以下步骤：
提供包括接触扩散壁垒的第一电极和具有露出所述扩散壁垒的开口的绝缘材料层的晶片。
26.根据权利要求25所述的方法，其中，提供所述晶片包括以下步骤：
提供包括扩散壁垒和电极材料层的晶片，其中，所述扩散壁垒包括接触所述第一电极的相变材料层，所述电极材料层接触所述相变材料层。
27.根据权利要求22所述的方法，其中，沉积所述第一间隔材料层包括以下步骤：
沉积具有比所述绝缘材料低的导热性的第一间隔材料。
28.根据权利要求22所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、以及所述第二间隔的露出部分上沉积相变材料层；
蚀刻所述相变材料，以露出所述开口的部分侧壁；
在所述晶片和经过蚀刻的相变材料的露出部分上沉积电极材料层；以及
平整化所述电极材料层，以形成第二电极。
29.根据权利要求22所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、和所述第二间隔的露出部分上沉积相变材料层；
平整化所述相变材料，以露出所述绝缘材料；
在经过平整化的相变材料和露出的绝缘材料上沉积电极材料层；
蚀刻所述电极材料层，露出部分所述绝缘材料，以提供第二电极；
在经过蚀刻的电极材料层和露出的绝缘材料上沉积附加绝缘材料层；以及
平整化所述附加绝缘材料层，以露出所述第二电极。
30.根据权利要求22所述的方法，进一步包括以下步骤：
在所述第一间隔、所述第二间隔、以及所述晶片的露出部分上沉积相变材料层；
在所述相变材料层上沉积电极材料层；
蚀刻所述相变材料层和所述电极材料层，露出所述绝缘材料，以提供第二电极；
在所述经过蚀刻的相变材料层、所述第二电极、以及所述绝缘材料的露出部分上沉积附加绝缘材料层；以及
平整化所述附加绝缘材料层，以露出所述第二电极。
31.根据权利要求22所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、以及所述第二间隔的露出部分上沉积第一相变材料层；
蚀刻所述第一相变材料层，露出所述第一间隔，以形成由所述第二间隔限定的第一相变部；
在所述晶片、所述第一间隔、以及所述第一相变部的露出部分上沉积第二相变材料层，所述第二相变材料层包括不同于所述第一相变材料层的相变材料；以及
蚀刻所述第二相变材料层，露出所述开口的部分侧壁，以形成由所述第一间隔限定的第二相变部。
32.一种制造存储器的方法，所述方法包括以下步骤：
提供包括第一电极和具有开口的绝缘材料层的晶片；
在所述晶片上沉积第一间隔材料层；
蚀刻所述第一间隔材料层，露出所述开口的部分侧壁和底部，以形成第一间隔；
在所述晶片和所述第一间隔的露出部分上沉积蚀刻终止材料层；
在所述蚀刻终止材料层上沉积第二间隔材料层；
蚀刻所述第二间隔材料层，露出部分所述蚀刻终止材料层，以形成短于所述第一间隔的第二间隔；以及
去除所述蚀刻终止材料层的露出部分，以露出所述第一间隔和所述开口的底部部分。
33.根据权利要求32所述的方法，其中，提供所述晶片包括以下步骤：
提供包括由绝缘材料包围的电极材料的经过预处理的晶片；以及
蚀刻所述电极材料，以形成所述第一电极和所述开口。
34.根据权利要求32所述的方法，其中，提供所述晶片包括以下步骤：
提供包括由绝缘材料包围的所述第一电极的经过预处理的晶片；
在所述经过预处理的晶片上沉积附加绝缘材料；以及
蚀刻所述附加绝缘材料，以露出所述第一电极并形成所述开口。
35.根据权利要求32所述的方法，其中，提供所述晶片包括以下步骤：
提供包括第一电极和绝缘材料层的晶片，其中，所述第一电极接触扩散壁垒，所述绝缘材料层具有露出所述扩散壁垒的开口。
36.根据权利要求35所述的方法，其中，提供所述晶片包括以下步骤：
提供包括扩散壁垒和电极材料层的晶片，所述扩散壁垒包括接触所述第一电极的相变材料层，所述电极材料层接触所述相变材料层。
37.根据权利要求32所述的方法，其中，沉积所述第一间隔材料层包括以下步骤：
沉积具有低于所述绝缘材料的导热性的第一间隔材料。
38.根据权利要求32所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、以及所述第二间隔的露出部分上沉积相变材料层；
蚀刻所述相变材料层，以露出所述开口的部分侧壁；
在所述晶片和经过蚀刻的相变材料的露出部分上沉积电极材料层；以及
平整化所述电极材料层，以形成第二电极。
39.根据权利要求32所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、和所述第二间隔的露出部分上沉积相变材料层；
平整化所述相变材料，以露出所述绝缘材料；
在经过平整化的相变材料和露出的绝缘材料上沉积电极材料层；
蚀刻所述电极材料层，露出所述绝缘材料，以提供第二电极；
在所述第二电极和所述露出的绝缘材料上沉积附加绝缘材料层；以及
平整化所述附加绝缘材料层，以露出所述第二电极。
40.根据权利要求32所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、和所述第二间隔的露出部分上沉积相变材料层；
在所述相变材料层上沉积电极材料层；
蚀刻所述相变材料层和所述电极材料层，以露出所述绝缘材料并提供第二电极；
在所述绝缘材料层、经过蚀刻的相变材料层、以及所述第二电极的露出部分上沉积附加绝缘材料层；以及
平整化所述附加绝缘材料层，以露出所述第二电极。
41.根据权利要求32所述的方法，进一步包括以下步骤：
在所述晶片、所述第一间隔、和所述第二间隔的露出部分上沉积第一相变材料层；
蚀刻所述第一相变材料层，露出部分所述绝缘材料和所述第一间隔，以形成由所述第二间隔限定的第一相变部；
在所述晶片、所述第一间隔、以及所述第一相变部的露出部分上沉积第二相变材料层，所述第二相变材料层包括不同于所述第一相变材料层的相变材料；以及
蚀刻所述第二相变材料层，露出部分所述绝缘材料，以形成由所述第一间隔限定的第二相变部。
CNA2007101294572A 2006-07-18 2007-07-17 具有阶梯式编程特性的相变存储单元 Pending CN101110466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/488,422 US8084799B2 (en) 2006-07-18 2006-07-18 Integrated circuit with memory having a step-like programming characteristic
US11/488,422 2006-07-18

Publications (1)

Publication Number Publication Date
CN101110466A true CN101110466A (zh) 2008-01-23

Family

ID=38556639

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101294572A Pending CN101110466A (zh) 2006-07-18 2007-07-17 具有阶梯式编程特性的相变存储单元

Country Status (6)

Country Link
US (1) US8084799B2 (zh)
EP (1) EP1881540A3 (zh)
JP (1) JP4917984B2 (zh)
KR (1) KR20080008266A (zh)
CN (1) CN101110466A (zh)
TW (1) TWI356490B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981721A (zh) * 2008-04-01 2011-02-23 Nxp股份有限公司 多位相变存储单元
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法
CN106410002A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 包括扩散阻挡层的多层结构体、包括其的器件和电子器件

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
US20080090400A1 (en) * 2006-10-17 2008-04-17 Cheek Roger W Self-aligned in-contact phase change memory device
US8163593B2 (en) * 2006-11-16 2012-04-24 Sandisk Corporation Method of making a nonvolatile phase change memory cell having a reduced contact area
US7728318B2 (en) * 2006-11-16 2010-06-01 Sandisk Corporation Nonvolatile phase change memory cell having a reduced contact area
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
KR20080095683A (ko) * 2007-04-25 2008-10-29 삼성전자주식회사 상변화 메모리 소자 및 그 형성 방법
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8105859B2 (en) * 2009-09-09 2012-01-31 International Business Machines Corporation In via formed phase change memory cell with recessed pillar heater
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
KR101766222B1 (ko) 2010-09-17 2017-08-09 삼성전자 주식회사 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법
US8637847B2 (en) * 2011-12-09 2014-01-28 Micron Technology, Inc. Memory cells having a plurality of heaters
US8759807B2 (en) * 2012-03-22 2014-06-24 Micron Technology, Inc. Memory cells
US8853713B2 (en) 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
US9954165B2 (en) * 2015-01-09 2018-04-24 Hewlett Packard Enterprise Development Lp Sidewall spacers
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) * 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10454025B1 (en) * 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
US20220293854A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5340763A (en) * 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7928420B2 (en) * 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
US20070227710A1 (en) * 2006-04-03 2007-10-04 Belady Christian L Cooling system for electrical devices
US7473921B2 (en) * 2006-06-07 2009-01-06 International Business Machines Corporation Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101981721A (zh) * 2008-04-01 2011-02-23 Nxp股份有限公司 多位相变存储单元
CN101981721B (zh) * 2008-04-01 2013-12-25 Nxp股份有限公司 多位相变存储单元
US8649213B2 (en) 2008-04-01 2014-02-11 Nxp B.V. Multiple bit phase change memory cell
CN103066203A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 具有多级单元的相变存储器件及其制造方法
CN106410002A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 包括扩散阻挡层的多层结构体、包括其的器件和电子器件
CN106410002B (zh) * 2015-07-31 2020-06-12 三星电子株式会社 包括扩散阻挡层的多层结构体、包括其的器件和电子器件

Also Published As

Publication number Publication date
EP1881540A2 (en) 2008-01-23
US8084799B2 (en) 2011-12-27
JP2008091870A (ja) 2008-04-17
US20080017894A1 (en) 2008-01-24
JP4917984B2 (ja) 2012-04-18
KR20080008266A (ko) 2008-01-23
TW200807706A (en) 2008-02-01
TWI356490B (en) 2012-01-11
EP1881540A3 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
CN101110466A (zh) 具有阶梯式编程特性的相变存储单元
CN101110467B (zh) 具有阶梯式编程特性的相变存储单元
CN1967897B (zh) 管型相变化存储器形成方法
TWI470847B (zh) 具遏制層之主動材料裝置
CN101110465A (zh) 具有阶梯式编程特性的相变存储单元
CN101232075A (zh) 柱形相变存储单元
EP1724850A2 (en) Low power phase change memory cell with large read signal
US20090029031A1 (en) Methods for forming electrodes in phase change memory devices
CN102820299A (zh) 存储器件
US20090189138A1 (en) Fill-in etching free pore device
CN101685825B (zh) 包含二极管存储器单元的集成电路
US20090316473A1 (en) Integrated circuit including vertical diode
CN101202327A (zh) 具有侧壁接触的相变存储器
CN108666340B (zh) 半导体器件
CN112840460A (zh) 相变存储单元及其制造方法
US20080272354A1 (en) Phase change diode memory
CN112840459B (zh) 相变存储器单元结构及其制造方法
EP2276083B1 (en) Method for fabricating an integrated circuit with line-lithography processes and integrated circuit fabricated with line-lithography processes
US7579210B1 (en) Planar segmented contact
CN113130740A (zh) 存储器器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080123