CN101232075A - 柱形相变存储单元 - Google Patents

柱形相变存储单元 Download PDF

Info

Publication number
CN101232075A
CN101232075A CNA2007103015530A CN200710301553A CN101232075A CN 101232075 A CN101232075 A CN 101232075A CN A2007103015530 A CNA2007103015530 A CN A2007103015530A CN 200710301553 A CN200710301553 A CN 200710301553A CN 101232075 A CN101232075 A CN 101232075A
Authority
CN
China
Prior art keywords
material layer
electrode
phase
memory location
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103015530A
Other languages
English (en)
Inventor
托马斯·哈普
扬·鲍里斯·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda North America Corp
Original Assignee
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda North America Corp filed Critical Qimonda North America Corp
Publication of CN101232075A publication Critical patent/CN101232075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明涉及一种柱形相变存储单元，该柱形相变存储单元包括第一电极、存储位置、和第二电极。存储位置包括相变材料并且接触第一电极。存储位置具有第一截面宽度。

Description

柱形相变存储单元
技术领域
本发明涉及一种柱形相变存储单元。
背景技术
存储器的一种类型是电阻式存储器。电阻式存储器利用存储元件的阻值来存储一个或多个比特的数据。例如，被编程为具有大阻值的存储单元可表示逻辑“1”数据比特值，而被编程为具有小阻值的存储元件可表示逻辑“0”数据比特值。通过将电压脉冲或电流脉冲施加于存储元件来电切换存储元件的阻值。电阻式存储器的一种类型是相变存储器。在电阻存储元件中，相变存储器使用相变材料。
相变存储器基于呈现至少两个不同状态的相变材料。相变材料可用在存储单元中以存储数据比特。相变材料的状态可被称为非晶态和晶态。由于非晶态通常呈现比晶态更大的电阻率，从而可以区分这两个状态。通常，非晶态涉及更加无序的原子结构，而晶态涉及更加有序的晶格。一些相变材料呈现出一种以上的晶态，例如，面心立方(FCC)状态和六方最密堆积(HCP)状态。这两种晶态具有不同的电阻率，并且都可以用于存储数据比特。在以下描述中，非晶态通常是指具有更大电阻率的状态，而晶态通常是指具有更小电阻率的状态。
可以可逆地感应相变材料中的相变。以这种方式，响应于温度变化，存储器可从非晶态转变为晶态以及从晶态转变为非晶态。可以多种方式实现相变材料的温度变化。例如，可将激光引导到相变材料，可以驱动电流通过相变材料，或者可以提供电流通过与相变材料相邻的电阻加热器。以这些方法中的任一种，相变材料的可控加热都将引起相变材料内的可控相变。
可对包括具有由相变材料制成的多个存储单元的存储阵列的相变存储器进行编程，以利用相变材料的存储状态来存储数据。一种在这种相变存储装置中读取和写入数据的方式是控制施加于相变材料的电流和/或电压脉冲。电流和/或电压的等级通常对应于在每个存储单元中的相变材料内所感应的温度。
具有柱形单元结构的相变存储单元的典型制造包括蚀刻工艺。柱形单元结构包括底电极、相变材料、和顶电极。相变存储单元的顶电极的厚度可以不一致，其有助于在晶片上进行不均匀的蚀刻。此外，相变材料的蚀刻速率可以高于顶电极材料的蚀刻速率。蚀刻速率的差异可能导致蚀刻过程过早或者过晚地停止。如果蚀刻过程被过早或者过晚地停止，那么柱形单元可能是不均匀的并且可能导致结构不稳定。
由于上述以及其他原因，存在着对本发明的需求。
发明内容
本发明的一个实施例提供了一种存储单元。该存储单元包括第一电极、存储位置、和第二电极。存储位置包括相变材料并且接触第一电极。存储位置具有第一截面宽度。第二电极接触存储位置并且具有大于第一截面宽度的第二截面宽度。第一电极、存储位置、和第二电极形成柱形相变存储单元。
附图说明
附图是为了进一步理解本发明，以及并入并构成本说明书的一部分。附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。由于参考以下详细描述更好地了解本发明，所以将会容易地理解本发明的其他实施例和本发明的许多预期优点。附图中的元件不一定相对于彼此按比例绘制。相似的参考标号表示相应的类似部件。
图1是示出了存储装置的一个实施例的框图。
图2A是示出了相变存储单元的一个实施例的截面图。
图2B是示出了相变存储单元的另一实施例的截面图。
图3是示出了预处理的晶片的一个实施例的截面图。
图4A是示出了预处理的晶片和相变材料层的一个实施例的截面图。
图4B是示出了预处理的晶片和相变材料层的叠层的一个实施例的截面图。
图5是示出了预处理的晶片、相变材料层和抗蚀剂掩模层的一个实施例的截面图。
图6是示出了经过光阻微调工艺之后的预处理的晶片、相变材料层和抗蚀剂掩模层的一个实施例的截面图。
图7是示出了在蚀刻相变材料层之后的预处理的晶片和存储位置的一个实施例的截面图。
图8是示出了预处理的晶片、存储位置和介电材料层的一个实施例的截面图。
图9A是示出了预处理的晶片、存储位置、介电材料层和绝缘材料层的一个实施例的截面图。
图9B是示出了预处理的晶片、存储位置、介电材料层、蚀刻停止材料层和绝缘材料层的一个实施例的截面图。
图10是示出了在绝缘材料层中蚀刻出一个开口之后的预处理的晶片、存储位置、介电材料层和绝缘材料层的一个实施例的截面图。
图11是示出了预处理的晶片、存储位置、介电材料层和电极材料层的一个实施例的截面图。
图12是示出了在蚀刻电极材料层之后的预处理的晶片、存储位置、介电材料层和第二电极的一个实施例的截面图。
图13A是示出了相变存储单元的另一实施例的截面图。
图13B是示出了相变存储单元的另一实施例的截面图。
图14是示出了预处理的晶片和接触材料层的一个实施例的截面图。
图15是示出了在蚀刻接触材料层之后的预处理的晶片和底接触部的一个实施例的截面图。
图16是示出了预处理的晶片、底接触部和绝缘材料的一个实施例的截面图。
图17是示出了预处理的晶片和绝缘材料层的一个实施例的截面图。
图18是示出了在蚀刻绝缘材料层之后的预处理的晶片和绝缘材料层的一个实施例的截面图。
图19是示出了预处理的晶片、绝缘材料和底接触部的一个实施例的截面图。
图20A是示出了相变存储单元的另一实施例的截面图。
图20B是示出了相变存储单元的另一实施例的截面图。
图21是示出了预处理的晶片的一个实施例的截面图。
图22是示出了预处理的晶片、接触材料层和相变材料层的一个实施例的截面图。
图23是示出了预处理的晶片、接触材料层、相变材料层和抗蚀剂掩模层的一个实施例的截面图。
图24是示出了经过光阻微调工艺之后的预处理的晶片、接触材料层、相变材料层和抗蚀剂掩模层的一个实施例的截面图。
图25是示出了在蚀刻相变材料层之后的预处理的晶片、接触材料层和存储位置的一个实施例的截面图。
图26是示出了预处理的晶片、接触材料层、存储位置和介电材料层的一个实施例的截面图。
图27是示出了对介电材料层和接触材料层进行蚀刻之后的预处理的晶片、底接触部、存储位置和介电材料层的一个实施例的截面图。
图28是示出了预处理的晶片、底接触部、存储位置、介电材料层和绝缘材料的一个实施例的截面图。
图29A是示出了相变存储单元的另一实施例的截面图。
图29B是示出了相变存储单元的另一实施例的截面图。
图30是示出了预处理的晶片、存储位置和介电材料层的一个实施例的截面图。
图31A是示出了相变存储单元的另一实施例的截面图。
图31B是示出了相变存储单元的另一实施例的截面图。
图32A是示出了相变存储单元的另一实施例的截面图。
图32B是示出了相变存储单元的另一实施例的截面图。
图33是示出了预处理的晶片、接触材料层、存储位置和介电材料层的一个实施例的截面图。
图34A是示出了相变存储单元的另一实施例的截面图。
图34B是示出了相变存储单元的另一实施例的截面图。
图35是示出了在对相变材料层以及接触材料层进行蚀刻之后的预处理的晶片、底接触部和存储位置的一个实施例的截面图。
图36是示出了预处理的晶片、底接触部、存储位置和介电材料层的一个实施例的截面图。
具体实施方式
在以下的详细描述中，参考构成本文一部分的附图，其中，通过可以实现本发明的示例性具体实施例示出了附图。对此，参考所描述图的方向使用方向术语(例如，“顶部”、“底部”、“正面”、“背面”、“前端”、“尾部”等)。由于本发明实施例中的元件可以定位于许多不同的方向，因此，方向术语是用来说明而不是用来限制的。可以理解，可利用其他实施例，并且在不背离本发明范围的情况下，可对结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明的，本发明的范围由所附权利要求限定。
图1是示出了存储装置100的一个实施例的框图。存储装置100包括写入电路102、分配电路104、存储单元106a、106b、106c和106d、以及读出电路108。存储单元106a～106d中的每一个都是基于存储单元中相变材料的非晶态和晶态来存储数据的相变存储单元。此外，通过将相变材料编程为具有中间阻值，可将存储单元106a～106d中的每一个编程为两种或者多种状态中的一种状态。为了将存储单元106a～106d中的一个编程为中间阻值，使用适当的写入策略控制与非晶材料共存的结晶材料的量，从而控制单元的电阻。
如文中所使用的，术语“电连接(electrically coupled，又称电耦合)”不是指元件必须直接连接在一起，而是在“电连接”的元件之间可以设置插入元件。
写入电路102通过信号通路110电连接至分配电路104。分配电路104通过信号通路112a～112d电连接至存储单元106a～106d中的每一个。分配电路104通过信号通路112a电连接至存储单元106a。分配电路104通过信号通路112b电连接至存储单元106b。分配电路104通过信号通路112c电连接至存储单元106c。分配电路104通过信号通路112d电连接至存储单元106d。另外，分配电路104通过信号通路114电连接至读出电路108，并且读出电路108通过信号通路116电连接至写入电路102。
存储单元106a～106d中的每一个都包括可以在温度变化的影响下从非晶态变为晶态或从晶态变为非晶态的相变材料。从而，在存储单元106a～106d的一个中与非晶相变材料共存的结晶相变材料的量定义了用于将数据存储到存储装置100内的两个或多个状态。
存储单元106a～106d为柱形存储单元。通常，柱形存储单元包括在制造期间的处理步骤，其中，相变材料被沉积然后被蚀刻，以形成相变材料的独立式部分。在本发明的一个实施例中，通过形成接触第一电极的相变材料存储位置并形成接触相变材料存储位置的第二电极来制造柱形存储单元。通过在电极上沉积相变材料，图样化相变材料，并蚀刻相变材料以形成存储位置来制造相变材料存储位置。然后，通过在相变材料上沉积介电材料和平坦化介电材料由介电材料围绕存储位置。然后，使用一个或多个沉积、图样化和蚀刻过程在存储位置上制造第二电极。
在非晶态下，相变材料呈现出远大于晶态下的电阻率。因此，存储单元106a～106d的两个或多个状态的电阻率是不同的。在一个实施例中，两个或多个状态包括两个状态，并且可以使用二进制，其中，将比特值“0”和“1”分配给两个状态。在一个实施例中，两个或多个状态包括三个状态并且可以使用三进制，其中，将比特值“0”、“1”、和“2”分配给三个状态。在一个实施例中，两个或多个状态包括分配有多比特值(例如，“00”、“01”、“10”、和“11”)的四个状态。在其他实施例中，两个或多个状态可以是在存储单元的相变材料中的任一适当数量的状态。
在一个实施例中，写入电路102通过信号通路110将电压脉冲提供给分配电路104，并且分配电路104通过信号通路112a～112d将电压脉冲可控地引导到存储单元106a～106d。在一个实施例中，分配电路104包括将电压脉冲可控地引导到存储单元106a～106d中每一个的多个晶体管。在其他实施例中，写入电路102通过信号通路110将电流脉冲提供给分配电路104，并且分配电路104通过信号通路112a～112d将电流脉冲可控地引导到存储单元106a～106d。
读出电路108通过信号通路114读取存储单元106a～106d的两个或者多个状态中的每一个。分配电路104通过信号通路112a～112d可控地引导在读出电路108和存储单元106a～106d之间的读取信号。在一个实施例中，分配电路104包括可控地引导在读出电路108和存储单元106a～106d之间的读取信号的多个晶体管。在一个实施例中，为了读取一个存储单元106a～106d的阻值，读出电路108提供流过一个存储单元106a～106d的电流并且读出电路108读取越过那个存储单元106a～106d的电压。在一个实施例中，读出电路108提供越过一个存储单元106a～106d的电压并且读取流过那个存储单元106a～106d的电流。在一个实施例中，写入电路102提供越过一个存储单元106a～106d的电压并且读出电路108读取流过那个存储单元106a～106d的电流。在一个实施例中，写入电路102提供读取流过一个存储单元106a～106d的电流并且读出电路108读取越过那个存储单元106a～106d的电压。
为了对存储装置100内的存储单元106a～106d进行编程，写入电路102生成用于加热目标存储单元中的相变材料的电流或电压脉冲。在一个实施例中，写入电路102生成适当的电流或电压脉冲，其被馈送到分配电路104中并被分配给适当的目标存储单元106a～106d。基于存储单元是否被设置或重置来控制电流或电压脉冲的大小和周期。通常，存储单元的“设置”操作是将目标存储单元的相变材料加热到其结晶温度(但低于其熔化温度)之上足够长时间以实现晶态或者部分晶态和部分非晶态。通常，存储单元的“重置”操作是将目标存储单元的相变材料加热到其熔化温度之上，然后迅速淬火冷却相变材料，从而实现非晶态或者部分非晶态和部分晶态。
图2A示出了相变存储单元200a的一个实施例的截面图。相变存储单元200a包括第一电极202、相变材料204、第二电极206、介电材料210a和绝缘材料208。相变材料204提供用于存储一个或多个比特数据的存储位置。第一电极202接触相变材料204，并且相变材料204接触第二电极206。在一个实施例中，第一电极202和第二电极206具有比相变材料204更大的截面宽度。介电材料210a侧面完全包围相变材料204。绝缘材料208侧面完全包围第一电极202和第二电极206。在一个实施例中，每个存储单元106a～106d都与相变存储单元200a相似。
绝缘材料208可以是任何合适的绝缘体，诸如像SiO2、SiOx、SiN、掺氟的矽玻璃(FSG)、硼磷硅玻璃(BPSG)、硼硅酸盐玻璃(BSG)或者低k材料。介电材料210a可以是任何合适的介电材料，诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG或者低K材料。在一个实施例中，介电材料210a和绝缘材料208包括相同的材料。在另一实施例中，介电材料210a具有比绝缘材料208更低的导热系数。第一电极202和第二电极206可以是任意合适的电极材料，诸如像TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN或者Cu。
根据本发明，相变材料204可以由多种材料构成。通常，包含来自元素周期表第VI族的一种或者多种元素的硫化物合金被用作该材料。在一个实施例中，存储单元200a的相变材料204由诸如GeSbTe、SbTe、GeTe或者AgInSbTe的硫属化物复合材料构成。在另一实施例中，相变材料204是不含硫族元素的，诸如GeSb、GaSb、InSb、或者GeGaInSb。在其他实施例中，相变材料204由包括元素Ge、Sb、Te、Ga、As、In、Se、和S中的一种或多种的任何合适的材料制成。
诸如像晶体管或者二极管的有源器件的选择装置被连接至第一电极202或第二电极206以控制施加到第一电极202或第二电极206中的另一个进而到相变材料204的电流或电压脉冲，从而设置或者重置相变材料204。
在相变存储单元200a的操作期间，电流或电压脉冲被施加到第一电极202和第二电极206之间以对相变存储单元200a进行编程。在相变存储单元200a的设置操作期间，设置电流或电压脉冲能够选择性地到达第一电极202并且穿过相变材料204将其发送，从而将其加热到其结晶温度(但通常低于其熔化温度)之上。以这种方法，在设置操作期间，相变材料204达到晶态或者部分晶态和部分非晶态。在相变存储单元200a的重置操作期间，重置电流或电压脉冲可以选择性地到达第一电极202并穿过相变材料204将其发送。重置电流或电压将相变材料204快速加热到其熔化温度之上。在切断电流或电压脉冲之后，相变材料204被迅速地淬火冷却到非晶态或者部分非晶态和部分晶态中。
图2B示出了相变存储单元200b的另一实施例的截面图。相变存储单元200b与之前参考图2A描述和示出的相变存储单元200a相似，除了相变存储单元200b包括蚀刻停止材料层212和相变材料层叠层204a-204c。蚀刻停止材料层212用于在制造相变存储单元200b期间在制造第二电极206时防止过蚀刻到相变材料204中。在一个实施例中，每个存储单元106a-106b都与相变存储单元200b相似。
相变材料层叠层204a-204c包括两个或多个相变材料层。至少两个相变材料层204a-204c包括不同相变材料。在一个实施例中，在相邻的相变材料层204a-204c之间和/或相变材料层叠层204a-204c和第一电极202之间和/或相变材料层叠层204a-204c和第二电极206之间沉积诸如TiN、GeTe、或其他适当材料的扩散势垒层。相变存储单元200b的操作与相变存储单元200a相似。
下列图3-图12示出了用于制造诸如之前参考图2A描述和示出的相变存储单元200a和之前参考图2B描述和示出的相变存储单元200b的相变存储单元的方法的多个实施例。
图3示出了预处理的晶片220的一个实施例的截面图。预处理的晶片220包括第一电极202、绝缘材料208a、和下晶片层(未示出)。在一个实施例中，第一电极202是诸如钨插塞、铜插塞、TiN插塞、TaN插塞、Al插塞或者其他适当的传导材料插塞的接触插塞。在另一实施例中，第一电极202是包括TiN、TaN、TiAlN、TiSiN、TaSiN或者TaAlN的专用接触电极。第一电极202由诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料208a侧面地围绕，从而使第一电极202与相邻的装置特征电绝缘。
图4A示出了预处理的晶片220和相变材料层203的一个实施例的截面图。诸如硫属化物复合材料或者其他适当相变材料的相变材料被沉积在预处理的晶片220之上，以提供相变材料层203。使用化学汽相沉积(CVD)、原子层沉积(ALD)、有机金属化学汽相沉积(MOCVD)、等离子沉积(PVD)、喷射沉积(JVD)或者其他的沉积技术来沉积相变材料层203。
图4B示出了预处理的晶片220和相变材料层203a-203c的叠层的一个实施例的截面图。在一个实施例中，相变材料层203a-203c的叠层用于替代在图4A中示出的单个相变材料层203。诸如硫属化物复合材料或者其他适当的相变材料的第一相变材料被沉积在预处理的晶片220上，以提供第一相变材料层203a。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积第一相变材料层203a。
诸如硫属化物复合材料或者其他适当的相变材料的第二相变材料被沉积在第一相变材料层203a上，以提供第二相变材料层203b。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积第二相变材料层203b。
诸如硫属化物复合材料或者其他适当的相变材料的第三相变材料被沉积在第二相变材料层203b上，以提供第三相变材料层203c。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积第三相变材料层203c。在另一实施例中，在预处理的晶片220上沉积其他适当数量的相变材料层。
在一个实施例中，在相邻的相变材料层203a-203c之间、和/或在相变材料层叠层203a-203c和第一电极202之间、和/或在相变材料层叠层203a-203c的顶部之上沉积诸如TiN、GeTe或者其他适当材料的扩散势垒层。尽管说明书的剩余部分描述了利用单个相变材料层来制造相变存储单元的方法的实施例，但是相变材料层203a-203c的叠层可用于替代在图4A中示出的单个相变材料层203。
图5示出了预处理的晶片220、相变材料层203和抗蚀剂掩模层222a的一个实施例的截面图。使用旋涂(spin on)或者其他适当的技术来在相变材料层203上沉积抗蚀剂材料。通过使用光刻法或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀剂掩模层222a。在一个实施例中，抗蚀剂掩模层222a基本中心地位于第一电极202之上。
图6示出了经过光阻微调工艺之后的预处理的晶片220、相变材料层203和抗蚀剂掩模层222b的一个实施例的截面图。利用光阻微调工艺(resist trim process)来修整抗蚀剂掩模层222a，以提供具有比抗蚀剂掩模层222a的截面宽度更小的抗蚀剂掩模层222b。在一个实施例中，光阻微调工艺提供具有亚光刻截面宽度的抗蚀剂掩模层222b。
在另一实施例中，替代参考图5和图6描述和示出的抗蚀剂掩模层和光阻微调工艺，可以使用硬质掩模工艺。诸如SiO2、SiOx、SiN、FSG、BPSG、BSG或者其他适当的硬质掩模材料的硬质掩模材料被沉积到相变材料层203(图5)之上，以提供硬质掩模材料层。可使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积硬质掩模材料层。
使用旋涂或者其他适当的技术来将抗蚀剂材料沉积在硬质掩模材料层上。使用光刻法或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀剂掩模层。在一个实施例中，抗蚀剂掩模层基本中心地位于第一电极202之上。蚀刻硬质掩模材料层的未由抗蚀剂掩模层保护的部分，以提供硬质掩模。在一个实施例中，在蚀刻硬质掩模材料层之前，抗蚀剂掩模层被如参照图6描述的那样来修整。
在另一实施例中，在蚀刻之后使用修整工艺来修整硬质掩模材料层，以提供具有较小截面宽度的硬质掩模。在一个实施例中，修整工艺提供具有亚光刻截面宽度的硬质掩模。在一个实施例中，在修整硬质掩模之后剥离抗蚀剂掩模层。在另一实施例中，在修整硬质掩模之前剥离抗蚀剂掩模层。在接下来的描述中，硬质掩模被用于替代抗蚀剂掩模层222b。
图7示出了在对相变材料层203进行蚀刻之后的预处理的晶片220和存储位置204的一个实施例的截面图。蚀刻相变材料层203未由抗蚀剂掩模层222b保护的部分，以露出预处理的晶片220并且提供相变材料存储位置204。然后，去除抗蚀剂掩模层222b。
图8示出了预处理的晶片220、存储位置204和介电材料层210a的一个实施例的截面图。诸如SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的介电材料被沉积到存储位置204和预处理的晶片220的露出部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积介电材料。使用化学机械研抛光技术(CMP)或者其他适当的研抛光技术来平坦化介电材料，以露出存储位置204并提供介电材料层210a。在一个实施例中，介电材料层210a和绝缘材料208a包括相同的材料。在另一实施例中，介电材料层210a具有比绝缘材料208a低的热导率。
图9A示出了预处理的晶片220、存储位置204、介电材料层210a和绝缘材料层208b的一个实施例的截面图。诸如SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积到存储位置204和介电材料层210a的露出部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积绝缘材料层208b。
图9B示出了预处理的晶片220、存储位置204、介电材料层210a、蚀刻停止材料层212a和绝缘材料层208b的一个实施例的截面图。在一个实施例中，蚀刻停止材料层212a和绝缘材料层208b被用来替代在图9A中示出的绝缘材料层208b。诸如SiN或者他适当的蚀刻停止材料的蚀刻停止材料层被沉积在介电材料层210a和存储位置204的露出部分之上，以提供蚀刻停止材料层212a。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积蚀刻停止材料层212a。
诸如SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积在蚀刻停止材料层212a之上，以提供绝缘材料层208b。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积绝缘材料层208b。尽管说明书的剩余部分描述不使用绝缘材料层208b之下的蚀刻停止材料层212a来制造相变存储单元的方法的实施例，但是在图9B中示出的蚀刻停止材料层212a和绝缘材料层208b可被用于替代在图9A中示出的绝缘材料层208b。
图10示出了在绝缘材料层208b中蚀刻出一个开口224之后的预处理的晶片220、存储位置204、介电材料层210a和绝缘材料层208c的一个实施例的截面图。绝缘材料层208c被蚀刻以露出存储位置204并提供开口224。在一个实施例中，开口224基本中心地位于存储位置204之上。
诸如TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN、Cu或者其他适当的电极材料的电极材料被沉积在存储位置204、介电材料层210a和绝缘材料层208c的露出部分之上。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积电极材料层。使用CMP或者其他适当的研抛光技术来平坦化电极材料层，以露出绝缘材料层208c并形成第二电极206。该过程提供如图2A所示的相变存储单元200a和如图2B所示的相变存储单元200b。
下列图11和图12示出了用于制造第二电极206的另一实施例，其可被用于替代参考图9A-10所描述的过程。
图11示出了预处理的晶片220、存储位置204、介电材料层210a和电极材料层206a的一个实施例的截面图。诸如TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN、Cu或者其他适当的电极材料的电极材料被沉积在存储位置204和介电材料层210a的露出的部分之上，以提供电极材料层206a。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积电极材料层206a。
图12示出了在蚀刻电极材料层206a之后的预处理的晶片220、存储位置204、介电材料层210a和第二电极206的一个实施例的截面图。电极材料层206a被蚀刻，以露出介电材料层210a并提供第二电极206。在一个实施例中，第二电极206基本上居中地在存储位置204之上。
诸如SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积在介电材料层210a和第二电极206的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积绝缘材料。使用CMP或者其他适当的研抛光技术来平坦化绝缘材料，以露出第二电极206并提供如图2A所示的相变存储单元200a或者如图2B所示的相变存储单元200b。
图13A示出了相变存储单元230a的另一实施例的截面图。相变存储单元230a与之前参考图2A描述和示出的相变存储单元200a相似，除了相变存储单元230a包括底接触部(bottom contact)或者电极232。底接触部232接触第一电极202和相变材料204。底接触部232完全由绝缘材料208侧面地围绕。底接触部232包括任意合适的电极材料，诸如像TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN或者Cu。在一个实施例中，每个存储单元106a-106c都与相变存储单元230a相似。相变存储单元230a的操作与相变存储单元200a相似。
图13B示出了相变存储单元203b的另一实施例的截面图。相变存储单元203b与之前参考图13A描述和示出的相变存储单元230a相似，除了相变存储单元203b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106c都与相变存储单元230b相似。相变存储单元230b的操作与相变存储单元200a相似。
下面的图14-19示出了用于制造诸如像之前参考图13A描述和示出的相变存储单元230a和之前参考图13B描述和示出的相变存储单元230b的相变存储单元的方法的实施例。以如之前参考图3描述和示出的预处理的晶片220开始制造过程。
图14示出了预处理的晶片220和接触材料层232a的一个实施例的截面图。诸如像TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN、Cu或者其他适当的电极材料的电极材料被沉积在预处理的晶片220之上，以提供接触材料层232a。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积接触材料层232a。
图15示出了在蚀刻接触材料层232a之后的预处理的晶片220和底接触部232的一个实施例的截面图。接触材料层232a被蚀刻以露出预处理的晶片220并提供底接触部232。在一个实施例中，底接触部232基本中心地处于第一电极202之上。在一个实施例中，底接触部232完全覆盖第一电极202的顶部。在另一实施例中，底接触部232部分地覆盖第一电极202的顶部。
图16示出了预处理的晶片220、底接触部232和绝缘材料层208d的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积到预处理的晶片220和底接触部232的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积绝缘材料。使用CMP或者其他适当的研抛光技术来平坦化绝缘材料，以露出底接触部232并且提供绝缘材料层208d。
下面的图17-19示出了用于制造底接触部232的过程的另一实施例，其可以被用于替代参考图14-16描述和示出的过程。
图17示出了预处理的晶片220和绝缘材料层208e的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积到预处理的晶片220上，以提供绝缘材料层208e。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积绝缘材料层208e。
图18示出了在蚀刻绝缘材料层208e中蚀刻出开口234之后的预处理的晶片220和绝缘材料层208d的一个实施例的截面图。绝缘材料层208e被蚀刻以露出第一电极202并且提供开口234。在一个实施例中，开口234完全地露出第一电极202的顶部。在另一实施例中，开口234部分地露出第一电极202的顶部。
图19示出了预处理的晶片220、绝缘材料208d和底接触部232的一个实施例的截面图。诸如像TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN、Cu或者其他适当的电极材料的电极材料被沉积在绝缘材料208d和预处理的晶片220的露出的部分上。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积电极材料层。使用CMP或者其他适当的研抛光技术来平坦化电极材料层，以露出绝缘材料层208d并形成底接触部232。然后，使用预处理的晶片220和底接触部232来执行之前参考图4A-12描述的过程，以制造在图13A中示出的相变存储单元230a或者在图13b中示出的相变存储单元230b。
图20A示出了相变存储单元240a的另一实施例的截面图。相变存储单元240a与之前参考图13A描述和示出的相变存储单元230a相似，除了在相变存储单元240a中，介电材料层210a被介电材料层210b代替，其被绝缘材料208侧面地围绕。在一个实施例中，每个存储单元106a-106b都与相变存储单元240a相似。相变存储单元240a的操作与相变存储单元200a相似。
图20B示出了相变存储单元240b的另一实施例的截面图。相变存储单元240b与之前参考图20A描述和示出的相变存储单元240a相似，除了相变存储单元240b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与相变存储单元240b相似。相变存储单元240b的操作与相变存储单元200a相似。
下面的图21-28示出了用于制造诸如像之前参考图20A描述和示出的相变存储单元240a和之前参考图20B描述和示出的相变存储单元240b的相变存储单元的方法的一个实施例。
图21示出了预处理的晶片220的一个实施例的截面图。预处理的晶片220包括第一电极202、绝缘材料208a和下晶片层(未示出)。在一个实施例中，第一电极202是诸如像钨插塞、铜插塞、TiN插塞、TaN插塞、Al插塞或者其他适当的导电材料插塞的接触插塞。在另一实施例中，第一电极202是包括TiN、TaN、TiAlN、TiSiN、TaSiN或者TaAlN的专用接触电极。第一电极202由诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料208a侧面地围绕，从而将第一电极202与相邻的器件电绝缘。
图22示出了预处理的晶片220、接触材料层232a和相变材料层203的一个实施例的截面图。诸如像TiN、TaN、W、Al、TiSiN、TiAlN、TaSiN、TaAlN、WN、Cu或者其他适当的电极材料的电极材料被沉积在预处理的晶片220上，以提供接触材料层232a。使用CVD、ALD、MOCVD、PVD、JVP、或者其他适当的沉积技术来沉积接触材料层232a。
诸如像硫属化物复合材料或者其他适当的相变材料的相变材料被沉积在接触材料层232a之上，以提供相变材料层203。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积相变材料层203。
图23示出了预处理的晶片220、接触材料层232a、相变材料层203和抗蚀剂掩模层222a的一个实施例的截面图。使用旋涂(spinon)或者其他适当的技术来在相变材料层203上沉积抗蚀剂材料。通过光刻法或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀剂掩模层222a。在一个实施例中，抗蚀剂掩模层222a基本中心地处于第一电极202之上。
图24示出了经过光阻微调工艺之后的预处理的晶片220、接触材料层232a、相变材料层203和抗蚀剂掩模层222b的一个实施例的截面图。通过光阻微调工艺来修整抗蚀剂掩模层222a，以提供比抗蚀剂掩模层222a的截面宽度小的抗蚀剂掩模层222b。在一个实施例中，光阻微调工艺提供具有亚光刻截面宽度的抗蚀剂掩模层222b。
在另一实施例中，替代参考图23和图24描述和示出的抗蚀剂掩模层和光阻微调工艺，可以使用硬质掩模工艺。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG或者其他适当的硬质掩模材料的硬质掩模材料被沉积到相变材料层203(图23)之上，以提供硬质掩模材料层。可使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积硬质掩模材料层。
使用旋涂或者其他适当的技术来将抗蚀剂材料沉积在硬质掩模材料层之上。使用光刻法或者其他适当的技术来图样化抗蚀剂材料，以提供抗蚀剂掩模层。在一个实施例中，抗蚀剂掩模层基本中心地处于第一电极202之上。硬质掩模材料层的未由抗蚀剂掩模层保护的部分被蚀刻，以提供硬质掩模。在一个实施例中，在蚀刻硬质掩模材料层之前，如之前参考图24所描述的那样来修整抗蚀剂掩模层。
在另一实施例中，在使用修整工艺(trim process)蚀刻之后来修整硬质掩模材料层，以提供具有较小截面宽度的硬质掩模。在一个实施例中，修整工艺提供具有亚光刻截面宽度的硬质掩模。在一个实施例中，在硬质掩模修整之后剥离抗蚀剂掩模层。在另一实施例中，在硬质掩模修整之前剥离抗蚀剂掩模层。在下面的描述中，硬质掩模被用于替代抗蚀剂掩模层222b。
图25示出了在蚀刻相变材料层203之后的预处理的晶片220、接触材料层232a和存储位置204的一个实施例的截面图。硬质掩模材料层203的未由抗蚀剂掩模层222b保护的部分被蚀刻，以露出接触材料层232a并且提供相变材料存储位置204。然后，抗蚀剂掩模层222b被移除。
图26示出了预处理的晶片220、接触材料层232a、存储位置204和介电材料层210a的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的介电材料被沉积到预处理的晶片220和存储位置204的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积介电材料。使用CMP或者其他适当的研抛光技术来平坦化介电材料，以露出存储位置204并提供介电材料层210a。在一个实施例中，介电材料层210a和绝缘材料208a包括相同的材料。在另一实施例中，介电材料层210a具有比绝缘材料208a低的导热系数。
图27示出了对介电材料层210a和接触材料层232a进行蚀刻之后的预处理的晶片220、底接触部232、存储位置204和介电材料210b的一个实施例的截面图。介电材料层210a和接触材料层232a被蚀刻以露出预处理的晶片220并且提供介电材料层210b和底接触部232。
图28示出了预处理的晶片220、底接触部232、存储位置204、介电材料层210b和绝缘材料208f的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的绝缘材料被沉积在预处理的晶片220、底接触部232、介电材料层210b和存储位置204的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积绝缘材料。使用CMP或者其他适当的研抛光技术来平坦化绝缘材料，以露出存储位置204和介电材料层210b，以提供绝缘材料层208f。然后，执行之前参考图9A-12描述的过程，以制造如在图20A中示出的相变存储单元240a或者如在图20B中示出的相变存储单元240b的第二电极206。
图29A示出了相变存储单元的另一实施例250a的截面图。相变存储单元250a与之前参考图2A描述和示出的相变存储单元200a相似，除了在相变存储单元250a中，介电材料层210a被介电材料层210c代替。介电材料层210c包围相变材料204并且包围第二电极206的底部部分。在一个实施例中，每个存储单元106a-106b都与相变存储单元250a相似。相变存储单元250a的操作与相变存储单元200a相似。
图29B示出了相变存储单元250b的另一实施例的截面图。相变存储单元250b与之前参考图29A描述和示出的相变存储单元250a相似，除了相变存储单元250b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与相变存储单元250b相似。相变存储单元250b的操作与相变存储单元200a相似。
下面的图30示出了用于制造诸如像之前参考图29A描述和示出的相变存储单元250a和之前参考图29B描述和示出的相变存储单元250b的相变存储单元的方法的一个实施例。由执行参考图3-7描述和示出的步骤开始制造过程。
图30示出了预处理的晶片220、存储位置204和介电材料层210d的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的介电材料被沉积到预处理的晶片220和存储位置204的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积介电材料。使用CMP或者其他适当的研抛光技术来平坦化介电材料而不露出存储位置204，以提供介电材料层210d。
通过盖住存储位置204的介电材料层210d的部分来防止存储位置204被平坦化。在一个实施例中，介电材料210d和绝缘材料208a包括相同的材料。在另一实施例中，介电材料层210d具有比绝缘材料208a低的导热系数。然后，执行之前参考图9A-10描述的过程，以制造第二电极206，除了介电材料层210d也被蚀刻以提供在图10中示出的开口224。该过程被用于制造在图29A中示出的相变存储单元250a和在图29B中示出的相变存储单元250b。
图31A示出了相变存储单元260a的另一实施例的截面图。相变存储单元260a与之前参考图29A描述和示出的相变存储单元250a相似，除了相变存储单元260a包括如之前参考在图13A中示出的相变存储单元230a所描述的底接触部232。在一个实施例中，每个存储单元106a-106b都与相变存储单元260a相似。相变存储单元260a的操作与相变存储单元200a相似。
图31B示出了相变存储单元260b的另一实施例的截面图。相变存储单元260b与之前参考图31A描述和示出的相变存储单元260a相似，除了相变存储单元260b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与相变存储单元260b相似。相变存储单元260b的操作与相变存储单元200a相似。
使用之前参考图14-16(制造底接触部232)、图30(制造存储位置204和介电材料层210c)以及图9A-10(制造第二电极206)所描述和示出的过程来制造相变存储单元260a和相变存储单元206b。
图32A示出了相变存储单元270a的另一实施例的截面图。相变存储单元270a与之前参考图13A描述和示出的相变存储单元230a相似，除了在相变存储单元270a中，介电材料层210a被介电材料层210e代替。介电材料层210e包围相变材料204并且包围第二电极206的底部部分。介电材料层210e由绝缘材料208侧面地围绕。在一个实施例中，每个存储单元106a-106b都与相变存储单元270a相似。相变存储单元270a的操作与相变存储单元200a相似。
图32B示出了相变存储单元270b的另一实施例的截面图。相变存储单元270b与之前参考图32A描述和示出的相变存储单元270a相似，除了相变存储单元270b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与相变存储单元270b相似。相变存储单元270b的操作与相变存储单元200a相似。
接下来在图33中示出了用于制造诸如像之前参考图32A描述和示出的相变存储单元270a和之前参考图32B描述和示出的相变存储单元270b的相变存储单元的方法的一个实施例。通过执行之前参考图21-25所描述和示出的步骤来开始制造过程。
图33示出了示出了预处理的晶片220、接触材料层232a、存储位置204和介电材料层210d的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的介电材料被沉积到存储位置204和接触材料层232a的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积介电材料。使用CMP或者其他适当的研抛光技术来平坦化介电材料，而不露出存储位置204，以提供介电材料层210d。
通过盖住存储位置204的介电材料层210d的部分来防止存储位置204被平坦化。在一个实施例中，介电材料210d和绝缘材料208a包括相同的材料。在另一实施例中，介电材料层210d具有比绝缘材料208a低的导热系数。然后，执行之前参考图27-28(蚀刻介电材料层210d和接触材料层232a)和图9A-10(制造第二电极206)描述的过程，除了介电材料210d同样被蚀刻，以提供在图10中示出的开口224之外。该过程被用于制造在图32A中示出的相变存储单元270a和在图32B中示出的相变存储单元270b。
图34A示出了相变存储单元280a的另一实施例的截面图。相变存储单元280a与之前参考图13A描述和示出的相变存储单元230a相似，除了在相变存储单元280a中，底接触部232具有与相变材料204相同的截面宽度并且相变材料204和底接触部232都由介电材料层210f侧面地围绕。在一个实施例中，每个存储单元106a-106b都与相变存储单元280a相似。相变存储单元280a的操作与相变存储单元200a相似。
图34B示出了相变存储单元280b的另一实施例的截面图。相变存储单元280b与之前参考图34A描述和示出的相变存储单元280a相似，除了相变存储单元280b包括如之前参考在图2B中示出的相变存储单元200b所描述的蚀刻停止材料层212和相变材料层叠层204a-204c。在一个实施例中，每个存储单元106a-106b都与相变存储单元280b相似。相变存储单元280b的操作与相变存储单元200a相似。
接下来在图35中示出了用于制造诸如像之前参考图34A描述和示出的相变存储单元280a和之前参考图34B描述和示出的相变存储单元280b的相变存储单元的方法的一个实施例。通过执行之前参考图21-24所描述和示出的步骤来开始制造过程。
图35示出了对相变材料层203以及接触材料层232a进行蚀刻之后的预处理的晶片220、底接触部232和存储位置204的一个实施例的截面图。接触材料层232a和相变材料层203的未由抗蚀剂掩模层222b保护的部分被蚀刻，以露出预处理的晶片220并且提供相变材料存储位置204和底接触部232。然后，抗蚀剂掩模层222b被移除。
图36示出了预处理的晶片220、底接触部232、存储位置204和介电材料层210f的一个实施例的截面图。诸如像SiO2、SiOx、SiN、FSG、BPSG、BSG、低k材料或者其他适当的介电材料的介电材料被沉积到预处理的晶片220、底接触部232和存储位置204的露出的部分之上。使用CVD、ALD、MOCVD、PVD、JVP或者其他适当的沉积技术来沉积介电材料。使用CMP或者其他适当的研抛光技术来平坦化介电材料，以露出存储位置204并且提供介电材料层210f。在一个实施例中，介电材料层210f和绝缘材料208a包括相同的材料。在另一实施例中，介电材料层210f具有比绝缘材料208a低的导热系数。然后，执行之前参考图9A-12描述的过程，以制造如在图34A中示出的相变存储单元280a或者如在图20B中示出的相变存储单元280b的第二电极206。
本发明的实施例提供了用于制造柱形相变存储单元的制造过程。使用第一沉积、图样化和蚀刻工艺来制造用于每个存储单元的相变材料存储位置。在形成相变材料存储位置之后，使用第二沉积、图样化和蚀刻工艺来制造接触存储位置的第二电极。以该方式，在制造过程中保持了存储单元的结构完整性。
尽管这里已经示出和描述了具体实施例，但本领域的技术人员很容易认识到，在不背离本发明精神的前提下，可以进行各种替换和/或等同实施来代替所示和所述的具体实施例。本申请旨在覆盖这里所述具体实施例的任何改变和变化。因此，本发明仅由权利要求及其等同物来限定。

Claims (67)

1.一种存储单元，包括：
第一电极；
存储位置，包括相变材料并接触所述第一电极，所述存储位置具有第一截面宽度；以及
第二电极，接触所述存储位置，所述第二电极具有比所述第一截面宽度大的第二截面宽度，
其中，所述第一电极、所述存储位置和所述第二电极形成柱形相变存储单元。
2.根据权利要求1所述的存储单元，其中，所述存储位置包括相变材料层的叠层。
3.根据权利要求1所述的存储单元，其中，所述相变材料包括Ge、Sb、Te、Ga、As、In、Se、和S中的至少一种。
4.据权利要求1所述的存储单元，还包括：
绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分。
5.根据权利要求1所述的存储单元，还包括：
绝缘材料，侧面地围绕所述第二电极的第一部分；以及
介电材料，侧面地围绕所述第二电极的第二部分。
6.根据权利要求1所述的存储单元，还包括：
绝缘材料，侧面地围绕所述第二电极的第一部分；
介电材料，侧面地围绕所述第二电极的第二部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第三部分。
7.一种存储单元，包括：
第一电极；
接触部，接触所述第一电极；
存储位置，包括相变材料并接触所述接触部，所述存储位置具有第一截面宽度；以及
第二电极，接触所述存储位置，所述具有比所述第一截面宽度大的第二截面宽度，
其中，所述第一电极、所述接触部、所述存储位置和所述第二电极形成柱形相变存储单元。
8.根据权利要求7所述的存储单元，其中，所述存储位置包括相变材料层的叠层。
9.根据权利要求7所述的存储单元，其中，所述相变材料包括Ge、Sb、Te、Ga、As、In、Se、和S中的至少一种。
10.根据权利要求7所述的存储单元，其中，所述接触部具有与所述第一截面宽度基本相等的截面宽度。
11.根据权利要求7所述的存储单元，还包括：
绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分。
12.根据权利要求7所述的存储单元，其中，所述接触部具有比所述第一截面宽度大的截面宽度。
13.根据权利要求12所述的存储单元，还包括：
第一绝缘材料，侧面地围绕所述接触部；以及
介电材料，侧面地围绕所述存储位置。
14.根据权利要求13所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极。
15.据权利要求13所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分。
16.根据权利要求13所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分，
其中，所述介电材料侧面地围绕所述第二电极的第二部分。
17.根据权利要求13所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分，
其中，所述介电材料侧面地围绕所述第二电极的第三部分。
18.根据权利要求7所述的存储单元，还包括：
介电材料，侧面地围绕所述存储位置；以及
第一绝缘材料，侧面地围绕所述介电材料和所述接触部。
19.根据权利要求18所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极。
20.根据权利要求18所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分。
21.根据权利要求18所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分，
其中，所述介电材料侧面地围绕所述第二电极的第二部分。
22.根据权利要求18所述的存储单元，还包括：
第二绝缘材料，侧面地围绕所述第二电极的第一部分；以及
蚀刻停止层，侧面地围绕所述第二电极的第二部分，
其中，所述介电材料侧面地围绕所述第二电极的第三部分。
23.一种用于制造存储单元的方法，所述方法包括：
提供包括第一电极的晶片；
在所述晶片上沉积相变材料层；
蚀刻所述相变材料层，以形成存储位置；
在所述晶片和所述存储位置的露出部分上沉积第一绝缘材料层；
平坦化所述第一绝缘材料层，以露出所述存储位置；以及
制造接触所述存储位置的第二电极。
24.根据权利要求23所述的方法，其中，制造所述第二电极包括：
在所述平坦化的第一绝缘材料层和所述存储位置上沉积第二绝缘材料层；
在所述第二绝缘材料层中蚀刻出第一开口，以露出所述存储位置；
在所述蚀刻的第二绝缘材料层和所述存储位置的露出部分上沉积第一电极材料层；以及
平坦化所述第一电极材料层，以形成所述第二电极。
25.根据权利要求24所述的方法，还包括：
在沉积所述第二绝缘材料层之前，在所述平坦化的第一绝缘材料层和所述存储位置上沉积蚀刻停止材料层；以及
在所述第二绝缘材料层中蚀刻出所述第一开口之后，蚀刻所述蚀刻停止材料层，以露出所述存储位置。
26.根据权利要求23所述的方法，其中，制造所述第二电极包括：
在所述平坦化的第一绝缘材料层和所述存储位置的露出部分上沉积第一电极材料层；
蚀刻所述第一电极材料层，以形成所述第二电极；
在所述平坦化的第一绝缘材料层和所述第二电极的露出部分上沉积第二绝缘材料层；以及
平坦化所述第二绝缘材料层，以露出所述第二电极。
27.根据权利要求23所述的方法，其中，沉积所述相变材料层包括沉积相变材料层的叠层。
28.根据权利要求23所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积抗蚀剂材料层；
图样化所述抗蚀剂材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
29.根据权利要求28所述的方法，其中，图样化所述抗蚀剂材料层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
30.根据权利要求23所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积硬质掩模材料层；
蚀刻所述硬质掩模材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
31.根据权利要求30所述的方法，还包括：
修整所述掩模，以提供具有亚光刻截面宽度的掩模。
32.根据权利要求23所述的方法，其中，提供包括所述第一电极的所述晶片包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第一电极材料层；
蚀刻所述第一电极材料层，以形成所述第一电极；
在所述预处理的晶片和所述第一电极的露出部分上沉积第二绝缘材料层；以及
平坦化所述第二绝缘材料层，以露出所述第一电极。
33.根据权利要求23所述的方法，其中，提供包括所述第一电极的所述晶片包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第二绝缘材料层；
在所述第二绝缘材料层中蚀刻出一个开口，以露出所述接触插塞；
在所述预处理的晶片和所述第二绝缘材料层的露出部分上沉积第一电极材料层；以及
平坦化所述第一电极材料层，以形成所述第一电极。
34.一种用于制造存储单元的方法，所述方法包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第一电极材料层；
在所述第一电极材料层上沉积相变材料层；
蚀刻所述相变材料层，以形成存储位置；
在所述第一电极材料层和所述存储位置的露出部分上沉积第一绝缘材料层；
平坦化所述第一绝缘材料层，以露出所述存储位置；
蚀刻所述平坦化的第一绝缘材料层和所述第一电极材料层，以形成第一电极；
在所述预处理的晶片、所述第一电极、所述蚀刻的第一绝缘材料层、和所述存储位置的露出部分上沉积第二绝缘材料层；
平坦化所述第二绝缘材料层，以露出所述存储位置；以及
制造接触所述存储位置的第二电极。
35.根据权利要求34所述的方法，其中，制造所述第二电极包括：
在所述存储位置、所述蚀刻的第一绝缘材料层、和所述平坦化的第二绝缘材料层的露出部分上沉积第三绝缘材料层；
在所述第三绝缘材料层中蚀刻出一个开口，以露出所述存储位置；
在所述第三绝缘材料层和所述存储位置的露出部分上沉积第二电极材料层；以及
平坦化所述第二电极材料层，以形成所述第二电极。
36.根据权利要求35所述的方法，还包括：
在沉积所述第三绝缘材料层之前，在所述蚀刻的第一绝缘材料层、所述平坦化的第二绝缘材料层和所述存储位置的露出部分上沉积蚀刻停止材料层；以及
在所述第三绝缘材料层中蚀刻出所述开口之后，蚀刻所述蚀刻停止材料层，以露出所述存储位置。
37.根据权利要求34所述的方法，其中，制造所述第二电极包括：
在所述存储位置、所述蚀刻的第一绝缘材料层、和所述平坦化的第二绝缘材料层的露出部分上沉积第二电极材料层；
蚀刻所述第二电极材料层，以形成所述第二电极；
在所述蚀刻的第一绝缘材料层、所述平坦化的第二绝缘材料层、和所述第二电极的露出部分上沉积第三绝缘材料层；以及
平坦化所述第三绝缘材料层，以露出所述第三电极。
38.根据权利要求34所述的方法，其中，沉积所述相变材料层包括沉积相变材料层的叠层。
39.根据权利要求34所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积抗蚀剂材料层；
图样化所述抗蚀剂材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
40.根据权利要求39所述的方法，其中，图样化所述抗蚀剂材料层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
41.根据权利要求34所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积硬质掩模材料层；
蚀刻所述硬质掩模材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
42.根据权利要求41所述的方法，还包括：
修整所述掩模，以提供具有亚光刻截面宽度的掩模。
43.一种用于制造存储单元的方法，所述方法包括：
提供包括第一电极的晶片；
在所述晶片上沉积相变材料层；
蚀刻所述相变材料层，以形成存储位置；
在所述晶片和所述存储位置的露出部分上沉积第一绝缘材料层；
平坦化所述第一绝缘材料层而不露出所述存储位置；
在所述平坦化的第一绝缘材料层上沉积第二绝缘材料层；
在所述第二绝缘材料层和所述平坦化的第一绝缘材料层中蚀刻出一个开口，以露出所述存储位置；
在所述第二绝缘材料层、所述平坦化的第一绝缘材料层、和所述存储位置的露出部分上沉积第一电极材料层；以及
平坦化所述第一电极材料层，以形成第二电极。
44.根据权利要求43所述的方法，其中，沉积所述相变材料层包括沉积相变材料层的叠层。
45.根据权利要求43所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积抗蚀剂材料层；
图样化所述抗蚀剂材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
46.根据权利要求45所述的方法，其中，图样化所述抗蚀剂材料层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
47.根据权利要求43所述的方法，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积硬质掩模材料层；
蚀刻所述硬质掩模材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
48.根据权利要求47所述的方法，还包括：
修整所述掩模，以提供具有亚光刻截面宽度的掩模。
49.根据权利要求43所述的方法，还包括：
在沉积所述第二绝缘材料层之前，在所述平坦化的第一绝缘材料层上沉积蚀刻停止材料层；以及
在所述第二绝缘材料层中蚀刻出所述第一开口之后，蚀刻所述蚀刻停止材料层，以露出所述存储位置。
50.根据权利要求43所述的方法，其中，提供包括所述第一电极的所述晶片包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第二电极材料层；
蚀刻所述第二电极材料层，以形成所述第一电极；
在所述预处理的晶片和所述第一电极的露出部分上沉积第三绝缘材料层；以及
平坦化所述第三绝缘材料层，以露出所述第一电极。
51.根据权利要求43所述的方法，其中，提供包括所述第一电极的所述晶片包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第三绝缘材料层；
在所述第三绝缘材料层中蚀刻出第二开口，以露出所述接触插塞；
在所述预处理的晶片和所述第三绝缘材料层的露出部分上沉积第二电极材料层；以及
平坦化所述第二电极材料层，以形成所述第一电极。
52.一种用于制造存储单元的方法，所述方法包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第一电极材料层；
在所述第一电极材料层上沉积相变材料层；
蚀刻所述相变材料层，以形成存储位置；
在所述第一电极材料层和所述存储位置的露出部分上沉积第一绝缘材料层；
平坦化所述第一绝缘材料层而不露出所述存储位置；
蚀刻所述平坦化的第一绝缘材料层和所述第一电极材料层，以形成第一电极；
在所述预处理的晶片、所述第一电极和所述蚀刻的第一绝缘材料层的露出部分上沉积第二绝缘材料层；
平坦化所述第二绝缘材料层，以露出所述平坦化的第一绝缘材料层；
在所述蚀刻的第一绝缘材料层和所述平坦化的第二绝缘材料层的露出部分上沉积第三绝缘材料层；
在所述第三绝缘材料层和所述平坦化的第一绝缘材料层中蚀刻出一个开口，以露出所述存储位置；
在所述第三绝缘材料层、所述第一绝缘材料层、和所述存储位置的露出部分上沉积第二电极材料层；以及
平坦化所述第二电极材料层，以形成第二电极。
53.根据权利要求52所述的方法，其中，沉积所述相变材料层包括沉积所述相变材料层的叠层。
54.根据权利要求52所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积抗蚀剂材料层；
图样化所述抗蚀剂材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
55.根据权利要求54所述的方法，其中，图样化所述抗蚀剂材料层包括修整所述抗蚀剂材料层，以形成具有亚光刻截面宽度的掩模。
56.根据权利要求52所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积硬质掩模材料层；
蚀刻所述硬质掩模材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
57.根据权利要求56所述的方法，还包括：
修整所述掩模，以提供具有亚光刻截面宽度的掩模。
58.根据权利要求52所述的方法，还包括：
在沉积所述第三绝缘材料层之前，在所述蚀刻的第一绝缘材料层和所述平坦化的第二绝缘材料层上沉积蚀刻停止材料层；以及
在所述第三绝缘材料层中蚀刻出所述开口之后，蚀刻所述蚀刻停止材料层，以露出所述存储位置。
59.一种用于制造存储单元的方法，所述方法包括：
提供包括接触插塞的预处理的晶片；
在所述预处理的晶片上沉积第一电极材料层；
在所述第一电极材料层上沉积相变材料层；
蚀刻所述相变材料层和所述第一电极材料层，以形成存储位置和所述第一电极；
在所述预处理的晶片、所述第一电极、和所述存储位置的露出部分上沉积第一绝缘材料；
平坦化所述第一绝缘材料层，以露出所述存储位置；以及
制造接触所述存储位置的第二电极。
60.根据权利要求59所述的方法，其中，制造所述第二电极包括：
在所述平坦化的第一绝缘材料层和所述存储位置的露出部分上沉积第二绝缘材料层；
在所述第二绝缘材料层中蚀刻出开口，以露出所述存储位置；
在所述蚀刻的第二绝缘材料层和所述存储位置的露出部分上沉积第二电极材料层；以及
平坦化所述第二电极材料层，以形成第二电极。
61.根据权利要求60所述的方法，还包括：
在沉积所述第二绝缘材料层之前，在所述平坦化的第一绝缘材料层和所述存储位置的露出部分上沉积蚀刻停止材料层；以及
在所述第二绝缘材料层中蚀刻出所述开口之后，蚀刻所述蚀刻停止材料层，以露出所述存储位置。
62.根据权利要求59所述的方法，其中，制造所述第二电极包括：
在所述平坦化的第一绝缘材料层和所述存储位置的露出部分上沉积第二电极材料层；
蚀刻所述第二电极材料层，以形成所述第二电极；
在所述平坦化的第一绝缘材料层和所述第二电极的露出部分上沉积第二绝缘材料层；以及
平坦化所述第二绝缘材料层，以露出所述第二电极。
63.根据权利要求59所述的方法，其中，沉积所述相变材料层包括沉积相变材料层的叠层。
64.根据权利要求59所述的方法，其中，蚀刻所述相变材料层和所述第一电极材料层，以形成所述存储位置和所述第一电极包括：
在所述相变材料层上沉积抗蚀剂材料层；
图样化所述抗蚀剂材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分；以及
蚀刻所述相变材料层的未被所述相变材料层的所述第一部分保护的部分。
65.根据权利要求64所述的方法，其中，图样化所述抗蚀剂材料层包括修整所述抗蚀剂材料层，以提供具有亚光刻截面宽度的掩模。
66.根据权利要求59所述的方法，其中，蚀刻所述相变材料层以形成所述存储位置包括：
在所述相变材料层上沉积硬质掩模材料层；
蚀刻所述硬质掩模材料层，以形成保护所述相变材料层的第一部分并露出所述相变材料层的第二部分的掩模；以及
蚀刻所述相变材料层的所述第二部分。
67.根据权利要求66所述的方法，还包括：
修整所述掩模，以提供具有亚光刻截面宽度的掩模。
CNA2007103015530A 2006-12-21 2007-12-21 柱形相变存储单元 Pending CN101232075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/643,438 US8017930B2 (en) 2006-12-21 2006-12-21 Pillar phase change memory cell
US11/643,438 2006-12-21

Publications (1)

Publication Number Publication Date
CN101232075A true CN101232075A (zh) 2008-07-30

Family

ID=39186107

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103015530A Pending CN101232075A (zh) 2006-12-21 2007-12-21 柱形相变存储单元

Country Status (5)

Country Link
US (1) US8017930B2 (zh)
EP (1) EP1936710A3 (zh)
JP (1) JP2008235863A (zh)
KR (1) KR20080058271A (zh)
CN (1) CN101232075A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931048A (zh) * 2010-08-27 2010-12-29 复旦大学 一次可编程存储单元、存储器及其操作方法
CN102005466A (zh) * 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989793B2 (en) * 2007-12-10 2011-08-02 Electronics And Telecommunications Research Institute Electrical device using phase change material, phase change memory device using solid state reaction and method for fabricating the same
US7960203B2 (en) * 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
JP4635236B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリの製造方法
JP4635235B2 (ja) * 2008-10-30 2011-02-23 独立行政法人産業技術総合研究所 固体メモリ
JP2010183017A (ja) * 2009-02-09 2010-08-19 National Institute Of Advanced Industrial Science & Technology 固体メモリ
JP2011023576A (ja) * 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101333751B1 (ko) * 2009-09-11 2013-11-28 도호쿠 다이가쿠 상변화 재료 및 상변화형 메모리 소자
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US20130306929A1 (en) * 2012-05-16 2013-11-21 Jaeho Lee Multilayer-Stacked Phase Change Memory Cell
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
JP6489480B2 (ja) * 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
US9564585B1 (en) 2015-09-03 2017-02-07 HGST Netherlands B.V. Multi-level phase change device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202171B2 (en) * 2001-01-03 2007-04-10 Micron Technology, Inc. Method for forming a contact opening in a semiconductor device
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
FR2861887B1 (fr) * 2003-11-04 2006-01-13 Commissariat Energie Atomique Element de memoire a changement de phase a cyclabilite amelioree
KR100651656B1 (ko) * 2004-11-29 2006-12-01 한국과학기술연구원 투명전도성 산화물 전극 접촉 재료를 갖는 상변화 메모리 셀
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7361925B2 (en) * 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US20060273297A1 (en) * 2005-06-07 2006-12-07 Thomas Happ Phase change memory cell having ring contacts
US20070045606A1 (en) * 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7541609B2 (en) * 2006-11-17 2009-06-02 International Business Machines Corporation Phase change memory cell having a sidewall contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931048A (zh) * 2010-08-27 2010-12-29 复旦大学 一次可编程存储单元、存储器及其操作方法
CN102005466A (zh) * 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法

Also Published As

Publication number Publication date
EP1936710A2 (en) 2008-06-25
KR20080058271A (ko) 2008-06-25
US8017930B2 (en) 2011-09-13
US20080149909A1 (en) 2008-06-26
JP2008235863A (ja) 2008-10-02
EP1936710A3 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
CN101232075A (zh) 柱形相变存储单元
CN101110467B (zh) 具有阶梯式编程特性的相变存储单元
CN107026169B (zh) 存储器件以及包括该存储器件的电子设备
CN100533756C (zh) 用自对准工艺制造的相变存储器及其制造方法
US8084799B2 (en) Integrated circuit with memory having a step-like programming characteristic
US7935567B2 (en) Active material devices with containment layer
EP1879232B1 (en) Low power phase change memory cell having different phase change materials
US8896045B2 (en) Integrated circuit including sidewall spacer
CN101958398B (zh) 热保护相变随机存取存储器及其制造方法
CN101685825B (zh) 包含二极管存储器单元的集成电路
CN107482034A (zh) 集成电路及其制造方法
US20060261321A1 (en) Low power phase change memory cell with large read signal
EP1881539A2 (en) Phase change memory cell having a step-like programming characteristic
CN101202327A (zh) 具有侧壁接触的相变存储器
CN101295729A (zh) 包括隔离材料层的集成电路
US20090316473A1 (en) Integrated circuit including vertical diode
US20060273297A1 (en) Phase change memory cell having ring contacts
EP1848047A2 (en) Transitioning the state of phase change material by annealing
CN112840460A (zh) 相变存储单元及其制造方法
CN101290967A (zh) 通过退火转变相变材料的状态
US20080272354A1 (en) Phase change diode memory
CN109659430A (zh) 包括数据存储图案的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080730