CN101369628A - 相变化内存 - Google Patents

相变化内存 Download PDF

Info

Publication number
CN101369628A
CN101369628A CNA2007101528240A CN200710152824A CN101369628A CN 101369628 A CN101369628 A CN 101369628A CN A2007101528240 A CNA2007101528240 A CN A2007101528240A CN 200710152824 A CN200710152824 A CN 200710152824A CN 101369628 A CN101369628 A CN 101369628A
Authority
CN
China
Prior art keywords
phase
memory element
section
cross
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101528240A
Other languages
English (en)
Inventor
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
MAODE SCIENCE AND TECHNOLOGY Co Ltd
Industrial Technology Research Institute ITRI
Winbond Electronics Corp
Powerchip Semiconductor Corp
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAODE SCIENCE AND TECHNOLOGY Co Ltd, Industrial Technology Research Institute ITRI, Winbond Electronics Corp, Powerchip Semiconductor Corp, Nanya Technology Corp filed Critical MAODE SCIENCE AND TECHNOLOGY Co Ltd
Publication of CN101369628A publication Critical patent/CN101369628A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明有关于一种相变化内存。该相变化内存包含第一电极及第二电极。第一相变化层与该第一电极电性连结。第二相变化层与该第二电极电性连结。导电桥接形成于该第一及第二相变化层之间并与该第一及第二相变化层分别电性连结。

Description

相变化内存
技术领域
本发明关于一种内存，特别是关于一种相变化内存。
背景技术
相变化内存具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的内存应用，是目前十分被看好的下一代新内存。由于相变化内存技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM易失性内存与Flash非易失性内存技术，可望成为未来极有潜力的新世代半导体内存。
相变化内存组件架构极为简单，主要是在相变化材料的上下之间分别制作电极材料来作为电流流通的路径，目前最普遍被采用的架构为T型架构。此架构的作法是在相变化材料之下加入加热金属的拴塞填充层，其好处是可降低加热金属与相变化材料之间的接触面积，可增进加热电极的加热效率并降低相变化内存组件的操作电流。在这样的架构下，非晶区将会发生在电流密度最高的区域。
综观目前相变化内存的发展趋势，可以明显地发现主要的瓶颈乃在于组件的操作电流过大，因而无法有效地降低相变化内存组件所串接的驱动晶体管面积，导致单位元尺寸过大使得内存密度无法提升的问题。降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来达成，且有利于CMOS组件的缩小以及内存密度的提升。然而，此方法会受限于光刻与工艺能力的限制，较不易获得有效地突破。
为解决上述问题，美国专利US 5,789,758中提出一种形成相变化内存的制造方法。首先，电极层形成于基板上，接着，形成具有开口的图形化的介电层于该电极层与该基板之上。接着，形成相变化层于该介电层之上，并填入该开口。利用上述工艺，虽然可达到缩小相变层与电极的接触面积的目的，然而，由于在该结构中，形成电性连结通路的部分为填洞工艺，该工艺无论在加热效率、以及接触面电性均匀度都有相当的限制。此外，大部份的介电材料的导热系数约为0.7W/m-K，然而进一步使用导热系数低于0.1W/m-K的材料，则可大幅降低热的散失。然而，这些材料容易受热产生化学或性质上的变化，不易整合至相变化内存的工艺中。
此外，在美国专利20060157689(Forming a carbon layer between phasechange layers of a phase change memory)披露了利用包含碳的膜层来加热相变化层。然而，由于无法精确得知在该含碳的膜层内，该低电阻导电路径(filament)如何形成，且该导电路径的宽窄如何，因此非常难设计利用该含碳膜层作为加热层的相变化内存。
有鉴于此，设计崭新的相变化内存组件的工艺，来克服已知技术的缺点，实为相变化内存工艺技术极需研究的重点。
发明内容
本发明提供一种相变化内存及其制造方式，利用介于两相变化层间的导电通道达到维持热不对外溢散的目的，有效降低操作电流及能量。该相变化内存包括：第一电极及第二电极；第一相变化层与该第一电极电性连结；第二相变化层与该第二电极电性连结；以及导电桥接形成于该第一及第二相变化层之间并与该第一及第二相变化层分别电性连结。
以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以权利要求为准。
附图说明
图1a至1f显示本发明一实施例所述的相变化内存的制作流程剖面图。
图2及图3显示本发明所述的相变化内存的其它实施例。
【主要组件符号说明】
101～开口；
120～第一介电层；
103～第一电极；
104～第一相变化层；
105～第二介电层；
106～开口；
107～导电桥接；
108～第二相变化层；
109～第二电极；
110～第三介电层；
111～第二截面区域；
112～第一截面区域；
W～剖面宽度。
具体实施方式
一般来说，导电金属材料一般为高导热材料，因此常被用来作为加热器。在该金属导电层的邻近地区，金属导电层与周围物质的温度差甚至会高达1000℃。当与该金属导电层接触的相变化层受热时，直接与金属导电层相邻的相变化区域才会产生相变化，离该金属导电层较远的相变化层并未产生相变化，因此该相变化层并非均匀受热。所以，当加热时间愈短时，愈不容易产生完整的相变化，而利用具有比介电层低的导热系数的材料，来防止热的散失，为一重要的课题。
综观用于相变化内存的材料，如硫属化合物(chalcogenide)(例如：Ge2Sb2Te5)具有较低的导热系数。硫属化合物的导热系数一般介于0.2至0.3W/m-k之间。理想化的状态，尽可能地利用相变化材料将加热器(金属导电层)给覆盖住。
以下，请配合图式，来详细说明本发明的实施例所述的相变化内存的制造方法。
首先，请参照图1a，提供具有第一介电层120的基板100，其中该介电层具有开口101。接着，第一电极103作为下电极形成于该开口101中，并露出该第一电极103的上表面.其中，该基底100可为半导体工艺所使用的基板，例如为硅基板。该基底100可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、二极管等类似物，为简化图示起见，图中仅以平整基底表示。该第一电极103为导电材料，例如为Al、W、Mo、Ti、TiN、TiW或TaN。第一介电层102可为已知所使用的任何介电材料。
接着，请参照图1b，第一相变化层104形成于该第一电极103之上并与其形成电性连结。其中，该第一相变化层104可由硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，举例而言可为GeTe、GeSb、SbTe、GeSbTe或InGeSbTe。
接着，请参照图1c，第二介电层105形成于该第一介电层102之上，该第二介电层105具有开口106，贯穿该第二介电层105，并露出该第一相变化层104的上表面。第一介电层105可为已知所使用的任何介电材料。值得注意的是，该开口106具有宽度W，该宽度W可小于光刻工艺的曝光极限。
接着，请参照图1d，形成导电桥接107填入该开口106中，并与该第一相变化层104电性连结。该导电桥接107为导电材料，例如为Al、W、Mo、Ti、TiN、TiW或TaN，且具有的厚度介于5-100nm，或可介于20-40nm.
接着，请参照图1e，第二相变化层108形成于该第二介电层105及该导电桥接107之上，并与该导电桥接107电性连结，其中该第二相变化层108可由硫属化合物所构成，例如含Ge、Sb、Te或其混合的材料，举例而言可为GeTe、GeSb、SbTe、GeSbTe或InGeSbTe。
最后，请参照图1f，形成第二电极109作为上电极于该第二相变化层108之上，并与该第二相变化层108电性连接。接着，形成第三介电层110围绕该第二电极109。该第二电极109为导电材料，例如为Al、W、Mo、Ti、TiN、TiW或TaN。在本实施例中，该导电桥接107形成于该第一及第二相变化层104及108之间。且该开口106具有较窄截面，以降低与该相变层的接触面积。由于该开口106由导电金属层所填满而非由相变化材料层所填满，因此导电金属层在该开口的压降几乎可以忽略。此外，由于利用导电金属作为导电桥接而非加热器，有助于在其两端维持相等的温度。再者，产生相变化的区域被相变化材料所包覆，因此该相变化层亦可视为热阻隔层。
如图1f所示，第一截面区域112由该第一相变化层104及该导电桥接107彼此相接处的截面所构成；以及第二截面区域111由该第二相变化层108及该导电桥接107彼此相接触的截面所构成。在此实施例，该第一截面区域112及该第二截面区域111具有相同的尺寸。在其它实施例中，该第一截面区域112及该第二截面区域111亦可具有不同的尺寸。该导电桥接107可具有倾斜的剖面、或为杯型、T型、或倒T型，如图2及图3所示。在这些实施例中，由于相变化层与导电桥接的接触面积会影响到电流密度的大小，使得接触面积小的一端的电流密度大于接触面积大的一端的电流密度，因此相变化发生只会选择在接触面积小的一端。因此未发生相变化的相化变层则是用来作为热的阻隔层。如果没有同时在导电金属层的两端同时配置相变化层，则该导电金属层会作用为加热器，而非导电桥接，无法有效地维持住热，导致热散失。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种相变化内存，包括：
第一电极及第二电极；
第一相变化层与该第一电极电性连结；
第二相变化层与该第二电极电性连结；以及
导电桥接形成于该第一及第二相变化层之间并与该第一及第二相变化层分别电性连结。
2.如权利要求1所述的相变化内存，其中该第一电极及该第二电极包括Al、W、Mo、Ti、TiN、TiW或TaN。
3.如权利要求1所述的相变化内存，其中该导电桥接包括Al、W、Mo、Ti、TiN、TiW或TaN。
4.如权利要求1所述的相变化内存，其中该相变化层的材料由硫属化合物所构成。
5.如权利要求1所述的相变化内存，其中该相变化层的材料包括GeTe、GeSb、SbTe、GeSbTe或InGeSbTe。
6.如权利要求1所述的相变化内存，还包括：
第一截面区域，该第一截面区域由该第一相变化层及该导电桥接彼此相接处的截面所构成；以及
第二截面区域，该第二截面区域由该第二相变化层及该导电桥接彼此相接触的截面所构成。
7.如权利要求6所述的相变化内存，其中该第一截面区域与该第二截面区域的尺寸相等。
8.如权利要求6所述的相变化内存，其中该第一截面区域的尺寸与该第二截面区域的尺寸不相等。
9.如权利要求6所述的相变化内存，其中该第一截面区域与该第二截面区域至少一者的尺寸小于曝光极限。
10.如权利要求1所述的相变化内存，还包括具有开口的介电层，该导电桥接填入于该开口中。
CNA2007101528240A 2007-08-14 2007-09-18 相变化内存 Pending CN101369628A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/889,522 US20090045386A1 (en) 2007-08-14 2007-08-14 Phase-change memory element
US11/889,522 2007-08-14

Publications (1)

Publication Number Publication Date
CN101369628A true CN101369628A (zh) 2009-02-18

Family

ID=40362250

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101528240A Pending CN101369628A (zh) 2007-08-14 2007-09-18 相变化内存

Country Status (2)

Country Link
US (1) US20090045386A1 (zh)
CN (1) CN101369628A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993049A (zh) * 2015-07-08 2015-10-21 宁波时代全芯科技有限公司 相变化存储装置及其制造方法
CN106206639A (zh) * 2015-05-25 2016-12-07 宁波时代全芯科技有限公司 具有针状接面的相变化记忆装置及其制造方法
CN110660908A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法
CN113421882A (zh) * 2021-06-21 2021-09-21 无锡拍字节科技有限公司 一种铁电存储器及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110015934A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
US9082972B2 (en) 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
US11114448B2 (en) * 2019-07-09 2021-09-07 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100642634B1 (ko) * 2004-06-29 2006-11-10 삼성전자주식회사 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
TWI280614B (en) * 2004-11-09 2007-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and operating method thereof
US7282730B2 (en) * 2005-01-18 2007-10-16 Intel Corporation Forming a carbon layer between phase change layers of a phase change memory
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
JP2007214419A (ja) * 2006-02-10 2007-08-23 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206639A (zh) * 2015-05-25 2016-12-07 宁波时代全芯科技有限公司 具有针状接面的相变化记忆装置及其制造方法
CN106206639B (zh) * 2015-05-25 2019-08-06 江苏时代全芯存储科技股份有限公司 具有针状接面的相变化记忆装置及其制造方法
CN104993049A (zh) * 2015-07-08 2015-10-21 宁波时代全芯科技有限公司 相变化存储装置及其制造方法
CN104993049B (zh) * 2015-07-08 2017-08-08 江苏时代全芯存储科技有限公司 相变化存储装置及其制造方法
CN110660908A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN110660908B (zh) * 2018-06-29 2022-11-29 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN113258000A (zh) * 2020-02-11 2021-08-13 台湾积体电路制造股份有限公司 半导体结构和形成半导体器件的方法
CN113421882A (zh) * 2021-06-21 2021-09-21 无锡拍字节科技有限公司 一种铁电存储器及其制造方法

Also Published As

Publication number Publication date
US20090045386A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
CN100593865C (zh) 对一主动侧壁相变存储单元改善热绝缘的结构及方法
CN101369628A (zh) 相变化内存
US7964468B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7888155B2 (en) Phase-change memory element and method for fabricating the same
CN101308903B (zh) 相变化存储器
US20030219924A1 (en) Small area contact region, high efficiency phase change memory cell and fabrication method thereof
CN101626060B (zh) 相变化内存及其制造方法
CN101740716B (zh) 相变化存储元件及其形成方法
US20090008621A1 (en) Phase-change memory element
CN101504968B (zh) 相变化存储装置及其制造方法
JP2008053494A (ja) 半導体装置及びその製造方法
US20080283812A1 (en) Phase-change memory element
US9343676B2 (en) Heating phase change material
CN110943102A (zh) 一种高密度的相变存储器三维集成电路结构
CN101252169A (zh) 相变存储器件及其制造方法
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
US20080186762A1 (en) Phase-change memory element
KR20080044522A (ko) 상변환 기억 소자 및 그의 제조방법
TWI429070B (zh) 包含可相變之材料區域之記憶體裝置及其製造方法
CN101399314B (zh) 相变化存储器及其制造方法
TW200908294A (en) Phase-change memory
KR101030016B1 (ko) 비휘발성 프로그래머블 스위치 소자 및 그 제조방법
TWI407549B (zh) 相變記憶體
CN101499482A (zh) 非易失性存储器及其制造方法
CN101320783A (zh) 相变化存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100702

Address after: Hsinchu County of Taiwan

Applicant after: Industrial Technology Research Institute

Address before: Hsinchu County, Taiwan, China

Applicant before: Industrial Technology Research Institute

Co-applicant before: Powerchip Semiconductor Corp.

Co-applicant before: Nanya Sci. & Tech. Co., Ltd.

Co-applicant before: Maode Science and Technology Co., Ltd.

Co-applicant before: Huabang Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090218