CN116249358A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN116249358A
CN116249358A CN202211385883.3A CN202211385883A CN116249358A CN 116249358 A CN116249358 A CN 116249358A CN 202211385883 A CN202211385883 A CN 202211385883A CN 116249358 A CN116249358 A CN 116249358A
Authority
CN
China
Prior art keywords
layer
conductive line
electrode layer
variable resistance
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211385883.3A
Other languages
English (en)
Inventor
申珖赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116249358A publication Critical patent/CN116249358A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开涉及一种半导体器件及其制造方法。半导体器件可以包括：第一导电线；第二导电线，该第二导电线被设置在第一导电线上，以与第一导电线间隔开；选择器层，该选择器层被设置在第一导电线与第二导电线之间；可变电阻层，该可变电阻层被设置在第一导电线与第二导电线之间；以及第一电极层，该第一电极层包括石墨烯并且被设置在可变电阻层与选择器层之间。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2021年12月7日提交的申请号为10-2021-0174187的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本专利文献涉及存储电路或存储器件及其在电子设备或系统中的应用。
背景技术
近来电气及电子行业朝向小型化、低功耗、高性能和多功能性的趋势迫使半导体制造商专注于高性能、高容量的半导体器件。这种高性能、高容量的半导体器件的示例包括能够通过根据所施加的电压或电流而在不同电阻状态之间切换来储存数据的存储器件。半导体器件可以包括RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)和电熔丝(E-fuse)。
发明内容
本专利文献中公开的技术包括：存储电路或存储器件及它们在半导体器件或半导体系统中的应用、以及可以改善半导体器件的性能并减少制造缺陷的半导体器件的各种实施方式。
在一个方面，一种半导体器件可以包括：第一导电线；第二导电线，该第二导电线被设置在第一导电线上，以与第一导电线间隔开；选择器层，该选择器层被设置在第一导电线与第二导电线之间；可变电阻层，该可变电阻层被设置在第一导电线与第二导电线之间；以及第一电极层，该第一电极层包括石墨烯并且被设置在可变电阻层与选择器层之间。
在另一个方面，一种用于制造半导体器件的方法可以包括：形成第一导电线；在第一导电线之上形成选择器层；在选择器层之上形成包括石墨烯的第一电极层；形成可变电阻层；以及在可变电阻层之上形成第二导电线。
附图说明
图1A和图1B示出了基于所公开技术的一些实施方式的半导体器件，并且图1C示出了基于所公开技术的一些实施方式的在可变电阻层中所包括的磁隧道结(MTJ，magnetictunnel junction)结构的示例。
图2A至图2E是示出基于所公开技术的一些实施方式的用于制造半导体器件的示例方法的截面图。
图3A至图3D是示出基于所公开技术的一些实施方式的用于形成半导体器件中所包括的中间电极层的材料层的示例方法的截面图。
具体实施方式
在下文中，将参考附图详细描述本公开的各种实施例。
图1A和图1B示出了基于所公开技术的一些实施方式的半导体器件。图1A是透视图，并且图1B是沿图1的线A-A′截取的截面图。
参考图1A和图1B，半导体器件可以包括交叉点结构，该交叉点结构包括：衬底100；第一导电线110，其形成在衬底100之上并且在第一方向上延伸；第二导电线130，其形成在第一导电线110之上以与第一导电线110间隔开并且在与第一方向交叉的第二方向上延伸；存储单元120，其在第一导电线110、第二导电线130、保护层140、以及封装层150之间设置在第一导电线110与第二导电线130的相交处。
衬底100可以包括诸如硅的半导体材料。可以在衬底100中形成所需的下结构(未示出)。例如，衬底100可以包括驱动电路(未示出)，该驱动电路电连接到第一导电线110和/或第二导电线130以控制存储单元120的操作。在本专利文献中，导电线可以表示将半导体器件中的两个或更多个电路元件电连接的导电结构。在一些实施方式中，导电线包括：字线，其用于控制对存储器件中的存储单元的访问；以及位线，其用于读出被储存在存储单元中的信息。在一些实施方式中，导电线包括在半导体器件中的不同电路元件之间传送信号的互连件。
第一导电线110和第二导电线130可以分别连接至存储单元120的下端和上端，并且可以向存储单元120提供电压或电流以驱动存储单元120。当第一导电线110用作字线时，第二导电线130可以用作位线。相反，当第一导电线110用作位线时，第二导电线130可以用作字线。第一导电线110和第二导电线130可以包括单层或多层结构，该单层或多层结构包括各种导电材料中的一种或更多种。导电材料的示例可以包括金属、金属氮化物或导电碳材料、或它们的组合，但不限于此。例如，第一导电线110和第二导电线130可以包括钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、铝(Al)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pb)、钨氮化物(WN)、钨硅化物(WSi)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)、碳(C)、硅碳化物(SiC)、或硅碳氮化物(SiCN)、或它们的组合。
存储单元120可以被布置成具有沿第一方向和第二方向的行和列的矩阵，以与第一导电线110和第二导电线130之间的相交区域重叠。在实施方式中，每个存储单元120的尺寸可以基本等于或小于相应的每对第一导电线110与第二导电线130之间的相交区域的尺寸。在另一个实施方式中，每个存储单元120的尺寸可以大于相应的每对第一导电线110与第二导电线130之间的相交区域的尺寸。
第一导电线110、第二导电线130和存储单元120之间的空间可以用绝缘材料填充。
存储单元120可以包括堆叠结构，该堆叠结构包括下电极层121、选择器层122、中间电极层123、可变电阻层124、以及上电极层125。在图1A、图1B和图1C所示的具体示例中，与电极层结合使用的词语“下”、“中间”和“上”在该示例中用于指示它们在堆叠结构中的相对位置。在各种实施方式中，下电极层121可以位于或可以不位于堆叠结构的下部，中间电极层123可以位于或可以不位于堆叠结构的中部，以及上电极层125可以位于或可以不位于堆叠结构的上部。在一些实施方式中，下电极层121被设置在中间电极层123和上电极层125之上，并且中间电极层123被设置在上电极层125之上。
下电极层121可以介于第一导电线110与选择器层122之间并且被设置在每个存储单元120的最下部处。下电极层121可以用作电路节点，所述电路节点在第一导电线110之一与每个存储单元120的其余部分(例如，元件122、123、124和125)之间传送电流或施加电压。中间电极层123可以介于选择器层122与可变电阻层124之间。中间电极层123可以将选择器层122和可变电阻层124彼此电连接，同时将选择器层122和可变电阻层124彼此物理隔离或分离。上电极层125可以被设置在存储单元120的最上部并且用作在存储单元120中的材料层与和第二导电线130之一之间的电信号(诸如电压或电流)的传输路径。
下电极层121并且上电极层125可以包括：单层或多层结构，其分别包括各种导电材料，诸如金属、金属氮化物、导电碳材料、或它们的组合。例如，下电极层121、中间电极层123和上电极层125可以包括钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、铝(Al)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pb)、钨氮化物(WN)、钨硅化物(WSi)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)、碳(C)、硅碳化物(SiC)、或硅碳氮化物(SiCN)、或它们的组合。
下电极层121和上电极层125可以包括彼此相同的材料或彼此不同的材料。
下电极层121和上电极层125可以具有彼此相同的厚度或彼此不同的厚度。
在一些实施方式中，被设置在选择器层122与可变电阻层124之间的中间电极可以包括诸如钛氮化物(TiN)的各种导电材料。这里，中间电极可以对应于上面讨论的中间电极层123。然而，由于TiN中间电极的高表面粗糙度，这种TiN中间电极可能会对磁隧道结(MTJ)结构中的可变电阻层124的性能和成品率(yield)产生负面影响。此外，在用于使中间电极图案化的附加刻蚀工艺期间，选择器层122可能会被损坏并且工艺时间和成本可能会增加。此外，选择器层122也可能由于MTJ的再沉积和分流故障(shunt failure)而被损坏。此外，用于使存储单元120图案化的硬掩模图案的厚度因中间电极的厚度而增大，可能会导致工艺时间和成本的增加。
在一些实施方式中，被设置在选择器层122与可变电阻层124之间的中间电极层123可以包括石墨烯以解决这种问题。石墨烯是碳的同素异形体，包括以二维蜂窝晶格纳米结构布置的单层原子。石墨烯具有高物理化学稳定性、高延展性、高电子迁移率、低电阻、高导热性、优异的抗渗性、大的杨氏模量、以及大的理论比表面积。因此，石墨烯被广泛地用于显示器、二次电池、太阳能电池、汽车、以及照明。在一个示例中，石墨烯可以被用作有机发光二极管(OLED)的电极(例如，阳极)，以改善电极的电学特性。石墨烯可以通过物理剥离工艺、化学沉积工艺、化学剥离工艺、外延生长工艺或其他工艺形成。例如，石墨烯的大面积合成可以通过化学气相沉积(CVD)来实现。
在一些实施方式中，中间电极层123可以包括石墨烯。在一些实施方式中，石墨烯可以具有平坦的表面特性，具有低表面粗糙度、优异的抗渗性、小的厚度以及在竖向方向上适当的导电性。
中间电极层123可以被设置在可变电阻层124与选择器层122之间，以将可变电阻层124和选择器层122彼此物理隔离或分离。在一些实施方式中，包括石墨烯的中间电极层123可以具有优异的抗渗性，以阻挡诸如氦的小颗粒或分子，从而将可变电阻层124和选择器层122彼此物理隔离。因此，在形成将构成可变电阻层124的材料层期间，中间电极层123可以防止或减少材料扩散入选择器层122中。
此外，石墨烯具有原子级薄的六边形结构，并且在一些实施方式中，一个石墨烯层可以具有约0.3nm的厚度。在水平方向上的共价键和在竖向方向上的范德瓦尔斯(Van derWaals)键允许石墨烯具有低表面粗糙度。因此，与诸如TiN的传统导电材料相比，包括石墨烯的中间电极层123可以具有更小的厚度和更低的表面粗糙度。因此，包括石墨烯的中间电极层123可以改进可变电阻层124的性能。
此外，可以与可变电阻层124的刻蚀同时对中间电极层123进行刻蚀，而不需要执行用于使中间电极层123图案化的单独的刻蚀工艺，从而减少或防止：对选择器层122的损坏，该损坏可能由所述单独的刻蚀工艺引起；和可变电阻层124的分流故障，该分流故障可能由再沉积引起。此外，可以减少工艺时间和成本。
在一些实施方式中，中间电极层123可以包括单原子层石墨烯或多层石墨烯。在一些实施方式中，词语“单原子层”可以被用于表示具有原子厚度的薄膜。例如，单原子层石墨烯可以具有约0.3nm的厚度。因此，即使中间电极层123包括多层石墨烯，与由TiN形成的另一示例中间电极相比，中间电极层123可以具有小的厚度。因此，可以减小用于使存储单元120图案化的硬掩模图案的厚度，从而减少工艺时间和成本。
在一些实施方式中，中间电极层123由包括2层至7层的多层石墨烯形成。随着石墨烯变厚超过一定水平，电阻可能会增大。然而，如果厚度低于一定水平，则电阻可能会随着石墨烯的厚度的增大而减小。例如，如果石墨烯包括7层或更少的层，则电阻可能会随着石墨烯的厚度的增大而减小。在所公开技术的一些实施方式中，中间电极层123可以包括多层石墨烯，该多层石墨烯包括7层或更少的层。在石墨烯具有大于7层的厚度的情况下，即使石墨烯的厚度增大，电流也可能不会增大。此外，当中间电极层123包括过厚的石墨烯时，需要增大用于对存储单元120进行刻蚀的硬掩模图案的厚度，并且因此，可能会增加刻蚀工艺所需的时间和刻蚀工艺的难度。
可变电阻层124可以被用于通过根据所施加的电压或电流而在不同电阻状态(例如，高电阻状态和低电阻状态以代表数字电平“1”和“0”或反之亦然)之间切换来储存数据。可变电阻层124可以具有：单层结构或多层结构，其包括具有用于RRAM、PRAM、MRAM、FRAM等的可变电阻特性的材料中的至少一种。例如，可变电阻层124可以包括：金属氧化物，诸如过渡金属氧化物或钙钛矿基氧化物；相变材料，诸如硫属化物基材料；铁磁材料；铁电材料；或其他材料。然而，所公开技术的实施方式不限于此，并且存储单元120可以包括能够以各种方式储存数据的其他存储层来代替可变电阻层124。
在一些实施方式中，可变电阻层124可以包括磁隧道结(MTJ)结构，正如下文将参考图1C所讨论的。
图1C示出了包括在可变电阻层124中的磁隧道结(MTJ)结构的示例。
可变电阻层124可以包括MTJ结构，该MTJ结构包括：具有可变磁化方向的自由层13、具有固定磁化方向的固定层15、以及介于自由层13与固定层15之间的隧道阻挡层14。
自由层13可以具有不同的磁化方向之一或不同的电子自旋方向之一，以切换MTJ结构中的自由层13的极性，从而导致电阻值的变化。在一些实施方式中，自由层13的极性在将电压或电流信号(例如，高于一定阈值的驱动电流)施加至MTJ结构时被改变或翻转。随着自由层13的极性变化，自由层13和固定层15具有不同的磁化方向或不同的电子自旋方向，这允许可变电阻层124储存不同的数据或代表不同的数据比特位。自由层13也可以称为储存层。自由层13的磁化方向可以基本垂直于自由层13、隧道阻挡层14和固定层15的表面。换言之，自由层13的磁化方向可以基本平行于自由层13、隧道阻挡层14和固定层15的堆叠方向。因此，自由层13的磁化方向可以在向下方向与向上方向之间变化。自由层13的磁化方向的变化可以由自旋转移力矩引起，该自旋转移力矩由施加的电流或电压生成。
自由层13可以具有包括铁磁材料的单层或多层结构。例如，自由层13可以包括基于Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Co-Fe合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金或Co-Fe-B合金、或其他合金，或者可以包括金属的堆叠件，诸如Co/Pt、或Co/Pd、或其他。
隧道阻挡层14可以在数据读取操作和数据写入操作中允许电子的隧穿。在用于储存新数据的写入操作中，可以引导高写入电流通过隧道阻挡层14以改变自由层13的磁化方向，并且因此改变MTJ的电阻状态以写入新数据比特位。在读取操作中，可以在不改变自由层13的磁化方向的情况下引导低读取电流通过隧道阻挡层14，以在自由层13的现有磁化方向下测量MTJ的现有电阻状态，以读取MTJ中储存的数据比特位。隧道阻挡层14可以包括介电氧化物(dielectric oxide)，诸如MgO、CaO、SrO、TiO、VO、或NbO、或其他。
固定层15可以具有固定磁化方向，该固定磁化方向在自由层13的磁化方向改变时保持不变。固定层15可以被称为参考层。在一些实施方式中，固定层15的磁化方向可以被固定在向下方向上。在一些实施方式中，固定层15的磁化方向可以被固定在向上方向上。
固定层15可以具有包括铁磁材料的单层或多层结构。例如，固定层15可以包括基于Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Co-Fe合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、或Co-Fe-B合金，或者可以包括金属的堆叠件，诸如Co/Pt、或Co/Pd、或其他。
如果将电压或电流施加至可变电阻层124，则自由层13的磁化方向可以通过自旋转移力矩而改变。在一些实施方式中，当自由层13的磁化方向和固定层15的磁化方向彼此平行时，可变电阻层124可以处于低电阻状态，并且这可以表示数字数据比特位“0”。相反，当自由层13的磁化方向和固定层15的磁化方向彼此反向平行时，可变电阻层124可以处于高电阻状态，并且这可以指示数字数据比特位“1”。在一些实施方式中，可变电阻层124可以被配置为：在自由层13的磁化方向和固定层15的磁化方向彼此平行时储存数据比特位“1”，而在自由层13的磁化方向和固定层15的磁化方向彼此反向平行时储存数据比特位“0”。
在一些实施方式中，可变电阻层124还可以包括执行各种功能以改善MTJ结构的特性的一个或更多个层。例如，可变电阻层124还可以包括缓冲层11、下层12、间隔层16、磁校正层17、以及覆盖层18中的至少一种。
下层12可以被设置在自由层13下面并且用于改善自由层13的垂直磁晶各向异性。下层12可以具有：单层或多层结构，其包括金属、金属合金、金属氮化物、或金属氧化物、或它们的组合。
缓冲层11可以被设置在下层12下方以促进下层12的晶体生长，从而改善自由层13的垂直磁晶各向异性。缓冲层11可以具有：单层或多层结构，其包括金属、金属合金、金属氮化物、或金属氧化物、或它们的组合。此外，缓冲层11可以由与底部电极(未示出)具有良好兼容性的材料形成或者包括与底部电极(未示出)具有良好兼容性的材料，以解决底部电极与下层12之间的晶格常数失配。例如，缓冲层11可以包括钽(Ta)。
间隔层16可以介于磁校正层17与固定层15之间，并且用作磁校正层17与固定层15之间的缓冲。间隔层16可以被用于改善磁校正层17的特性。间隔层16可以包括诸如钌(Ru)等的贵金属。
磁校正层17可以被用于抵消由固定层15产生的杂散磁场的影响。在这种情况下，可以减小固定层15的杂散磁场的影响，并且因此可以减少在自由层13中的偏置磁场。磁校正层17可以具有与固定层15的磁化方向反向平行的磁化方向。在一些实施方式中，当固定层15具有向下的磁化方向时，磁校正层17可以具有向上的磁化方向。相反，当固定层15具有向上的磁化方向时，磁校正层17可以具有向下的磁化方向。磁校正层17可以经由间隔层16与固定层15交换耦合，以形成合成反铁磁体(SAF，synthetic anti-ferromagnet)结构。磁校正层17可以具有包括铁磁材料的单层或多层结构。
在一些实施方式中，磁校正层17位于固定层15上方，但磁校正层17可以被设置在不同的位置。例如，磁校正层17可以位于MTJ结构的上方、下方或旁边，而磁校正层17与MTJ结构分开地被图案化。
覆盖层18可以被用于保护可变电阻层124和/或用作用于使可变电阻层124图案化的硬掩模。在一些实施方式中，覆盖层18可以包括诸如金属的各种导电材料。在一些实施方式中，覆盖层18可以包括几乎没有固定孔或具有少量固定孔并且对湿法刻蚀和/或干法刻蚀具有高抗性的金属材料。在一些实施方式中，覆盖层18可以包括金属、氮化物、或氧化物、或它们的组合。例如，覆盖层18可以包括诸如钌(Ru)的贵金属。
覆盖层18可以具有单层或多层结构。在一些实施方式中，覆盖层18可以具有多层结构，该多层结构包括氧化物、或金属、或它们的组合。例如，覆盖层18可以具有氧化物层、第一金属层和第二金属层的多层结构。
用于解决固定层15与磁校正层17之间的晶格结构差异和晶格常数失配的材料层(未示出)可以介于固定层15与磁校正层17之间。例如，该材料层可以是非晶形的并且可以包括金属、金属氮化物或金属氧化物。
选择器层122可以起到减少和/或抑制共享第一导电线110或第二导电线130的存储单元120之间的泄漏电流的作用。为此，选择器层122可以具有阈值开关特性，该阈值开关特性在所施加的电压的大小小于预定阈值时阻止或基本限制电流，并且在所施加的电压的大小等于或大于预定阈值时允许电流迅速增加。该阈值可以被称为阈值电压，并且根据阈值电压，选择器层122可以具有被导通或“开”状态、或者被关断或“关”状态。选择器层122可以包括MIT(金属绝缘体过渡，Metal Insulator Transition)材料，该MIT材料包括：过渡金属氧化物，诸如NbO2、TiO2、VO2、WO2、或其他；MIEC(混合离子电子传导，Mixed Ion-ElectronConducting)材料，诸如ZrO2(Y2O3)、Bi2O3-BaO、(La2O3)x(CeO2)1-x、或其他；OTS(双向阈值开关，Ovonic Threshold Switching)材料，其包括硫族化物材料，诸如Ge2Sb2Te5、As2Te3、As2、As2Se3、或其他；或遂穿绝缘材料，诸如硅氧化物、硅氮化物、金属氧化物、或其他。隧穿绝缘层的厚度足够小以允许电子在给定电压或给定电流下隧穿。选择器层122可以包括单层或多层结构。
在一些实施方式中，选择器层122可以通过形成在用于选择器层122的材料层中的掺杂区来执行阈值开关操作。因此，可以通过掺杂剂的分布面积来控制阈值开关操作区的尺寸。掺杂剂可以在用于选择器层122的材料层中形成用于电荷载流子的阱点(trapsite)。阱点可以基于施加至选择器层122的外部电压来捕获在选择器层122中移动的电荷载流子。由此阱点提供阈值开关特性，并且被用于执行阈值开关操作。
在一些实施方式中，选择器层122可以包括具有掺入的掺杂剂的电介质材料。选择器层122可以包括具有掺杂剂的氧化物、具有掺杂剂的氮化物或具有掺杂剂的氮氧化物，或它们的组合，例如硅氧化物、钛氧化物、铝氧化物、钨氧化物、铪氧化物、钽氧化物、铌氧化物、硅氮化物、钛氮化物、铝氮化物、钨氮化物、铪氮化物、钽氮化物、铌氮化物、硅氧氮化物、钛氧氮化物、铝氧氮化物、钨氧氮化物、铪氧氮化物、钽氧氮化物、或铌氧氮化物、或它们的组合。掺杂入选择器层122中的掺杂剂可以包括n型掺杂剂或p型掺杂剂，并且可以例如通过离子注入工艺被掺入。掺杂剂的示例可以包括硼(B)、氮(N)、碳(C)、磷(P)、砷(As)、铝(Al)、硅(Si)和锗(Ge)中的一种或更多种。例如，选择器层122可以包括掺杂As的硅氧化物或掺杂Ge的硅氧化物。
在一些实施方式中，每个存储单元120包括下电极层121、选择器层122、中间电极层123、可变电阻层124、以及上电极层125。然而，存储单元120可以具有不同的结构。在一些实施方式中，选择器层122和可变电阻层124的相对位置可以被颠倒。在一些实施方式中，可以省略下电极层121和上电极层125中的至少一个。在一些实施方式中，除了图1B中所示的层121至125之外，存储单元120还可以包括用于增强存储单元120的特性或改进制造工艺的一个或更多个层(未示出)。例如，存储单元120可以包括下电极接触和上电极接触中的至少一个。例如，可以保留硬掩模图案。
在一些实施方式中，多个存储单元120的相邻存储单元可以以预定间隔彼此间隔开，并且沟槽可以存在于多个存储单元120之间。相邻存储单元120之间的沟槽可以具有在如下范围内的高宽比(即，纵横比)：从1:1至40:1、从10:1至40:1、从10:1至20:1、从5:1至10:1、从10:1至15:1、从1:1至25:1、从1:1至30:1、从1:1至35:1、或从1:1至45:1。
在一些实施方式中，沟槽可以具有与衬底100的上表面基本垂直的侧壁。在一些实施方式中，相邻沟槽可以彼此间隔相等或相似的距离。
尽管已经描述了一种交叉点结构，但是可以在与衬底100的顶表面垂直的竖向方向上堆叠两个或更多个交叉点结构。
将参考图2A至图2E说明用于制造半导体器件的方法。将省略与在图1A、图1B和图1C的一些实施方式中描述的那些类似的详细描述。
参考图2A，可以在形成预定结构的衬底200之上形成第一导电线210。例如，可以通过以下方式来形成第一导电线210：形成用于第一导电线210的导电层，并且使用呈在第一方向上延伸的线形状的掩模图案来对导电层进行刻蚀。
可以在第一导电线210之上顺序地形成用于下电极层的材料层221A和用于选择器层的材料层222A。
参考图2B，可以在材料层222A之上形成用于中间电极层的材料层223A。
材料层223A可以是通过图案化工艺形成图2D所示的中间电极层223的层。即，材料层223A可以对应于中间电极层223。
在所公开技术的一些实施方式中，用于中间电极层的材料层223A可以包括石墨烯。
可以如以下将参考图3A至图3D所讨论的那样形成用于中间电极层的材料层223A。
图3A至图3D是基于所公开技术的一些实施方式的用于示出形成用于中间电极层的材料层223A的截面图。
参考图3A，可以在初始衬底30之上顺序地形成绝缘层31、金属层32、石墨烯层33和支撑层34。
初始衬底30可以包括诸如硅的半导体材料。
绝缘层31可以包括氧化物、氮化物、或它们的组合。例如，绝缘层31可以包括硅氧化物、铝氧化物、或它们的组合。
金属层32可以对碳具有优异的吸附特性并且用作石墨烯合成的催化剂。在一些实施方式中，金属层32可以包括对碳具有优异的吸附特性的过渡金属。例如，金属层32可以包括镍(Ni)、铜(Cu)、铂(Pt)、钴(Co)、铱(Ir)、钌(Ru)、金(Au)、银(Ag)、锗(Ge)、铁(Fe)、或它们的组合。
可以通过化学气相沉积(CVD)形成石墨烯层33。例如，在其上形成有金属层32和绝缘层31的初始衬底30可以被放置在石英管中，并且可以在大气压和H2气体气氛下将温度升高至约1000℃。然后，通过用甲烷、氢气或氦气等的混合气体处理初始衬底30，可以从前体甲烷中分解碳原子。所分解的碳原子可以作为催化剂与金属层32反应，适量的碳原子可以被溶解在金属层32中或被吸附至金属层32上。随后，通过冷却至室温，可以使金属层32中所包括的碳原子结晶，以形成石墨烯层33。
可以使用常用的化学气相沉积(CVD)方法中的至少一种来形成石墨烯层33。
支撑层34可以用于支撑石墨烯层33，以转移石墨烯层33。支撑层34可以包括聚合物。例如，支撑层34可以包括聚(二甲基硅氧烷)(PDMS)、聚(甲基丙烯酸甲酯)(PMMA)、聚碳酸酯(PC)、聚酰亚胺(PI)、聚苯乙烯(PS)、聚乙烯(PE)、或它们的组合。
在一些实施方式中，可以通过使用散热胶带等将固体聚合物层接合在石墨烯层33上来形成支撑层34。
在一些实施方式中，可以通过在石墨烯层33上涂覆聚合物溶液来形成支撑层34。用于形成支撑层34的涂覆方法可以包括旋涂、卷对卷涂覆、旋喷涂、喷涂、浸涂、棒涂、刷涂或狭缝涂覆，但不限于此。
参考图3B，可以去除初始衬底30和绝缘层31。
例如，可以通过在水中机械剥离图3A的层压结构来执行将初始衬底30和绝缘层31与金属层32、石墨烯层33和支撑层34分离的操作。
参考图3C，可以去除金属层32。
可以通过对金属层32进行刻蚀来执行将金属层32与石墨烯层33和支撑层34分离的操作。例如，可以通过化学刻蚀工艺来去除金属层32。可以根据金属层32适当地选择用于对金属层32进行刻蚀的刻蚀剂。刻蚀剂的示例可以包括FeCl3，但不限于此。
参考图3D，可以在目标衬底35上形成石墨烯层33。
目标衬底35可以是在其上最终形成有石墨烯层33的衬底。在一些实施方式中，目标衬底35可以对应于图2A的材料层222A。石墨烯层33可以对应于材料层223A。
在一些实施方式中，可以通过将石墨烯转移至目标衬底上来在目标衬底上形成石墨烯层33。可以通过使用常用的材料转移技术中的至少一种来执行用于形成石墨烯层33的石墨烯转移。例如，可以通过使目标衬底35与石墨烯层33接触并加热它们来执行用于形成石墨烯层33的石墨烯转移。
图3A至图3D示出了通过化学气相沉积(CVD)形成石墨烯层33的方法。除了图3A至图3D中的方法，可以使用各种方法进行石墨烯转移以形成石墨烯层33。在一些实施方式中，可以通过化学气相沉积(CVD)工艺和/或转移工艺来形成石墨烯层33。在一些实施方式中，除了化学气相沉积(CVD)工艺之外或代替化学气相沉积(CVD)工艺，可以通过机械剥离工艺、外延生长工艺、化学剥离工艺、或其他工艺形成石墨烯层33。在一些实施方式中，可以通过卷对卷合成来形成石墨烯层33。
在机械剥离工艺中，可以通过机械力从具有多层结构的石墨晶体上剥离一层来形成石墨烯。例如，可以通过以下方式来形成石墨烯：在衬底上层层堆叠石墨，使用胶带执行剥离工艺，以及通过在还原气氛中热处理来去除剩余的粘合剂组分。
在外延生长工艺中，在约1500℃的高温下对具有诸如硅碳化物(SiC)的碳的材料执行热处理来形成石墨烯。在热处理期间，碳沿着SiC的表面的晶粒生长以形成石墨烯。
可以通过使用石墨的氧化还原特性执行化学剥离工艺以形成石墨烯。在化学剥离过程中，可以通过如下的方式来形成石墨烯：使用强酸、氧化剂或其他物质将石墨氧化来形成石墨氧化物；使石墨氧化物与水接触；使水分子渗入石墨氧化物的层之间的空间，这是由于石墨氧化物的高亲水性造成的；在通过水分子加宽层间空间以后，通过使用超声波研磨机形成石墨烯氧化物片；以及通过还原工艺去除杂质。
在卷对卷合成中，顺序地或连续地执行沉积工艺、印刷工艺、剥离工艺、刻蚀工艺以及转移工艺。例如，在卷对卷合成中，可以通过如下的方式来形成石墨烯：通过CVD使石墨烯在铜衬底上生长；通过在两个辊之间穿过而将石墨烯附接至具有粘合剂的聚合物膜上；去除铜衬底；去除石墨烯与聚合物膜之间的粘合剂；以及将石墨烯转移至最终衬底。
返回图2B，可以例如通过图3A至图3D所描述的工艺在材料层222A上形成材料层223A。
材料层223A可以包括具有单原子层或多层结构的石墨烯。
在一些实施方式中，中间电极层123包括多层石墨烯，该多层石墨烯包括2至7层。
与由诸如TiN的传统导电材料形成的电极相比，材料层223A可以具有非常小的厚度。
材料层223A可以具有低表面粗糙度的光滑表面。例如，与由诸如TiN的传统导电材料形成的电极相比，材料层223A可以具有更低的表面粗糙度。
参考图2C，可以在材料层223A上顺序地形成用于可变电阻层的材料层224A、用于上电极层的材料层225A、以及硬掩模图案240。
由于材料层223A包括具有优异的抗渗性的石墨烯，因此，在材料层223A上形成材料层224A的期间，可以防止或减少在材料层224A中所包括的材料向材料层222A的扩散。
此外，材料层223A具有非常小的厚度，使得硬掩模图案240的厚度可以被减小，从而减少工艺时间和成本。
硬掩模图案240可以包括具有优异的刻蚀选择性和硬度的材料，以改善存储单元220的竖向轮廓。例如，硬掩模图案240可以包括各种金属材料、碳、或它们的组合。
可以通过如下的方式来形成硬掩模图案240：在材料层225A上形成硬掩模(未示出)；在硬掩模上形成光刻胶图案(未示出)；以及使用光刻胶图案作为刻蚀屏障来对硬掩模进行刻蚀。在形成光刻胶图案之前，可以在硬掩模上进一步形成抗反射层(未示出)，以防止曝光工艺期间的反射。
参考图2D，可以通过使用硬掩模图案240作为刻蚀屏障来对材料层225A、材料层224A、材料层223A、材料层222A和材料层221A进行刻蚀来形成存储单元220，下电极层221、选择器层222、中间电极层223、可变电阻层224和上电极层225被顺序地堆叠在该存储单元220中。
在一些实施方式中，可以不通过单独的附加刻蚀工艺对材料层223A进行刻蚀，而是可以在用于形成存储单元220的刻蚀工艺期间与材料层224A的刻蚀同时对材料层223A进行刻蚀，从而减少或防止：可能由附加的刻蚀工艺引起的对选择器层222的损坏；和可能由再沉积引起的可变电阻层224的分流故障。以这种方式，可以减少工艺时间和成本。
在实施方式中，如图2D所示，去除硬掩模图案240。然而，在另一个实施方式中，可以保留硬掩模图案240。
参考图2E，可以在上电极层225上形成第二导电线230。
可以通过如下的方式来形成第二导电线230：形成用于形成第二导电线230的导电层；以及使用呈在第二方向上延伸的线形状的掩模图案对导电层进行刻蚀。
以这种方式，可以形成图2E的半导体器件。该半导体器件可以包括：在衬底之上顺序地形成的第一导电线210、存储单元220和第二导电线230。存储单元220可以包括下电极层221、选择器层222、中间电极层223、可变电阻层224、以及上电极层225。中间电极层223可以包括具有单原子层或多层结构的石墨烯。与由诸如TiN的常用导电材料制成的电极层相比，中间电极层223可以具有非常小的厚度。由于中间电极层223具有低表面粗糙度的光滑表面，因此可以改善可变电阻层224的性能和成品率。此外，由于中间电极层223可以将选择器层222和可变电阻层224彼此物理隔离或分离，因此可以有效地防止或减少层之间的材料的扩散。
在图2E中示出的第一导电线210、存储单元220、下电极层221、选择器层222、中间电极层223、可变电阻层224、上电极层225以及第二导电线230可以对应于在图1B中示出的第一导电线110、存储单元120、下电极层121、选择器层122、中间电极层123、可变电阻层124、上电极层125以及第二导电线130。
仅描述了几个实施例和示例。可以基于本专利文献中描述和图示的内容进行对所公开的实施例和其他实施例的增强和变化。

Claims (16)

1.一种半导体器件，包括：
第一导电线；
第二导电线，所述第二导电线被设置在所述第一导电线上，以与所述第一导电线间隔开；
选择器层，所述选择器层被设置在所述第一导电线与所述第二导电线之间；
可变电阻层，所述可变电阻层被设置在所述第一导电线与所述第二导电线之间；以及
第一电极层，所述第一电极层包括石墨烯并且被设置在所述可变电阻层与所述选择器层之间。
2.根据权利要求1所述的半导体器件，其中，所述石墨烯具有单原子层结构或二至七层的多层结构。
3.根据权利要求1所述的半导体器件，其中，所述第一电极层将所述可变电阻层和所述选择器层彼此物理隔离并且将所述可变电阻层和所述选择器层彼此电连接。
4.根据权利要求1所述的半导体器件，其中，所述选择器层被设置在所述第一导电线与所述第一电极层之间，并且所述可变电阻层被设置在所述第一电极层与所述第二导电线之间。
5.根据权利要求1所述的半导体器件，还包括：
第二电极层，所述第二电极层被设置在所述第一导电线与所述选择器层之间；以及
第三电极层，所述第三电极层被设置在所述可变电阻层与所述第二导电线之间。
6.根据权利要求5所述的半导体器件，其中，所述第一电极层的厚度小于所述第二电极层或所述第三电极层至少一个。
7.根据权利要求5所述的半导体器件，其中，所述第一电极层的表面粗糙度低于所述第二电极层或所述第三电极层至少一个。
8.根据权利要求1所述的半导体器件，还包括硬掩模图案，所述硬掩模图案被设置在所述可变电阻层与所述第二导电线之间。
9.一种用于制造半导体器件的方法，包括：
形成第一导电线；
在所述第一导电线之上形成选择器层；
在所述选择器层之上形成包括石墨烯的第一电极层；
形成可变电阻层；以及
在所述可变电阻层之上形成第二导电线。
10.根据权利要求9所述的方法，其中，所述石墨烯具有单原子层结构或二至七层的多层结构。
11.根据权利要求9所述的方法，其中，所述选择器层被设置在所述第一导电线与所述第一电极层之间，并且所述可变电阻层被设置在所述第一电极层与所述第二导电线之间。
12.根据权利要求9所述的方法，还包括：
在所述可变电阻层之上形成硬掩模图案，
其中，通过使用所述硬掩模图案对所述可变电阻层、所述第一电极层和所述选择器层进行刻蚀来使所述选择器层、所述第一电极层和所述可变电阻层堆叠。
13.根据权利要求12所述的方法，还包括：
在形成所述第一导电线之后且在形成所述选择器层之前形成第二电极层，其中所述第二电极层被设置在所述第一导电线与所述选择器层之间；以及
在形成所述可变电阻层之后且在形成所述第二导电线之前形成第三电极层，其中所述第三电极层被设置在所述可变电阻层与所述第二导电线之间。
14.根据权利要求13所述的方法，其中，所述第一电极层的厚度小于所述第二电极层或所述第三电极层至少一个。
15.根据权利要求13所述的方法，其中，所述第一电极层的表面粗糙度低于所述第二电极层或所述第三电极层至少一个。
16.根据权利要求12所述的方法，其中，形成所述第一电极层的步骤包括：
通过执行化学气相沉积在形成于衬底之上的金属层上形成石墨烯层；
在所述石墨烯层上形成支撑层；
将所述金属层、所述石墨烯层和所述支撑层与所述衬底分离，以去除所述衬底；
将所述石墨烯层和所述支撑层与所述金属层分离，以去除所述金属层；以及
将所述石墨烯层转移至所述选择器层。
CN202211385883.3A 2021-12-07 2022-11-07 半导体器件及其制造方法 Pending CN116249358A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0174187 2021-12-07
KR1020210174187A KR20230085735A (ko) 2021-12-07 2021-12-07 전자 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN116249358A true CN116249358A (zh) 2023-06-09

Family

ID=86607373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211385883.3A Pending CN116249358A (zh) 2021-12-07 2022-11-07 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20230180626A1 (zh)
JP (1) JP2023084673A (zh)
KR (1) KR20230085735A (zh)
CN (1) CN116249358A (zh)

Also Published As

Publication number Publication date
KR20230085735A (ko) 2023-06-14
US20230180626A1 (en) 2023-06-08
JP2023084673A (ja) 2023-06-19

Similar Documents

Publication Publication Date Title
US10283702B2 (en) Methods for resistive random access memory (RRAM)
CN100502083C (zh) 相变化存储器的垂直侧壁有效引脚结构及其制造方法
JP5422231B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5783961B2 (ja) 不揮発性記憶装置
US20230180626A1 (en) Semiconductor device and method for fabricating the same
US20210210556A1 (en) Nonvolatile semiconductor memory device and fabrication method of the nonvolatile semiconductor memory device
US20230413580A1 (en) Selector device and semiconductor device including the same
US20230131200A1 (en) Semiconductor device and method for fabricating the same
KR101595488B1 (ko) 반도체 소자 및 그 형성 방법
US20230142183A1 (en) Semiconductor device and method for fabricating the same
US20230134429A1 (en) Semiconductor device and method for fabricating the same
US20230171967A1 (en) Semiconductor device and method for fabricating the same
US20230380192A1 (en) Semiconductor device and method for fabricating the same
US20240172569A1 (en) Semiconductor device and method for fabricating the same
US20240155953A1 (en) Semiconductor device and method for fabricating the same
US20230135287A1 (en) Semiconductor device and method for fabricating the same
US20240099157A1 (en) Variable resistance element and semiconductor device including the same
US20240172452A1 (en) Semiconductor device and method for fabricating the same
US20230133638A1 (en) Semiconductor device and method for fabricating the same
US20230165173A1 (en) Semiconductor device and method for fabricating the same
CN117255571A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination