CN111384239A - 阻变式存储器以及阻变式存储器的制造方法 - Google Patents
阻变式存储器以及阻变式存储器的制造方法 Download PDFInfo
- Publication number
- CN111384239A CN111384239A CN202010150656.7A CN202010150656A CN111384239A CN 111384239 A CN111384239 A CN 111384239A CN 202010150656 A CN202010150656 A CN 202010150656A CN 111384239 A CN111384239 A CN 111384239A
- Authority
- CN
- China
- Prior art keywords
- layer
- bottom electrode
- resistive
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 7
- 150000004706 metal oxides Chemical group 0.000 claims abstract description 7
- 239000007784 solid electrolyte Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种阻变式存储器以及阻变式存储器的制造方法，其中，阻变式存储器包括顶电极、底电极层和阻变层，所述阻变层夹设在所述顶电极和底电极层之间，所述阻变层为金属氧化物层或固态电解质层，所述底电极层包括底电极本体和介电层，所述底电极本体呈锥形，所述锥形的尖端朝向所述阻变层并位于设定位置处，所述介电层包覆所述底电极本体以支撑所述阻变层。本发明可提高阻变式存储器的使用效果。
Description
技术领域
本发明涉及电子设备技术，尤其涉及一种阻变式存储器以及阻变式存储器的制造方法。
背景技术
随着科学技术的发展，阻变式存储器的应用越来越广泛。
现有的阻变式存储器包括顶电极、底电极和阻变层，阻变层夹设于顶电极和底电极之间，通过对阻变式存储器外加电压，能够在阻变层中形成导电丝。
然而，现有的阻变式存储器在阻变层中所形成的导电丝位置随机且大小差异较大，导致阻变式存储器的高阻态和低阻态的分布较大，从而使高阻态和低阻态存在重叠区域，造成高阻态和低阻态无法判断的情况，影响阻变式存储器的使用效果。
发明内容
本发明提供一种阻变式存储器以及阻变式存储器的制造方法，以提高阻变式存储器的使用效果。
本发明一方面提供一种阻变式存储器，包括顶电极、底电极层和阻变层，所述阻变层夹设在所述顶电极和底电极层之间，所述阻变层为金属氧化物层或固态电解质层，所述底电极层包括底电极本体和介电层，所述底电极本体呈锥形，所述锥形的尖端朝向所述阻变层并位于设定位置处，所述介电层包覆所述底电极本体以支撑所述阻变层。
本发明另一方面提供一种阻变式存储器的制造方法，包括：在衬底层上沉积形成待加工层；对所述待加工层进行刻蚀以形成锥形的底电极本体，并使所述锥形的尖端背向所述衬底层且位于设定位置处；在所述衬底层上沉积介电层，并使所述介电层包覆所述底电极本体以形成底电极层；在底电极层上沉积形成阻变层，所述阻变层为金属氧化物层或固态电解质层；在所述阻变层上沉积形成顶电极。
基于上述，本发明提供的阻变式存储器，由于底电极本体呈锥形，且锥形的尖端朝向阻变层并位于设定位置处，当对阻变式存储器外加电压时，电场会集中在锥形尖端的位置处，而导电丝会形成在电场集中的位置，因此导电丝会在阻变层中与锥形尖端相对应的位置处形成，由此避免了导电丝位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
附图说明
图1为本发明实施例提供的一种阻变式存储器的结构示意图；
图2为本发明实施例提供的一种阻变式存储器在形成导电丝后的结构示意图；
图3为本发明实施例提供的一种阻变式存储器的制造方法的工艺流程图。
附图标记：
101：顶电极； 102：底电极层； 103：阻变层；
104：底电极本体； 105：介电层； 201：导电丝。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
请参考图1，本发明实施例提供的一种阻变式存储器，包括顶电极101、底电极层102和阻变层103，阻变层103夹设在顶电极101和底电极层102之间，阻变层103为金属氧化物层或固态电解质层，底电极层102包括底电极本体104和介电层105，底电极本体104呈锥形，锥形的尖端朝向阻变层103并位于设定位置处，介电层105包覆底电极本体104以支撑阻变层103。
请参考图2，本实施例中的阻变式存储器，由于底电极本体104呈锥形，且锥形的尖端朝向阻变层103并位于设定位置处，当对阻变式存储器外加电压时，电场会集中在锥形的尖端的位置处，而导电丝201会形成在电场集中的位置，因此导电丝201会在阻变层103中与锥形尖端相对应的位置处形成，由此避免了导电丝201位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
本实施例中，优选的，底电极本体104为多个，多个底电极本体104沿设定方向间隔排列，相邻两个底电极本体104之间具有设定距离。由此，当对阻变式存储器外加电压时，在阻变层103中与各底电极本体104尖端相对应的位置处均会形成导电丝201，因此使各导电丝201能够沿设定方向间隔排列且相邻两个导电丝201之间具有设定距离，利于后续加工和使用。
本实施例中，优选的，底电极本体104为氮化钛材质。由此，利于提高底电极本体104的导电作用，降低电极阻值。
本实施例中，优选的，顶电极101为氮化钛材质。由此，利于提高底电极本体104的导电作用，降低电极阻值。
本实施例中，优选的，阻变层103为二氧化铪材质。由此，利于提高阻变式存储器的使用效果。
本实施例中，优选的，介电层105为二氧化硅材质。由此，利于提高阻变式存储器的使用效果。
实施例二
请参考图3，本发明实施例提供的一种阻变式存储器的制造方法，包括：
步骤S101，在衬底层上沉积形成待加工层。
由此，为形成底电极本体104做准备。其中衬底层可为氧化物介电层，优选的，衬底层为二氧化硅。
优选的，沉积方法为原子层沉积方法。
优选的，沉积方法为物理气相沉积方法。
步骤S102，对待加工层进行刻蚀以形成锥形的底电极本体104，并使锥形的尖端背向衬底层且位于设定位置处。
由此，为形成底电极层102做准备。
优选的，底电极本体104为氮化钛材质。由此，利于提高底电极本体104的导电作用，降低电极阻值。
优选的，利用图案化技术及各向同性刻蚀方式形成锥形的底电极本体104，由此利于提高刻蚀效果。其中各向同性刻蚀可以是湿式刻蚀或是干式刻蚀。
步骤S103，在衬底层上沉积介电层105，并使介电层105包覆底电极本体104以形成底电极层102。
由此，为下一步骤做准备。
优选的，介电层105为二氧化硅材质。由此，利于提高阻变式存储器的使用效果。
步骤S104，在底电极层102上沉积形成阻变层103，阻变层103为金属氧化物层或固态电解质层。
由此，为下一步骤做准备。
优选的，阻变层103为二氧化铪材质。由此，利于提高阻变式存储器的使用效果。
步骤S105，在阻变层103上沉积形成顶电极101。
通过本实施例中的阻变式存储器的制造方法所制造的阻变式存储器，由于底电极本体104呈锥形，且锥形的尖端朝向阻变层103并位于设定位置处，当对阻变式存储器外加电压时，电场会集中在锥形尖端的位置处，而导电丝201会形成在电场集中的位置，因此导电丝201会在阻变层103中与锥形尖端相对应的位置处形成，由此避免了导电丝201位置随机且大小差异较大的问题，从而能够缩小阻变式存储器高阻态和低阻态的分布，利于增加可判断空间，提高阻变式存储器的使用效果。
优选的，顶电极101为氮化钛材质。由此，利于提高底电极本体104的导电作用，降低电极阻值。
实施例三
在实施例二的基础上，步骤S102具体包括：对待加工层进行刻蚀以形成多个锥形的底电极本体104，并使锥形的尖端背向衬底层且位于设定位置处，多个底电极本体104沿设定方向间隔排列，相邻两个底电极本体104之间具有设定距离。由此，当对阻变式存储器外加电压时，在阻变层103中与各底电极本体104尖端相对应的位置处均会形成导电丝201，因此使各导电丝201能够沿设定方向间隔排列且相邻两个导电丝201之间具有设定距离，利于后续加工和使用。另外，在步骤S105之后的步骤中，可在顶电极101上沉积硬掩膜，之后对硬掩膜、顶电极101和阻变层103进行刻蚀以形成多个独立元件，其中各独立元件均对应一个底电极本体104，且底电极本体104的尖端均位于所对应的独立元件的轴线位置处，最后将位元线连上即可完成。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阻变式存储器，其特征在于，包括顶电极、底电极层和阻变层，所述阻变层夹设在所述顶电极和底电极层之间，所述阻变层为金属氧化物层或固态电解质层，所述底电极层包括底电极本体和介电层，所述底电极本体呈锥形，所述锥形的尖端朝向所述阻变层并位于设定位置处，所述介电层包覆所述底电极本体以支撑所述阻变层。
2.根据权利要求1所述的阻变式存储器，其特征在于，所述底电极本体为多个，多个所述底电极本体沿设定方向间隔排列，相邻两个所述底电极本体之间具有设定距离。
3.根据权利要求1所述的阻变式存储器，其特征在于，所述底电极本体为氮化钛材质。
4.根据权利要求1所述的阻变式存储器，其特征在于，所述顶电极为氮化钛材质。
5.根据权利要求1所述的阻变式存储器，其特征在于，所述阻变层为二氧化铪材质。
6.根据权利要求1所述的阻变式存储器，其特征在于，所述介电层为二氧化硅材质。
7.一种阻变式存储器的制造方法，其特征在于，包括：
在衬底层上沉积形成待加工层；
对所述待加工层进行刻蚀以形成锥形的底电极本体，并使所述锥形的尖端背向所述衬底层且位于设定位置处；
在所述衬底层上沉积介电层，并使所述介电层包覆所述底电极本体以形成底电极层；
在底电极层上沉积形成阻变层，所述阻变层为金属氧化物层或固态电解质层；
在所述阻变层上沉积形成顶电极。
8.根据权利要求7所述的阻变式存储器的制造方法，其特征在于，对所述待加工层进行刻蚀以形成锥形的底电极本体，并使所述锥形的尖端背向所述衬底层且位于设定位置处，包括：
对所述待加工层进行刻蚀以形成多个锥形的底电极本体，并使所述锥形的尖端背向所述衬底层且位于设定位置处，多个所述底电极本体沿设定方向间隔排列，相邻两个所述底电极本体之间具有设定距离。
9.根据权利要求7所述的阻变式存储器的制造方法，其特征在于，所述底电极本体和顶电极为氮化钛材质，所述介电层为二氧化硅材质。
10.根据权利要求7所述的阻变式存储器的制造方法，其特征在于，所述阻变层为二氧化铪材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010150656.7A CN111384239A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010150656.7A CN111384239A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111384239A true CN111384239A (zh) | 2020-07-07 |
Family
ID=71221405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010150656.7A Pending CN111384239A (zh) | 2020-03-06 | 2020-03-06 | 阻变式存储器以及阻变式存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111384239A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023039847A1 (zh) * | 2021-09-17 | 2023-03-23 | 华为技术有限公司 | 阻变存储器单元、阻变存储器以及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030189200A1 (en) * | 2002-04-04 | 2003-10-09 | Heon Lee | Low heat loss and small contact area composite electrode for a phase change media memory device |
| CN101359717A (zh) * | 2007-08-03 | 2009-02-04 | 旺宏电子股份有限公司 | 具有一小块定义电性接点区域的电阻随机存取存储结构 |
| CN101652873A (zh) * | 2007-04-05 | 2010-02-17 | 美光科技公司 | 具有包含纳米线的电极的存储器装置、包括所述存储器装置的系统及形成所述存储器装置的方法 |
| US20170294580A1 (en) * | 2016-04-08 | 2017-10-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Resistive random access memory, associated manufacturing and programming methods |
-
2020
- 2020-03-06 CN CN202010150656.7A patent/CN111384239A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030189200A1 (en) * | 2002-04-04 | 2003-10-09 | Heon Lee | Low heat loss and small contact area composite electrode for a phase change media memory device |
| CN101652873A (zh) * | 2007-04-05 | 2010-02-17 | 美光科技公司 | 具有包含纳米线的电极的存储器装置、包括所述存储器装置的系统及形成所述存储器装置的方法 |
| CN101359717A (zh) * | 2007-08-03 | 2009-02-04 | 旺宏电子股份有限公司 | 具有一小块定义电性接点区域的电阻随机存取存储结构 |
| US20170294580A1 (en) * | 2016-04-08 | 2017-10-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Resistive random access memory, associated manufacturing and programming methods |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023039847A1 (zh) * | 2021-09-17 | 2023-03-23 | 华为技术有限公司 | 阻变存储器单元、阻变存储器以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI374561B (en) | Resistive memory device and method of fabricating the same | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| TWI431762B (zh) | 電阻式記憶體元件及其製作方法 | |
| US8124441B2 (en) | Programmable resistive memory cell with filament placement structure | |
| US8575586B2 (en) | Resistive memory device and method for manufacturing the same | |
| US20070268739A1 (en) | Nanowire memory device and method of manufacturing the same | |
| CN103811515A (zh) | 逻辑兼容的rram结构和工艺 | |
| CN111384239A (zh) | 阻变式存储器以及阻变式存储器的制造方法 | |
| CN111769196A (zh) | 阻变存储器、阻变元件及其制备方法 | |
| CN211479791U (zh) | 一种薄膜电阻器结构 | |
| KR100462878B1 (ko) | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 | |
| US9006700B2 (en) | Resistive memory with a stabilizer | |
| WO2023116023A1 (zh) | 一种半导体器件及其制造方法 | |
| JP5412012B1 (ja) | 抵抗変化型不揮発性記憶素子とその製造方法 | |
| CN111223987A (zh) | 阻变式存储器以及阻变式存储器的制造方法 | |
| JP5150022B2 (ja) | メモリセルキャパシタ構造におけるメモリセルキャパシタプレートの形成方法 | |
| CN114068808A (zh) | 一种半导体集成电路器件及其制造方法 | |
| US9276205B2 (en) | Storage device | |
| US6717234B2 (en) | Resistive memory for data storage devices | |
| CN111640863A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN112467029A (zh) | 一种半导体器件及其制造方法 | |
| CN105990393B (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN111261348A (zh) | 一种薄膜电阻器结构及制备方法 | |
| US11189786B2 (en) | Tapered resistive memory with interface dipoles | |
| US20170133588A1 (en) | Resistive ram cell with focused electric field |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200707 |