CN111261348A - 一种薄膜电阻器结构及制备方法 - Google Patents

一种薄膜电阻器结构及制备方法 Download PDF

Info

Publication number
CN111261348A
CN111261348A CN202010187840.9A CN202010187840A CN111261348A CN 111261348 A CN111261348 A CN 111261348A CN 202010187840 A CN202010187840 A CN 202010187840A CN 111261348 A CN111261348 A CN 111261348A
Authority
CN
China
Prior art keywords
layer
thin film
resistance
insulating
resistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010187840.9A
Other languages
English (en)
Inventor
徐建卫
徐艳
汪鹏
叶宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xian Photoelectric Technology Co ltd
Original Assignee
Shanghai Xian Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xian Photoelectric Technology Co ltd filed Critical Shanghai Xian Photoelectric Technology Co ltd
Priority to CN202010187840.9A priority Critical patent/CN111261348A/zh
Publication of CN111261348A publication Critical patent/CN111261348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/22—Elongated resistive element being bent or curved, e.g. sinusoidal, helical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种薄膜电阻器结构及制备方法，该薄膜电阻器结构包括：绝缘衬底，电阻层，其分布在绝缘衬底的表面；绝缘层，其覆盖在电阻层上且预留通孔；以及金属电极层，其分布在绝缘层上并通过通孔与电阻层连接。该制备方法，包括：采用光刻和等离子刻蚀的工艺，在绝缘衬底上形成电阻层；采用溅射工艺，在电阻层上溅射绝缘层；利用光刻和二氧化硅湿法腐蚀工艺，在绝缘层上开至少两个通孔；通过光刻和金属层剥离的工艺，在绝缘层及通孔内覆盖金属电极层，通过通孔使得金属电极层与电阻层连接。本申请薄膜电阻器结构具有小尺寸、高阻值，其中的电阻层有绝缘层覆盖，使电阻层与外部环境隔离，提高了薄膜电阻器结构的可靠性。

Description

一种薄膜电阻器结构及制备方法
技术领域
本申请属于薄膜电阻器技术领域，具体涉及一种薄膜电阻器结构及制备方法。
背景技术
电阻器是电子行业基础元件之一，集成电路沿着摩尔定律发展，及电子产品往小型化发展，对电阻器体积小型化的要求愈发明显。传统的打线用的片状薄膜电阻器，其结构如图1所示，其具有两个低电阻率的电极1，一般不小于0.15mm宽度，电极间是电阻薄膜材料2，薄膜材料一般是氮化钽，铬硅合金，氮化钛，多晶硅等。为了提高阻值，可以设计成条状结构。如果对于小尺寸，如0201型号，电阻器长度仅0.6mm,如果单个电极宽度0.15mm,约50％的面积被电极占用。因此，现有的薄膜电阻器其电阻材料面积受限，制约了小体积、高阻值薄膜电阻器的可产品化。
发明内容
针对上述现有技术的缺点或不足，本申请要解决的技术问题是提供一种薄膜电阻器结构及制备方法。
为解决上述技术问题，本申请通过以下技术方案来实现：
本申请提出了一种薄膜电阻器结构，包括：
绝缘衬底，
电阻层，其分布在所述绝缘衬底的表面；
绝缘层，其覆盖在所述电阻层上且预留通孔；
以及金属电极层，其分布在所述绝缘层上并通过所述通孔与所述电阻层连接。
进一步地，上述的薄膜电阻器结构，其中，所述电阻层设置为条状结构并按照蛇形盘绕在所述绝缘衬底上。
进一步地，上述的薄膜电阻器结构，其中，所述电阻层中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um。
进一步地，上述的薄膜电阻器结构，其中，所述绝缘衬底由氮化铝、氧化铝、氮化硅或石英材料制成。
进一步地，上述的薄膜电阻器结构，其中，所述电阻层包括氮化钽薄膜、铬硅薄膜、多晶硅薄膜、二氧化钛薄膜或二氧化锆薄膜。
进一步地，上述的薄膜电阻器结构，其中，所述绝缘层包括二氧化硅薄膜、氮化硅薄膜、氧化铝薄膜或有机绝缘树脂薄膜。
进一步地，上述的薄膜电阻器结构，其中，所述通孔的设置数量为至少两个，其中，所述通孔用于暴露出所述电阻层的连接部位。
本申请还提出了一种所述的薄膜电阻器结构的制备方法，所述制备方法包括如下步骤：
采用光刻和等离子刻蚀的工艺，在绝缘衬底上形成电阻层；
采用溅射工艺，在所述电阻层上溅射绝缘层；
利用光刻和二氧化硅湿法腐蚀工艺，在所述绝缘层上开至少两个通孔；
通过光刻和金属层剥离的工艺，在所述绝缘层及所述通孔内覆盖所述金属电极层，通过所述通孔使得所述金属电极层与所述电阻层连接。
进一步地，上述的制备方法，其中，所述电阻层中电阻的长宽比大于等于2000，电阻值大于等于100KΩ。
进一步地，上述的制备方法，其中，所述电阻层中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um。
与现有技术相比，本申请具有如下技术效果：
本申请薄膜电阻器结构具有小尺寸、高阻值，其中的电阻层有绝缘层覆盖，使电阻层与外部环境隔离，提高了薄膜电阻器结构的可靠性；
本申请中的电阻层不再限制在两个电极之间分布，而是按照蛇形盘绕绝缘衬底上，可以大幅度提高长宽比，从而增加电阻器阻值，并且电阻器体积不需要额外增加；
本申请中的金属电极层仅通过绝缘层中的通孔与电阻层连接，其它部分则分布在绝缘层上，本申请通过通孔引出电极，最大电流耐受取决于通孔尺寸的直径，其中，该通孔形状和尺寸均可控，可靠性强；并且申请的金属电极层设置在结构的顶部，具有更高的集成度；
本申请制备方法中，采用的是半导体薄膜工艺，先形成薄膜，再使用刻蚀形成所需图案，优点是精度和可靠性更高，适用于大规模量产。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1：现有的打线薄膜电阻器的结构示意图；
图2：本申请薄膜电阻器结构的分层结构示意图；
图3：本申请薄膜电阻器结构的剖视图；
图4：本申请薄膜电阻器结构的制备方法流程图。
其中，1-绝缘衬底，2-电阻层，3-绝缘层，4-金属电极层。
具体实施方式
以下将结合附图对本申请的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本申请的目的、特征和效果。
如图2和图3所示，本申请的其中一个实施例中，一种薄膜电阻器结构，包括：
绝缘衬底1，
电阻层2，其分布在所述绝缘衬底1的表面；
绝缘层3，其覆盖在所述电阻层2上且预留通孔；
以及金属电极层4，其分布在所述绝缘层3上并通过所述通孔与所述电阻层2连接。
本实施例薄膜电阻器结构具有小尺寸、大阻值，其中的电阻层2有绝缘层3覆盖，使电阻层2与外部环境隔离，提高了薄膜电阻器结构的可靠性；其中，所述金属电极层4仅通过绝缘层3中的通孔与电阻层2连接，其它部分则分布在绝缘层3上，其通过通孔引出电极，最大电流耐受取决于通孔尺寸的直径，且该通孔形状和尺寸均可控，可靠性强；并且申请的金属电极层4设置在结构的顶部，具有更高的集成度。
在本实施例中，所述绝缘衬底1包括但不限于由氮化铝、氧化铝、氮化硅或石英材料制成。其中，优选地，所述绝缘衬底1的单元尺寸为：长度0.6mm，宽度0.3mm，上述仅示意了其中一种所述绝缘衬底1的尺寸，其并不对本申请的保护范围造成限定。
进一步地，所述电阻层2包括但不限于氮化钽薄膜、铬硅薄膜、多晶硅薄膜、二氧化钛薄膜或二氧化锆薄膜。
进一步地，在本实施例中，所述电阻层2设置为条状结构并按照蛇形盘绕在所述绝缘衬底1上。通过上述设置方式可以大幅度提高长宽比，从而增加电阻器阻值，并且电阻器体积不需要额外增加。
进一步地，通过下文所述的制备方法中，用光刻和等离子刻蚀的工艺，形成蛇形电阻，经过长宽设计优化，可以至少得到长宽比2000，即设计电阻阻值至少可达到100KΩ。
所述电阻层2中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um，通过上述宽条状结构的设计，可增加所述电阻的接触面积；进一步地，上述宽度优选为25-35um；进一步地，上述宽度优选为20-30um。
在本实施例中，所述绝缘层3包括但不限于二氧化硅薄膜、氮化硅薄膜、氧化铝薄膜或有机绝缘树脂薄膜。
其中，所述绝缘层3厚度为5000A。
进一步地，在上述两端部位于电阻的宽条状结构位置，利用光刻和二氧化硅湿法腐蚀工艺，开一通孔，通过该通孔将所述电阻层2和所述金属电极层4连接，连接可靠性强。
其中，该通孔的宽度优选为20-30um，进一步优选地，20-25um。
其中，所述通孔可设置在所述电阻层2的两端或者电阻条的首、尾部位。
进一步地，所述通孔的设置数量为至少两个，可以设置多个通孔以减小接触电阻。其中，所述通孔用于暴露出所述电阻层2的连接部位。
如图4所示，本申请还提出了一种所述的薄膜电阻器结构的制备方法，所述制备方法包括如下步骤：
步骤一：采用光刻和等离子刻蚀的工艺，在绝缘衬底1上形成电阻层2；
所述绝缘衬底1包括但不限于由氮化铝、氧化铝、氮化硅或石英材料制成。其中，优选地，所述绝缘衬底1的单元尺寸为：长度0.6mm，宽度0.3mm，上述仅示意了其中一种所述绝缘衬底1的尺寸，其并不对本申请的保护范围造成限定。
所述电阻层2包括但不限于氮化钽薄膜、铬硅薄膜、多晶硅薄膜、二氧化钛薄膜或二氧化锆薄膜。
其中，所述电阻层2设置为条状结构并按照蛇形盘绕在所述绝缘衬底1上。通过上述设置方式可以大幅度提高长宽比，从而增加电阻器阻值，并且电阻器体积不需要额外增加。
采用光刻和等离子刻蚀的工艺，形成蛇形电阻，经过长宽设计优化，可以至少得到长宽比2000，即设计电阻阻值至少可达到100KΩ。
所述电阻层2中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um，通过上述宽条状结构的设计，可增加所述电阻的接触面积；进一步地，上述宽度优选为25-35um；进一步地，上述宽度优选为20-30um。
步骤二：采用溅射工艺，在所述电阻层2上溅射绝缘层3；
所述绝缘层3包括但不限于二氧化硅薄膜、氮化硅薄膜、氧化铝薄膜或有机绝缘树脂薄膜。其中，所述绝缘层3厚度为5000A。
步骤三：利用光刻和二氧化硅湿法腐蚀工艺，在所述绝缘层3上开至少两个通孔；
在上述两端部位于电阻的宽条状结构位置，利用光刻和二氧化硅湿法腐蚀工艺，开一通孔，通过该通孔将所述电阻层2和所述金属电极层4连接，连接可靠性强。
其中，该通孔的宽度优选为20-30um，进一步优选地，20-25um。
其中，所述通孔可设置在所述电阻层2的两端或者电阻条的首、尾部位。
进一步地，所述通孔的设置数量为至少两个，可以设置多个通孔以减小接触电阻。其中，所述通孔用于暴露出所述电阻层2的连接部位。
步骤四：通过光刻和金属层剥离的工艺，在所述绝缘层3及所述通孔内覆盖所述金属电极层4，通过所述通孔使得所述金属电极层4与所述电阻层2连接。
其中，所述金属电极层4仅通过绝缘层3中的通孔与电阻层2连接，其它部分则分布在绝缘层3上，其通过通孔引出电极，最大电流耐受取决于通孔尺寸的直径，且该通孔形状和尺寸均可控，可靠性强。所述金属电极层4的厚度为1um，为了方便打线使用，该金属电极层4的宽度为180um，长度为280um。
本申请薄膜电阻器结构具有小尺寸、高阻值，其中的电阻层有绝缘层覆盖，使电阻层与外部环境隔离，提高了薄膜电阻器结构的可靠性；本申请中的电阻层不再限制在两个电极之间分布，而是按照蛇形盘绕绝缘衬底上，可以大幅度提高长宽比，从而增加电阻器阻值，并且电阻器体积不需要额外增加；本申请中的金属电极层仅通过绝缘层中的通孔与电阻层连接，其它部分则分布在绝缘层上，本申请通过通孔引出电极，最大电流耐受取决于通孔尺寸的直径，其中，该通孔形状和尺寸均可控，可靠性强；并且申请的金属电极层设置在结构的顶部，具有更高的集成度；本申请制备方法中，采用的是半导体薄膜工艺，先形成薄膜，再使用刻蚀形成所需图案，优点是精度和可靠性更高，适用于大规模量产。
以上实施例仅用以说明本申请的技术方案而非限定，参照较佳实施例对本申请进行了详细说明。本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换，而不脱离本申请技术方案的精神和范围，均应涵盖在本申请的权利要求范围内。

Claims (10)

1.一种薄膜电阻器结构，其特征在于，包括：
绝缘衬底，
电阻层，其分布在所述绝缘衬底的表面；
绝缘层，其覆盖在所述电阻层上且预留通孔；
以及金属电极层，其分布在所述绝缘层上并通过所述通孔与所述电阻层连接。
2.根据权利要求1所述的薄膜电阻器结构，其特征在于，所述电阻层设置为条状结构并按照蛇形盘绕在所述绝缘衬底上。
3.根据权利要求2所述的薄膜电阻器结构，其特征在于，所述电阻层中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um。
4.根据权利要求1或2或3所述的薄膜电阻器结构，其特征在于，所述绝缘衬底由氮化铝、氧化铝、氮化硅或石英材料制成。
5.根据权利要求1或2或3所述的薄膜电阻器结构，其特征在于，所述电阻层包括氮化钽薄膜、铬硅薄膜、多晶硅薄膜、二氧化钛薄膜或二氧化锆薄膜。
6.根据权利要求1所述的薄膜电阻器结构，其特征在于，所述绝缘层包括二氧化硅薄膜、氮化硅薄膜、氧化铝薄膜或有机绝缘树脂薄膜。
7.根据权利要求1或2或3或6所述的薄膜电阻器结构，其特征在于，所述通孔的设置数量为至少两个，其中，所述通孔用于暴露出所述电阻层的连接部位。
8.一种如权利要求1至7任一项所述的薄膜电阻器结构的制备方法，其特征在于，所述制备方法包括如下步骤：
采用光刻和等离子刻蚀的工艺，在绝缘衬底上形成电阻层；
采用溅射工艺，在所述电阻层上溅射绝缘层；
利用光刻和二氧化硅湿法腐蚀工艺，在所述绝缘层上开至少两个通孔；
通过光刻和金属层剥离的工艺，在所述绝缘层及所述通孔内覆盖所述金属电极层，通过所述通孔使得所述金属电极层与所述电阻层连接。
9.根据权利要求8的制备方法，其特征在于，所述电阻层中电阻的长宽比大于等于2000，电阻值大于等于100KΩ。
10.根据权利要求8或9的制备方法，其特征在于，所述电阻层中电阻的两端相对其中间部分为宽条状结构，其该两端部的宽度为25-40um。
CN202010187840.9A 2020-03-17 2020-03-17 一种薄膜电阻器结构及制备方法 Pending CN111261348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010187840.9A CN111261348A (zh) 2020-03-17 2020-03-17 一种薄膜电阻器结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010187840.9A CN111261348A (zh) 2020-03-17 2020-03-17 一种薄膜电阻器结构及制备方法

Publications (1)

Publication Number Publication Date
CN111261348A true CN111261348A (zh) 2020-06-09

Family

ID=70951518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010187840.9A Pending CN111261348A (zh) 2020-03-17 2020-03-17 一种薄膜电阻器结构及制备方法

Country Status (1)

Country Link
CN (1) CN111261348A (zh)

Similar Documents

Publication Publication Date Title
JP4357577B2 (ja) コンデンサ及びその製造方法
KR100829680B1 (ko) 상 변화 메모리 및 그 형성 방법
US7410879B1 (en) System and method for providing a dual via architecture for thin film resistors
CN211479791U (zh) 一种薄膜电阻器结构
US7746212B2 (en) Temperature sensor and method for its production
TWI579559B (zh) 感測元件及其製造方法
CN110959188B (zh) 电容器
US20080217740A1 (en) Semiconductor device and method of manufacturing the same
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JP6788847B2 (ja) キャパシタ
CN111261348A (zh) 一种薄膜电阻器结构及制备方法
JP2009123818A (ja) 磁気センサデバイスの製造方法
US20200200695A1 (en) Resistance-integrated gas sensor
CN112562946B (zh) 氮化钽薄膜电阻及其制备方法
JP7500467B2 (ja) センサ
JP2001024155A (ja) Ｍｉｍキャパシタ、その製造方法、半導体装置、エアブリッジ金属配線、およびその製造方法
JP2009099755A (ja) 薄膜抵抗体及びその製造方法
US7989904B2 (en) Micro-electromechanical device and manufacturing method thereof
EP2239796A2 (en) Method of fabricating a resistive switching element including nanogap electrodes
JP2002270776A (ja) 半導体装置の配線構造
JP2005303051A (ja) 半導体装置及びその製造方法
JP3895911B2 (ja) 対サージ防御装置の主構成部材及びその作製方法
JP6954517B2 (ja) 電子部品及びその製造方法
WO2020170750A1 (ja) 抵抗器
JP2007194473A (ja) コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination