CN110959188B - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN110959188B
CN110959188B CN201880048521.0A CN201880048521A CN110959188B CN 110959188 B CN110959188 B CN 110959188B CN 201880048521 A CN201880048521 A CN 201880048521A CN 110959188 B CN110959188 B CN 110959188B
Authority
CN
China
Prior art keywords
electrode
capacitor
lower electrode
upper electrode
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880048521.0A
Other languages
English (en)
Other versions
CN110959188A (zh
Inventor
原田真臣
泉谷淳子
香川武史
松原弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110959188A publication Critical patent/CN110959188A/zh
Application granted granted Critical
Publication of CN110959188B publication Critical patent/CN110959188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明的目的在于提供抑制保护层电容，且即使在高温时、高湿度时也具有较高的Q值的电容器。本发明的一侧面所涉及的电容器具备：基板；下部电极，形成在基板上；介电膜，形成在下部电极上；上部电极，形成在介电膜上的局部；保护层，覆盖下部电极以及上部电极；以及外部电极，贯通保护层，在从上方观察电容器的俯视时，外部电极仅形成在被上部电极的周缘划定的区域内。

Description

电容器
技术领域
本发明涉及电容器。
背景技术
作为半导体集成电路所使用的典型电容器元件，例如已知有MIM(MetalInsulator Metal：金属绝缘体金属)电容器。MIM电容器是具有由下部电极和上部电极夹着绝缘体的平行平板型的结构的电容器。
例如在专利文献1公开了提供防止绝缘特性以及漏电电流特性的劣化的薄膜MIM电容器的技术。专利文献1所记载的薄膜MIM电容器具有基板、形成在该基板上的由贵金属构成的下部电极、形成在该下部电极上的电介质层薄膜、以及形成在该电介质薄膜上的由贵金属构成的上部电极。
专利文献1：日本特开2010－109014号公报
电容器具备用于使上部电极以及下部电极与外部电连接的外部电极。然而，在外部电极超过上部电极的形成区域延伸的情况下，有外部电极与下部电极接近，隔着保护层(也称为层间膜)电容耦合的情况。其结果，产生与由上部电极、介电膜、下部电极构成的真实电容并联连接的由外部电极、保护层、下部电极构成的寄生电容。在本申请说明书中，将该寄生电容称为保护层电容。
例如在RF电路内的要求Q值的电容器中，由于有保护层电容，而在电容器产生不需要的寄生电容，成为使电容器的Q值降低的主要原因。另外，该保护层电容由于高温时、高湿时的保护层材料的物性变化而变动，所以成为电容器的Q值变动的主要原因。
发明内容
本发明是鉴于这样的情况而完成的，目的在于提供能够抑制保护层电容，且即使在高温时、高湿度时也具有较高的Q值的电容器。
本发明的一侧面所涉及的电容器具备：基板；下部电极，形成在上述基板上；介电膜，形成在上述下部电极上；上部电极，形成在上述介电膜上的局部；保护层，覆盖上述下部电极以及上述上部电极；以及外部电极，贯通上述保护层，在从上方观察电容器的俯视时，上述外部电极仅形成在被上述上部电极的周缘划定的区域内。
根据本发明，能够提供抑制保护层电容，且即使在高温时、高湿度时也具有较高的Q值的电容器。
附图说明
图1是第一实施方式所涉及的电容器的俯视图。
图2是第一实施方式所涉及的电容器的剖视图。
图3是比较例的电容器的剖视图。
图4是第一实施方式所涉及的电容器的工序剖视图。
图5是第一实施方式所涉及的电容器的工序剖视图。
图6是第一实施方式所涉及的电容器的工序剖视图。
图7是第一实施方式所涉及的电容器的工序剖视图。
图8是第一实施方式所涉及的电容器的工序剖视图。
图9是第一实施方式所涉及的电容器的工序剖视图。
图10是第二实施方式所涉及的电容器的俯视图。
图11是第二实施方式所涉及的电容器的剖视图。
图12是第三实施方式所涉及的电容器的俯视图。
图13是第三实施方式所涉及的电容器的剖视图。
图14是表示由第三实施方式所涉及的电容器形成的电容的剖视图。
图15是第四实施方式所涉及的电容器的俯视图。
图16是第四实施方式所涉及的电容器的剖视图。
图17是表示由第四实施方式所涉及的电容器形成的电容的剖视图。
具体实施方式
(第一实施方式)
图1是本实施方式所涉及的电容器的俯视图。图2是本实施方式所涉及的电容器的剖视图。此外，图1所示的俯视图并不是直接示出从上方观察电容器的情况下的外观的图，而是示出从上方观察电容器的情况下的各层的布局的图。
在基板1上形成有绝缘膜2，在绝缘膜2上形成有下部电极3。在绝缘膜2以及下部电极3上形成有覆盖下部电极3的介电膜4。在介电膜4上的局部形成有上部电极5。在介电膜4以及上部电极5上形成有覆盖下部电极3以及上部电极5的保护层6。在保护层6上形成有贯通保护层6的第一外部电极7a、和贯通保护层6以及介电膜4的第二外部电极7b。第一外部电极7a与上部电极5连接，第二外部电极7b与下部电极3连接。此外，在不需要区分第一外部电极7a以及第二外部电极7b的情况下，仅称为外部电极7。
在本实施方式中，在从上方(外部电极侧)观察电容器的俯视时(图1)，第一外部电极7a仅在被上部电极5的周缘划定的区域内形成。以下，对构成本实施方式的电容器的各层的材料以及厚度的一个例子进行说明。
虽然基板1的材料没有限定，但优选为硅基板或者镓砷基板等半导体基板、玻璃或者氧化铝等绝缘性基板。例如，基板1的长边的长度为200μm～600μm，短边的长度为100μm～300μm。另外，虽然基板的厚度没有限定，但优选为500μm以上700μm以下。在基板的厚度比500μm薄的情况下，基板的机械强度变弱，所以在后述的电容器的制造中，在背面研磨、切割时在晶圆产生破裂或缺损。在基板的厚度比700μm厚的情况下，变得比电容器的纵向、横向的长度厚，而安装电容器时的操作变得困难。另外，优选包含基板在内的电容器整体的厚度为10μm以上300μm以下。
虽然绝缘膜2的材料没有限定，但优选为由SiO2、SiN、Al2O3、HfO2、Ta2O5、ZrO2等构成的绝缘膜。虽然绝缘膜的厚度没有限定，但只要基板与形成在其上部的电容器能够绝缘即可，优选为0.1μm以上。绝缘膜2能够利用溅射法、CVD(化学气相沉积)法形成。
虽然下部电极3的材料没有限定，但优选为由Cu、Ag、Au、Al、Ni、Cr、Ti等构成的金属或者包含这些金属的导电体。虽然下部电极的厚度没有限定，但优选为0.5μm以上10μm以下，更优选为2μm以上6μm以下。在下部电极厚比0.5μm薄的情况下，电极的电阻变大，对电容器的高频特性造成影响。在下部电极厚比10μm厚的情况下，有由于电极的应力而元件的机械强度变弱，电容器形变的可能性。
虽然介电膜4的材料没有限定，但优选为SiO2、SiN、Al2O3、HfO2、Ta2O5、ZrO2等氧化物、氮化物。虽然介电膜的厚度并不特别限定，但优选为0.1μm以上1.5μm以下，根据所希望的电容值进行调节。介电膜4能够利用溅射法、CVD法形成。
虽然上部电极5的材料没有限定，但优选为由Cu、Ag、Au、Al、Ni、Cr、Ti等构成的金属或者包含这些金属的导电体。虽然上部电极5的厚度没有限定，但根据与下部电极3相同的理由，优选为0.5μm以上10μm以下，更优选为2μm以上6μm以下。另外，优选下部电极3的厚度比上部电极5的厚度厚。下部电极3的长度比上部电极5的长度长。这是因为因此在下部电极3的厚度较薄的情况下等效串联电阻(ESR)增大。
虽然保护层6的材料没有特别限定，但优选为聚酰亚胺等树脂材料。虽然保护层6的厚度没有限定，但优选为1μm以上20μm以下。在保护层的厚度比1μm薄的情况下，有不能消除基底的阶梯差，而得不到平滑的面的可能性。若使保护层6的厚度比20μm厚，则需要高粘度的保护层材料，而厚度的控制变得困难，成为在电容器电容产生偏差的主要原因。另外，在从上面观察的情况下，保护层6的周缘也可以位于切割后的基板1的端部与覆盖下部电极3的介电膜4的侧壁之间。有下部电极3的侧壁部的介电膜厚变薄、或者未沉积在阶梯差部分的情况，本实施方式所涉及的电容器在进行焊接时，能够避免焊料与下部电极3接触。
虽然外部电极7的材料没有限定，但优选为电阻率比下部电极3以及上部电极5的材料低的材料，优选为由Cu、Al等构成的金属。这是因为由此能够降低电阻。另外，在假定了焊接的情况下，外部电极7的最表面也可以是Au或者Sn。
在本实施方式中，在从上方观察电容器的俯视时，第一外部电极7a仅形成在被上部电极5的周缘划定的区域内(图1)。通过成为这样的结构，从而在电压施加时，上部电极5与下部电极3之间的电力线仅通过介电膜4。由于第一外部电极7a未形成于上部电极5的外侧，所以第一外部电极7a不对于下部电极3进行隔着保护层6的电容耦合。
与此相对，在图3所示的比较例的结构中，第一外部电极7a延伸到上部电极5的外侧。因此，在电压施加时，从第一外部电极7a引出的电力线的一部分通过保护层6进入下部电极3。其结果，产生与由上部电极5、介电膜4、下部电极3构成的真实电容并联连接的由第一外部电极7a、保护层6、下部电极3构成的保护层电容。例如在RF电路内的要求较高的Q值的电容器中，由于有保护层电容，而在电容器产生不需要的寄生电容，成为使电容器的Q值降低的主要原因。另外，该保护层电容根据高温时、高湿时的保护层材料的物性变化而变动，所以成为电容器的Q值变动的主要原因。
根据本实施方式，第一外部电极7a与下部电极3不进行隔着保护层6的电容耦合，所以能够从电容器整体的Q值除去保护层6的影响。因此，能够除去由保护层6的寄生电容、高温时或高湿时的保护层材料(层间材料)的物性变化对Q值的影响。
另外，在本实施方式中，上部电极5与下部电极3也不进行经由基板1的电容耦合，所以在施加了电压时基板电容的变动不对整体的电容造成影响。这样，基板电容并不显著，所以能够防止基板电容影响整体的电容器电容的频率特性。
并且，在本实施方式中，外部电极7不形成在保护层6的侧壁部分，且为平坦的形状。若在上部电极5、保护层6有阶梯差，则形成外部电极7的金属膜在上述阶梯差处中断，或者在电压施加时电场集中在阶梯差，而对电容器的绝缘耐性有负面影响。在本实施方式中，能够抑制这样的不良情况，使电容器的绝缘耐性提高。
接下来，参照图4～图9对本实施方式所涉及的电容器的制造方法进行说明。
如图4所示，在基板1上形成绝缘膜2。绝缘膜2优选为由SiO2、SiN、Al2O3构成的绝缘膜。绝缘膜2能够利用溅射法、CVD(化学气相沉积)法形成。优选绝缘膜2的厚度为0.1μm以上。
接下来，如图5所示，在绝缘膜2上形成下部电极3的图案。作为下部电极3，例如沉积由Cu、Ag、Au、Al构成的金属或者包含这些金属的导电体。下部电极3的厚度优选为0.5μm以上10μm以下，更优选为2～6μm。虽然下部电极3的图案形成的方法没有限定，但例如使用半添加法。在半添加法中，通过溅射、无电解电镀使种子层成膜，通过光刻技术形成使种子层的局部开口的抗蚀剂图案，通过无电解电镀在开口部形成下部电极材料，并将抗蚀剂剥离，最后除去未形成下部电极材料的部位的种子层。
接下来，如图6所示，在包含下部电极3的区域在内的基板整个面形成介电膜4，并进行图案化，形成使介电膜4的局部露出的开口部4a。作为介电膜4，例如以0.1μm以上1.5μm以下的厚度形成SiO2、SiN、Al2O3、HfO2、Ta2O5等氧化物或者氮化物。介电膜4能够利用溅射法、CVD法形成。图案化例如通过光刻以及蚀刻进行。
接下来，如图7所示，在介电膜4的局部形成上部电极5的图案。作为上部电极5，例如沉积由Cu、Ag、Au、Al构成的金属或者包含这些金属的导电体。上部电极5的厚度优选为0.5μm以上10μm以下，更优选为2～6μm。虽然上部电极5的图案形成的方法没有限定，但与下部电极3相同，例如使用半添加法。
接下来，如图8所示，沉积保护层6，并进行图案化，在保护层6形成使上部电极5露出的开口部6a、和使介电膜4露出的开口部6b。例如，作为保护层6，沉积聚酰亚胺等树脂材料。保护层6的厚度优选为1～20μm。在图案化中，通过光刻技术在保护层6上形成抗蚀剂图案，并将抗蚀剂图案作为掩膜对保护层6的不需要的部分进行蚀刻。
接下来，如图9所示，形成分别埋入保护层6的开口部6a、6b的第一外部电极7a以及第二外部电极7b的图案。在本实施方式中，仅在被上部电极5的周缘划定的区域内形成第一外部电极7a。另外，优选仅在保护层6的上面形成外部电极7，在保护层6的侧壁不形成外部电极7。作为外部电极7，例如使用Cu或者Al。由Cu或者Al构成的外部电极7能够利用溅射或者电镀形成。另外，优选外部电极7对Ni/Au进行电镀。虽然外部电极7的图案形成的方法没有限定，但与下部电极3相同，例如使用半添加法。
如以上那样制造本实施方式所涉及的电容器。
(第二实施方式)
在第二实施方式以后省略对与第一实施方式相同的事项的描述，仅对不同点进行说明。特别是，并不在每个实施方式依次提及相同的构成所带来的相同的作用效果。
图10是第二实施方式所涉及的电容器的俯视图。图11是第二实施方式所涉及的电容器的剖视图。
第二实施方式所涉及的电容器具备在介电膜4上分开形成的第一上部电极5a以及第二上部电极5b作为上部电极。外部电极7具备与第一上部电极5a连接的第一外部电极7a、以及与第二上部电极5b连接的第二外部电极7b。第一外部电极7a仅在被第一上部电极5a的周缘划定的区域内形成，第二外部电极7b仅在被第二上部电极5b的周缘划定的区域内形成。
第二实施方式所涉及的电容器成为串联连接了在第一上部电极5a与下部电极3之间、以及第二上部电极5b与下部电极3之间形成的两个电容器而成的电容器。因此，电容器的合成电容比各电容器的电容值小。
在第一实施方式所涉及的电容器中，在构成小电容的电容器的情况下，需要减小上部电极5的面积，而有难以仅在被上部电极5的周缘划定的区域内形成第一外部电极7a的可能性。与此相对，在第二实施方式中，即使在构成小电容的电容器的情况下，也不需要减小上部电极5a、5b的面积，能够仅在被上部电极5a、5b的周缘划定的区域内形成外部电极7a、7b。其结果，外部电极7a、7b与下部电极3不会进行隔着保护层6的电容耦合，所以能够防止由保护层电容引起的电容器的Q值的降低。
另外，第二实施方式所涉及的电容器为左右对称结构，所以在包装时、安装时不需要注意电容器方向。另外，由于有效的介电膜厚成为二倍，所以能够提高绝缘性。
(第三实施方式)
图12是第三实施方式所涉及的电容器的俯视图。图13是第三实施方式所涉及的电容器的剖视图。图14是表示由第三实施方式所涉及的电容器形成的电容的剖视图。
第三实施方式所涉及的电容器与第二实施方式不同，具备在绝缘膜2上分开形成的第一下部电极3a以及第二下部电极3b作为下部电极。介电膜4形成为包围两个下部电极3a、3b的上面和侧面。在第三实施方式中，作为上部电极，形成了形成在第一下部电极3a上的第一上部电极5a、形成在第二下部电极3b上的第二上部电极5b、以及跨第一下部电极3a以及第二下部电极3b形成的第三上部电极5c。
如图14所示，在第三实施方式中，构成由第一下部电极3a和第一上部电极5a构成的电容器C1、由第一下部电极3a和第三上部电极5c构成的电容器C2、由第二下部电极3b和第三上部电极5c构成的电容器C3、以及由第二下部电极3b和第二上部电极5b构成的电容器C4。作为电容器整体，成为电容器C1～C4的串联连接。
在第三实施方式中，能够不减小上部电极5a、5b的面积，而在维持仅在被上部电极5a、5b的周缘划定的区域内形成外部电极7a、7b的构成的状态下，实现与第二实施方式相比更小电容的电容器。其结果，能够提供抑制保护层电容，且在高温时、高湿度时也具有较高的Q值的小电容的电容器。
另外，第三实施方式所涉及的电容器与第二实施方式相同，为左右对称结构，所以在包装时、安装时不需要注意电容器方向。另外，由于有效的介电膜厚成为四倍，所以能够提高绝缘性。
(第四实施方式)
图15是第四实施方式所涉及的电容器的俯视图。图16是第四实施方式所涉及的电容器的剖视图。图17是表示由第四实施方式所涉及的电容器形成的电容的剖视图。
第四实施方式所涉及的电容器是除去第三实施方式中的第一上部电极5a以及上部电极5b，并使第一外部电极7a以及第二外部电极7b分别与第一下部电极3a以及第二下部电极3b连接的电容。
即，第四实施方式所涉及的电容器具备：基板1；第一下部电极3a以及第二下部电极3b，在基板1上相互分开形成；介电膜4，形成在第一下部电极3a以及第二下部电极3b上；上部电极5c，在介电膜4上形成为跨第一下部电极3a以及第二下部电极3b；保护层6，覆盖下部电极3a、3b以及上部电极5c；以及第一外部电极7a及第二外部电极7b，贯通保护层6并分别与第一下部电极3a以及第二下部电极3b连接。而且，在从上方观察电容器的俯视时第一外部电极7a以及第二外部电极7b形成为不与上部电极5c重合(图15、16)。
如图17所示，在第四实施方式中，形成由第一下部电极3a和上部电极5c构成的电容器C5、以及由第二下部电极3b和上部电极5c构成的电容器C6。作为电容器整体，成为电容器C5、C6的串联连接。
在第四实施方式中，外部电极7a、7b与下部电极3a、3b连接，所以在外部电极7a、7b与下部电极3a、3b之间不产生隔着保护层6的寄生电容。其结果，能够提供抑制保护层电容，且在高温时、高湿度时也具有较高的Q值的小电容的电容器。
另外，第四实施方式所涉及的电容器与第二实施方式相同，为左右对称结构，所以在包装时、安装时不需要注意电容器方向。另外，有效的介电膜厚成为两倍，所以能够提高绝缘性。
此外，如第三以及第四实施方式那样，通过在两个外部电极7a、7b之间增加下部电极以及上部电极的数目，并进行串联连接，能够制成小电容的电容器。上部电极、下部电极的数目并不限制于两个，能够形成更多的电极。另外，无论外部电极与上部电极或者下部电极的哪一个连接都没有问题，也可以两个外部电极的一方与上部电极连接，另一方与下部电极连接。
以上，对本发明的例示性的实施方式进行了说明。
本实施方式所涉及的电容器具备：基板1；下部电极3，形成在基板1上；介电膜4，形成在下部电极3上；上部电极5，形成在介电膜4上的局部；保护层6，覆盖下部电极3以及上部电极5；以及外部电极7a，贯通保护层6，在从上方观察电容器的俯视时，外部电极7a仅形成在被上部电极5的周缘划定的区域内(图1、2)。根据上述构成，没有经由保护层6的电容耦合，所以能够从电容器整体的Q值除去保护层6的影响。因此，能够除去由保护层6的寄生电容、高温时或高湿时的层间膜材料的物性变化对Q值的影响。
另外，也可以上部电极具备第一上部电极5a以及第二上部电极5b，第一上部电极5a与第二上部电极5b分开形成，外部电极具备：与第一上部电极5a连接的第一外部电极7a、以及与第二上部电极5b连接的第二外部电极7b，第一外部电极7a仅在被第一上部电极5a的周缘划定的区域内形成，第二外部电极7b仅在被第二上部电极5b的周缘划定的区域内形成(图10、11)。由此，在第一上部电极5a与下部电极3之间、以及第二上部电极5b与下部电极3之间形成的两个电容器被串联连接，电容器的合成电容比各电容器的电容值小。由此，能够不减小上部电极5a、5b的面积，而制成小电容电容器。另外，由于有效的介电膜厚增加，所以能够提高绝缘耐性。
另外，也可以下部电极具备第一下部电极3a以及第二下部电极3b，第一下部电极3a与第二下部电极3b分开形成，上部电极具备：形成在第一下部电极3a上的第一上部电极5a、形成在第二下部电极3b上的第二上部电极5b、以及跨第一下部电极3a以及第二下部电极3b形成的第三上部电极5c(图12、13)。由此，成为电容器C1～C4被串联连接的结构(图14)，能够不减小上部电极5a、5b的面积，而制成小电容电容器。
另外，其它的实施方式所涉及的电容器具备：基板1；第一下部电极3a以及第二下部电极3b，在基板1上相互分开形成；介电膜4，形成在第一下部电极3a以及第二下部电极3b上；上部电极5c，在介电膜4上形成为跨第一下部电极3a以及第二下部电极3b；保护层6，覆盖下部电极3a、3b以及上部电极5c；以及第一外部电极7a及第二外部电极7b，贯通保护层6并分别与第一下部电极3a以及第二下部电极3b连接，在从上方观察电容器的俯视时，第一外部电极7a以及第二外部电极7b形成为不与上部电极5c重合(图15、16)。根据上述构成，没有隔着保护层6的电容耦合，所以能够从电容器整体的Q值除去保护层6的影响。因此，能够除去由保护层6的寄生电容、高温时或高湿时的层间膜材料的物性变化对Q值的影响。
此外，以上说明的各实施方式是用于使本发明的理解变得容易的内容，并不是用于对本发明进行限定解释的内容。本发明能够在不脱离其主旨的范围内进行变更/改进，并且本发明也包含其等效物。即，本领域技术人员适当地对各实施方式施加了设计变更后的实施方式，只要具备本发明的特征，则包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示出的构成而能够适当地变更。并且，附图的尺寸比率并不限定于图示的比率。另外，各实施方式为例示，当然能够进行不同的实施方式所示出的构成的部分的置换或者组合，只要包含本发明的特征则这些也包含于本发明的范围。
附图标记说明
1…基板，2…绝缘膜，3、3a、3b…下部电极，4…介电膜，4a…开口部，5、5a、5b、5c…上部电极，6…保护层，6a、6b…开口部，7、7a、7b…外部电极。

Claims (2)

1.一种电容器，具备：
基板；
下部电极，形成在上述基板上；
介电膜，形成在上述下部电极上，被设置为包围上述下部电极的上面和侧面；
上部电极，形成在上述介电膜上的局部；
保护层，覆盖上述下部电极以及上述上部电极；以及
外部电极，贯通上述保护层，
在从上方观察电容器的俯视时，上述外部电极仅形成在被上述上部电极的周缘划定的区域内，
上述上部电极具备第一上部电极以及第二上部电极，上述第一上部电极与上述第二上部电极分开形成，
上述外部电极具备：与上述第一上部电极连接的第一外部电极、以及与上述第二上部电极连接的第二外部电极，
上述第一外部电极仅形成在被上述第一上部电极的周缘划定的区域内，
上述第二外部电极仅形成在被上述第二上部电极的周缘划定的区域内。
2.根据权利要求1所述的电容器，其中，
上述下部电极具备第一下部电极以及第二下部电极，上述第一下部电极与上述第二下部电极分开形成，
上述上部电极具备：形成在上述第一下部电极上的上述第一上部电极、形成在上述第二下部电极上的上述第二上部电极、以及跨上述第一下部电极以及上述第二下部电极形成的第三上部电极。
CN201880048521.0A 2017-07-26 2018-07-11 电容器 Active CN110959188B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017144681 2017-07-26
JP2017-144681 2017-07-26
PCT/JP2018/026232 WO2019021827A1 (ja) 2017-07-26 2018-07-11 キャパシタ

Publications (2)

Publication Number Publication Date
CN110959188A CN110959188A (zh) 2020-04-03
CN110959188B true CN110959188B (zh) 2023-10-03

Family

ID=65039696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048521.0A Active CN110959188B (zh) 2017-07-26 2018-07-11 电容器

Country Status (4)

Country Link
US (2) US11217395B2 (zh)
JP (3) JP6579502B2 (zh)
CN (1) CN110959188B (zh)
WO (1) WO2019021827A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6579502B2 (ja) * 2017-07-26 2019-09-25 株式会社村田製作所 キャパシタ
JP7318279B2 (ja) * 2019-04-03 2023-08-01 株式会社村田製作所 キャパシタ
JP7439392B2 (ja) * 2019-05-13 2024-02-28 株式会社村田製作所 キャパシタ
JP7484903B2 (ja) 2019-05-21 2024-05-16 株式会社村田製作所 キャパシタ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989615A2 (en) * 1998-09-22 2000-03-29 Sharp Kabushiki Kaisha Semiconductor device with capacitor and manufacturing method thereof
JP2004207622A (ja) * 2002-12-26 2004-07-22 Kyocera Corp 可変容量コンデンサ及びそれを用いた高周波部品
JP2004281446A (ja) * 2003-03-12 2004-10-07 Fujitsu Ltd 薄膜キャパシタ素子、その製造方法及び電子装置
JP2005311299A (ja) * 2004-03-26 2005-11-04 Hitachi Ltd 半導体装置及びその製造方法
JP2009117722A (ja) * 2007-11-08 2009-05-28 Spansion Llc 半導体装置およびその製造方法
JP2010040905A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置およびその製造方法
JP2010283378A (ja) * 2010-08-18 2010-12-16 Fujitsu Semiconductor Ltd 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241449A (ja) * 1991-01-16 1992-08-28 Hitachi Ltd 半導体集積回路装置
JP2761334B2 (ja) 1992-11-13 1998-06-04 ローム株式会社 半導体装置の製法
EP0837504A3 (en) 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
JP3400964B2 (ja) 1998-12-03 2003-04-28 松下電器産業株式会社 半導体記憶装置の製造方法
JP2002141472A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4827299B2 (ja) * 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
JP2003224033A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 薄膜コンデンサ
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
JP4333642B2 (ja) * 2005-06-17 2009-09-16 ヤマハ株式会社 キャパシタ装置及びキャパシタ装置の製造方法
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4997757B2 (ja) 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4738299B2 (ja) * 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
US8906773B2 (en) * 2012-12-12 2014-12-09 Freescale Semiconductor, Inc. Integrated circuits including integrated passive devices and methods of manufacture thereof
JP6318975B2 (ja) * 2014-08-20 2018-05-09 株式会社デンソー 半導体装置
JP6579502B2 (ja) * 2017-07-26 2019-09-25 株式会社村田製作所 キャパシタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989615A2 (en) * 1998-09-22 2000-03-29 Sharp Kabushiki Kaisha Semiconductor device with capacitor and manufacturing method thereof
JP2004207622A (ja) * 2002-12-26 2004-07-22 Kyocera Corp 可変容量コンデンサ及びそれを用いた高周波部品
JP2004281446A (ja) * 2003-03-12 2004-10-07 Fujitsu Ltd 薄膜キャパシタ素子、その製造方法及び電子装置
JP2005311299A (ja) * 2004-03-26 2005-11-04 Hitachi Ltd 半導体装置及びその製造方法
JP2009117722A (ja) * 2007-11-08 2009-05-28 Spansion Llc 半導体装置およびその製造方法
JP2010040905A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置およびその製造方法
JP2010283378A (ja) * 2010-08-18 2010-12-16 Fujitsu Semiconductor Ltd 半導体装置

Also Published As

Publication number Publication date
JPWO2019021827A1 (ja) 2019-11-07
JP6856095B2 (ja) 2021-04-07
US20190311854A1 (en) 2019-10-10
JP2019208053A (ja) 2019-12-05
US11587738B2 (en) 2023-02-21
WO2019021827A1 (ja) 2019-01-31
US20220084754A1 (en) 2022-03-17
JP2021101480A (ja) 2021-07-08
JP6579502B2 (ja) 2019-09-25
CN110959188A (zh) 2020-04-03
US11217395B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN110959188B (zh) 电容器
US11101072B2 (en) Capacitor with limited substrate capacitance
US7973246B2 (en) Electronic component
TWI390705B (zh) 用於被動積體裝置之靜電放電保護
US20190074348A1 (en) Capacitor
US11521800B2 (en) Capacitor
WO2019026771A1 (ja) キャパシタ
US20220336155A1 (en) Semiconductor device and capacitance device
US8222968B2 (en) Microstrip transmission line device including an offset resistive region extending between conductive layers and method of manufacture
JP7439392B2 (ja) キャパシタ
CN108123040B (zh) Mim电容器及其制作方法
CN110660781A (zh) 金属-绝缘体-金属电容器
KR100565142B1 (ko) 저임피던스 디커플링 디바이스, 및 반도체 회로
KR101680283B1 (ko) 표면 실장 인덕터 소자 및 이를 포함하는 rf 집적 회로
JP7197001B2 (ja) キャパシタ
KR101680282B1 (ko) Rf 집적 회로
WO2024004985A1 (ja) 電子部品
WO2024014212A1 (ja) 電子部品
JP2003045742A (ja) 薄膜コンデンサ
JP2018078259A (ja) 薄膜デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant