JP2004207622A - 可変容量コンデンサ及びそれを用いた高周波部品 - Google Patents
可変容量コンデンサ及びそれを用いた高周波部品 Download PDFInfo
- Publication number
- JP2004207622A JP2004207622A JP2002377403A JP2002377403A JP2004207622A JP 2004207622 A JP2004207622 A JP 2004207622A JP 2002377403 A JP2002377403 A JP 2002377403A JP 2002377403 A JP2002377403 A JP 2002377403A JP 2004207622 A JP2004207622 A JP 2004207622A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- lower electrode
- layer
- upper electrode
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】容量形成領域にかかる電界集中を低減させる形状を有することで、耐電力性に優れた可変容量コンデンサ及び高周波部品を提供することである。
【解決手段】支持基板２１上に、第１下部電極層22aと第２下部電極層22bとを離間させて被着形成し、前記第１下部電極層22aと第２下部電極層22bとに跨がるように、外部電圧の印加により誘電率が変化する誘電体層２３を被着形成し、前記第１下部電極層22ａ及び前記誘電体層23上に該誘電体層23を介して前記第２下部電極層22bに対向して容量形成領域１０ａを形成する第１上部電極層24ａを形成してなる可変容量コンデンサにおいて、前記容量形成領域１０ａを形成する第１上部電極層24ａの先端形状は、少なくとも円の一部を成す形状を有している。
【選択図】 図１
【解決手段】支持基板２１上に、第１下部電極層22aと第２下部電極層22bとを離間させて被着形成し、前記第１下部電極層22aと第２下部電極層22bとに跨がるように、外部電圧の印加により誘電率が変化する誘電体層２３を被着形成し、前記第１下部電極層22ａ及び前記誘電体層23上に該誘電体層23を介して前記第２下部電極層22bに対向して容量形成領域１０ａを形成する第１上部電極層24ａを形成してなる可変容量コンデンサにおいて、前記容量形成領域１０ａを形成する第１上部電極層24ａの先端形状は、少なくとも円の一部を成す形状を有している。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、外部電圧により容量が変化する可変容量コンデンサに関するものであり、高い電力が下部電極層や上部電極層に入力しても破損しにくい耐電力性に優れ、信頼性の高い可変容量コンデンサに関する。
【０００２】
【従来の技術】
従来、常誘電体であるチタン酸ストロンチウム(SrTiO3)薄膜（A.Walkenhorst et al.,Appl.Phys.Lett.60(1992)1744）や、強誘電体であるチタン酸ストロンチウムバリウム(Ba,Sr)TiO3薄膜(Cem Bascri et.sl.,J.Appl.Phys 82(1997)2497) について、電圧印加による非線形な誘電率変化が報告されている。また、これらのチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造強誘電体酸化物薄膜を用いた可変容量コンデンサが提案されている（特開平１１−２６０６６７号）。
【０００３】
これらの可変容量コンデンサでは、支持基板上に下部電極層、誘電体層、上部電極層を順次被着形成する。具体的には支持基板上に下部電極層となる導体層を支持基板の全面に被着形成した後、パターン加工を行い所定形状の下部電極層を形成する。次に下部電極層上に誘電体層を形成する。この誘電体層は所定位置にマスクを置き薄膜技法により形成したり、または、スピンコート法により誘電体層を形成し、その後、所定形状にパターニングする。尚、必要に応じて加熱硬化を行う。上部電極層は誘電体層上に上部電極層となる導体層を形成した後パターニング加工を施す。尚、ここで、誘電体層のうち、実際に下部電極層と上部電極層とで挟持される対向領域が容量形成領域となる。
【０００４】
そして、この容量形成領域の誘電体層には、下部電極層と上部電極層との間に供給される外部電圧によって誘電率が変化する材料、例えば（Bax,Sr1-x）yTi1-yO3-zを用いることにより、可変容量コンデンサが形成される。
【特許文献１】
特開平１１−２６０６６７号公報
【０００５】
【発明が解決しようとする課題】
基板上に形成された下部電極層と、前記下部電極層上に形成された誘電体薄膜と、前記誘電体薄膜上に形成された上部電極層とからなる可変容量コンデンサは、外部電圧の印加により誘電体層の誘電率を変化させ容量を可変させるが、その変化率を確保するためには、誘電体層の誘電率は一般に高くなければならない。このため容量を形成する面積が小さくなり、高電力を印加した場合、容量形成部やその周囲に電界が集中しやすいため誘電体層で絶縁破壊や各電極層での剥れによるオープン、ショート不良が発生し、耐電力性を確保することが困難となるという問題があった。一方、電界の集中を低減するために容量形成領域の面積を大きくすることも考えられるが、所望する容量特性を得る場合、誘電体層の誘電率を小さくしなければならず、その結果、所定容量の変化率を確保できないという問題がある。
【０００６】
また、この可変容量コンデンサは、デュプレクサなどの高周波部品に使用され、高出力が要求されている。例えば、送信側信号は高い電力であるため耐電力性を有する電極層構造が求められている。
【０００７】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、高誘電率の材料を用いて、外部電圧の印加による容量の変化率を確保しつつ、容量形成部の面積を変えることなく、容量形成部にかかる電界集中を低減させる形状を有することで、耐電力性に優れた可変容量コンデンサ及び高周波部品を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、支持基板上に、第１下部電極層と第２下部電極層とを離間させて被着形成し、前記第１下部電極層と第２下部電極層とに跨がるように、外部電圧の印加により誘電率が変化する誘電体層を被着形成し、前記第１下部電極層及び前記誘電体層上に該誘電体層を介して前記第２下部電極層に対向して容量形成領域を形成する第１上部電極層を形成してなる可変容量コンデンサにおいて、
前記容量形成領域を形成する第１上部電極層の先端形状が、円弧状を成していることを特徴とする可変容量コンデンサである。
【０００９】
また、前記第２下部電極層及び前記誘電体層上に、該誘電体層を介して第１の下部電極層に対向し、且つ前記容量形成領域と異なる第２の容量形成領域を形成する第２の上部電極層を形成するとともに、前記第２の容量形成領域を形成する第２上部電極層の先端形状が、円弧状を成している。
【００１０】
また、前記複数の容量形成領域は、互いに並列接続されている。
【００１１】
また、前記容量形成領域を形成する上部電極層の先端形状の円弧に対する弦の長さをＷ、前記弦から円弧先端までの長さをＬとした時、Ｗ＞Ｌである。
【００１２】
さらに、支持基板上に形成された下部電極層と、前記下部電極層上に形成され外部からの電圧印加により誘電率が変化する誘電体層と、前記誘電体層上に形成された上部電極層とからなる可変容量コンデンサにおいて、前記下部電極層と前記上部電極層とで前記誘電体層を挟持して得られる容量形成領域の平面形状が概略円形状とした可変容量コンデンサである。
【００１３】
また、支持基板上に下部電極層、前記誘電体層、前記上部電極層を順次被着形成し、前記誘電体層は下部電極層上のみに形成され、且つ前記上部電極層が誘電体層上のみに形成されている。
【００１４】
また、前記誘電体層上に複数の上部電極層を形成した。
【００１５】
これらの前記誘電体層は、少なくともＢａ、Ｓｒ、Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率材料から成る。
【００１６】
また、前記下部電極層及び上部電極層は、前記誘電体層に対して誘電率を変化せしめる外部電圧を印加するとともに、前記容量形成領域の容量を導出される。
【００１７】
このような可変容量コンデンサは、共振回路の一部やフィルタ回路の一部として用いられ高周波部品となる。
【作用】
本発明は、支持基板上に、第１下部電極層と第２下部電極層とを離間させて被着形成し、前記第１下部電極層と第２下部電極層とに跨がるように、外部電圧の印加により誘電率が変化する誘電体層を被着形成し、前記第１下部電極層上に前記誘電体層の一部を被覆して、第２の下部電極層と対向して容量形成領域を形成する第１上部電極層を有している。そして、第２下部電極層に対向する第１上部電極層の先端形状は、少なくとも円の一部をなす形状、即ち、半円形、円弧状、半長円形状、半楕円形状、矩形状の両先端角部がＲ加工された形状となっている。
このような電極層構造であるため、容量形成領域での上部電極層の電界強度の集中は、先端部分で抑制、分散され、外部より高電流を印加しても破壊の起こりにくい耐電力性の高い可変容量コンデンサとなる。
【００１８】
さらに、容量形成領域を形成する上部電極層の先端形状の円弧に対する弦の長さをＷ、前記弦から円弧先端までの長さをＬとした時、Ｗ＞Ｌとしているため、容量形成領域の周囲に集中する電界をより効果的に分散させることができ、外部より高電流を印加しても破壊の起こりにくい耐電力性の高い可変容量コンデンサとなる。
【００１９】
また、容量形成領域を複数形成し、互いに並列接続させているため、容易に高い容量値が得られる可変容量コンデンサとなり、さらに、容量形成領域に負荷のかかる電界強度をさらに弱め、外部より高電流を印加しても耐える耐電力性の高い可変容量コンデンサとなる。
【００２０】
また、支持基板上に下部電極層、誘電体層、上部電極層を順次被着形成し、下部電極層上のみに誘電体層が、誘電体層上のみに上部電極層が形成され，容量形成領域に段差のないコンデンサ構造にすることで、容量形成領域とその周囲の膜厚が一定に形成でき、下部電極層との段差部部分などで発生する誘電体層の薄い部分に集中する電界を有効に分散させることができる。
【００２１】
さらに、下部電極層上のみに誘電体を形成するため段差部の誘電体層が薄くなることを考慮しなくて良いため、下部電極層の膜厚を厚くすることができ、低抵抗な膜が作製できＱ値の高い可変容量コンデンサを得ることができる。
【００２２】
また前記薄膜誘電体層が（Bax,Sr1-x）yTi1-yO3-zからなる可変容量コンデンである。これにより、可変容量素子の容量変化率が大きく損失が小さい可変容量コンデンサを作製することができる。
【００２３】
しかも、容量形成領域を構成する上部電極層と下部電極層とは、夫々外部電圧を印加する電極であり、しかも、所定容量値を導出するための電極として共用されるため、電極数が極小化させることができる。
【００２４】
この可変容量コンデンサは、種々の高周波回路部品、例えば、フィルタ回路の一部に用いて高周波フィルタ、インピーダンスアンテナ、遅延素子、アレイアンテナ、結合型ストリップ線路等の高周波回路部品に幅広く使用される。そして、高周波回路部品に要求される高周波における高電力に対する耐電力性を確保することができる。
【００２５】
【発明の実施の形態】
以下、本発明の可変容量コンデンサ及び高周波部品を図面に基づいて詳説する。
【００２６】
図１は本発明の可変容量コンデンサを示したものである。図１は可変容量コンデンサの構造を判りやすく説明した透視状態の平面図であり、図２は図１でのＡ−Ａ‘における断面図である。
【００２７】
図において、２１は支持基板、２２ａは第１下部電極層、２２ｂは第２下部電極層、２３は誘電体層、２４ａは第１上部電極層、２４ｂは第２上部電極層、２５、２６は密着層、２７は保護層、２８、２９は外部接続端子である。
尚、容量形成領域は、誘電体層２３を下部電極層２２と上部電極層２４とで挟持して対向しあう領域である。図１では２つの容量形成領域１０ａ、１０ｂが形成され、互いに並列接続されるものである。
【００２８】
支持基板２１は、耐熱性に優れ、平坦な表面のものであれば特に制限はなく、例えばアルミナなどのセラミック基板、サファイアなどの単結晶基板などである。この支持基板２１上に下部電極層２２（第１下部電極層、第２下部電極層を総じて２２という）を形成する。その形成法は特に限定しないが、通常スパッタ法や蒸着法などが挙げられる。そして、成膜後、パターニング加工、例えばフォトリソグラフィー法、ドライエッチングやウェットエッチングなどが施され、支持基板２１上に独立した第１下部電極層２２ａ、第２下部電極層２２ｂが形成される。
この下部電極層２２の導体材料としては、低抵抗であるＡｕあるいはＡｇなどが好適であるが、誘電体層２３の形成に高温スパッタが必要となる場合には、高融点であることが必要であり、具体的には、Ｐｔ、Ａｌ、Ｐｄなどが用いられる。
【００２９】
この下部電極層２２の厚みは０．１μｍ〜５μｍとなっている。例えば、０．１μｍよりも小さくなると、下部電極層２２自身の抵抗が大きくなると同時に、下部電極層２２の連続性がなくなり、信頼性が劣るようになる。一方、５μｍ以上にすると厚みに段差が大きくなり、例えば誘電体層２３を形成した時に、段差部分で被覆不良が発生してしまい、上部電極層２４と下部電極層２２が短絡してしまう。また、残留応力により下部電極層２２が基板２１より剥離してしまう可能性がある。なお、支持基板２１との密着性を向上させるために、抵抗値を大きく増大させない範囲において密着層を使用してもよい。
【００３０】
誘電体層２３は、スパッタリング法等の薄膜技術により作製される。尚、スパッタリング法以外にもＣＶＤ法、真空蒸着法、ゾルゲル液を用いたスピンコート法を用いて構わない。誘電体層２３の材料としては、低いリーク電流と高い誘電率を持つものが好ましく、例えば（Bax,Sr1-x）yTi1-yO3-zが挙げられる。
【００３１】
上部電極層２４（第１上部電極層２４ａ、第２上部電極層２４ｂを総じて２４という）は、上部電極層２４の抵抗を下げるため、抵抗率の小さなＡｕが望ましい。また、誘電体層２３との密着性を考慮してＰｔなどを誘電体層２３との界面に介在させた密着層を用いることが望ましい。この上部電極層２４の厚みは０．１μｍ〜１０μｍとなっている。厚みの下限については、下部電極層２２と同様に、上部電極層自身の抵抗を考慮して設定される。厚みの上限については、密着性を考慮して設定される。この上部電極２４は、下部電極層２２と誘電体層２３を介して容量形成領域を形成している。例えば、第１上部電極層２４ａは、第１下部電極層２２ａ及び誘電体層２３の一部に形成され、しかも、誘電体層２３を介して第２下部電極層２２ｂに対向するように、第２下部電極層２２ｂの上方にまで突出している。この第１上部電極層２４ａの突出部、誘電体層２３、第２下部電極層２２ｂによって容量形成領域１０ａを形成している。
【００３２】
また、図１において２つめの容量形成領域１０ｂを形成するため、第２の上部電極層２４ｂは第２下部電極層２２ｂ、及び誘電体層２３の一部に形成され、しかも、誘電体層２３を介して第１下部電極層２２ａに対向するように、第１下部電極層２２ａの上方にまで突出している。この第２上部電極層２４ｂの突出部、誘電体層２３、第１下部電極層２２ａによって第２の容量形成領域１０ｂを形成している。尚、図１では、容量形成領域１０ａ、１０ｂの形状を明確にし、また、下部電極層２２の形状を明確にするためドット模様で図示している。
【００３３】
この容量形成領域１０ａ、１０ｂの形状は、各上部電極層２４ａ、２４ｂの突出部の形状によって決定されることになる。
【００３４】
本発明は、各上部電極層２４ａ、２４ｂの突出部の先端形状２４ｘを円の一部を有する形状としている。即ち、図１の上部電極層２４ａ、２４ｂでは、その先端形状が半円形状となっている。また、図３（ａ）〜（ｃ）に示すように、半長円形状の先端形状２４Ｗ、半だ円形状の先端形状２４Ｙ、また、矩形状（多角形状）を基本として、その先端部の角部に所定曲率半径の丸みを付けた先端形状２４Ｚなどが例示できる。
【００３５】
また、密着層２５、２６は、導体材料としてはＡｕおよび／またはＣｕを用いて形成される。その厚みは０．０１〜１μｍとなっている。厚みの下限については半田ぬれ性を考慮して設定される。厚みの上限については、密着層２５、２６の持つ残留応力よる剥離の発生を防止するように設定される。
【００３６】
また、保護膜２７は、上部端子電極層２５の一部を露出するように形成されている。保護膜としては、ＳｉＯ2、Ｓｉ3Ｎ4，ＢＣＢ（ベンゾシクロブテン）、ポリイミドなどが好適である。またこれらの材料の多層構造にしても良い。この保護膜２７は、外部からの機械的な衝撃からの保護の他、湿度による劣化、薬品の汚染、酸化等を防止する役割を持っている。
【００３７】
また、外部接続端子２８、２９は、半田ボールや金属バンプなどが例示できる。具体的には、密着層２５、２６が露出する部分には、例えば半田ボールを形成したり、また、金属ワイヤーのファーストボンディングを行い、所定長さで切断することにより、金などのバンプを形成しても構わない。
【００３８】
以上により、図２に示す可変容量コンデンサとなる。即ち、外部接続端子２９は、第１上部電極層２４ａ、第１下部電極層２２ａに接続し、外部接続端子２８は、第２上部電極層２４ｂ、第２下部電極層２２ｂに接続に接続して、この外部接続端子２８、２９間に、容量形成領域１０ａ、１０ｂの誘電体層２３に印加する外部電圧が供給されるとともに、これに伴い誘電率が変化した誘電体層２３を含むこの容量形成領域１０ａ、１０ｂの容量成分を導出している。
【００３９】
このような可変容量コンデンサは、容量成分を外部電圧によって可変させることができるため、例えば、ＬＣ共振回路の容量成分の一部に用いて共振周波数を外部電圧の制御により可変させたり、また、ＬＣ共振回路が接合されたフィルタ回路に用いてフィルタ特性を外部電圧の制御により可変させたり、インピーダンスアンテナの特性、遅延素子の特性、アレイアンテナの特性、結合型ストリップ線路の特性を外部電圧の制御により可変させることができ、高周波回路部品に幅広く使用される。しかも、耐電力性の高い高周波部品となる。
【００４０】
図４は他の実施例を示した断面図である。この実施例の可変容量コンデンサは、支持基板４１上に形成された下部電極層４２と、前記下部電極層４２上のみに形成され外部電圧の印加により誘電率が変化する誘電体層４３と、前記誘電体層４３上のみに形成された上部電極層４４とから構成されている。尚、図４において、４５は絶縁層であり、４６は上部電極層４４を外部接続端子４０２に延出するための引出し電極であり、４７、４８は密着層であり、４０１、４０２は外部接続端子である。
【００４１】
この実施例では、下部電極層４２と上部電極層４４とで挟持された誘電体層４３で容量形成領域１０が形成されることになる。そして、上部電極層４４の形状により、容量形成領域１０の形状が決定される。そして、その上部電極層４４の形状は、図５（ａ）に示すように概略円形状の上部電極層４４ａ、図５（ｂ）に示すように長円形状とした上部電極層４４ｂ、図５（ｃ）に示すように楕円形状とした上部電極層４４ｃ、図５（ｄ）に示すように矩形（多角形）状の角部をＲ加工した形状の上部電極層４４ｄが例示できる。
【００４２】
【実施例１】
実施例１として、図２に示す可変容量コンデンサを作製した。
【００４３】
支持基板２１としてサファイア基板上に、Ｔｉからなる０．０５μmの密着層を作製し、この密着層の上面に０．３μｍのＰｔ層を形成し、密着層とＰｔ層とからなる下部電極層２２ａ、２２ｂを形成した。具体的には、密着層とＰｔ層とからなる電極膜をフォトリソグラフィを用いてパターン加工した。即ち、電極膜上にレジストを塗布し所定形状に加工した後、Ａｒイオンによるドライエッチングによりパターニング加工した。その後、誘電体層２３のスパッタ開始まで、誘電体層２３のスパッタ温度である８００℃に加熱し一定時間保持することで、平坦な膜とした。
【００４４】
続いて、誘電体層２３として（Ｂａ0.3Ｓｒ0.7）Ｔｉ0.85Ｏ3ターゲットを使ってスパッタ法により成膜温度８００℃にて、０．３μｍ成膜した。その後、フォトリソグラフィ、ウエットエッチング法により誘電体層２３をパターニング加工した。
【００４５】
続いて、上部電極層２４として０．０５μｍのＰｔ、１．２μｍのＡｕをスパッタ法で順次成膜し、下部電極層２２と同様の方法でパターニング加工して形成した。続いて、密着層２５、２６として、０．１μｍのＡｕをスパッタ法で成膜し、下部電極層２２と同様の方法でパターニング加工した。
【００４６】
続いて、保護層２７として光感光性ＢＣＢ（ベンゾシクロブテン）を塗布し、密着層が露出するように、パターニング加工した。
【００４７】
最後に保護層２７の開口部に外部接続端子２８、２９を印刷法にて形成し、リフローにより半田バンプとする。素子表面に半田フラックスが残存するが、これは適当な溶剤を用いて洗浄する。
【００４８】
このようにして、作製した容量形成領域１０ａ、１０ｂの上部電極層２４ａ、２４ｂ形状は、図１に示す半円形状として、２つの容量形成領域１０ａ、１０ｂの合計面積は、約１４４μm2とした。
【００４９】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力１Ｗで破壊が起こった。
【００５０】
【実施例２】
実施例２として、図４に示す可変容量コンデンサを作製した。
【００５１】
支持基板４１として、サファイア基板上に、１．０μｍのＰｔからなる下部電極層４２として成膜し、その後フォトリソグラフィを用いて、下部電極層４２をパターン加工した。具体的には、レジストを塗布し所定形状に加工した後、Ａｒイオンによるドライエッチングによりパターニング加工した。
【００５２】
続いて、誘電体層４３としてＢａ0.3Ｓｒ0.7Ｔｉ0.85Ｏ3を０．３μｍ成膜し、その後、フォトリソグラフィ、ウエットエッチング法により誘電体層４３をパターニング加工した。
【００５３】
続いて、上部電極層４４として０．３μｍのＰｔを成膜し、その後フォトリソグラフィを用いてパターン加工した。
【００５４】
続いて、絶縁体層４５としてＢＣＢ＝１μｍ、を塗布し、加工した。続いて、引出し電極層４６として、０．３μｍのＰｔ、０．９μｍのＡｕを成膜し、その後フォトリソグラフィを用いてパターン加工した。
【００５５】
このようにして、作製した容量形成領域１０の上部電極層４４の形状は、図５（ａ）に示す円形状１つとして、その容量形成領域１０の面積は、約１００μm2とした。
【００５６】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力１．２Ｗで破壊が起こった。
【比較例】
図６に示すように、容量形成領域１０ｃ、１０ｄの上部電極層２４ａ、２４ｂの平面形状を長方形にした可変容量コンデンサを作製した。容量形成領域の上部電極層２４ａ、２４ｂの平面形状以外は、各層の材料、膜厚について実施例１と同様の工程で作製した。このようにして、作製した長方形状の容量形成領域１０ｃ、１０ｄの合計面積は、約１４０μm2とした。
【００５７】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力０．５Ｗで破壊が起こった。
【００５８】
尚、上述の実施例では、図１に示す可変容量コンデンサとしているが、図３（ａ）〜（ｃ）に示す上部電極層２４の先端形状２４Ｗ、２４Ｙ、２４Ｚを用いた場合でも、また、図４に示す可変容量コンデンサで、図５（ａ）〜（ｄ）に示す上部電極層４４ａ〜４４ｄを用いた場合でも、ＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力０．５Ｗを越える値でも耐電力が向上する。即ち、容量形成領域を形成する上部電極層の先端形状及びその形状を円の一部を成す形状を有するように、また、概略円形状にすることによって、上部電極層の角部や段差部分にかかる電界の集中が緩和され耐電力性が向上する。
【００５９】
また、図１に示すように、容量形成領域１０ａ、１０ｂ上の上部電極層２４ａ、２４ｂの先端部が円弧で構成される場合、弦の長さＷと、弦から円弧の先端部までの距離Ｌとの関係を、Ｗ＞Ｌとすることにより、円弧の曲率を幅に対して大きくすることができるため、より有効に電界を分散・緩和させることができるものとなる。
【００６０】
【発明の効果】
本発明は、支持基板上に形成された下部電極層と、前記下部電極層上に形成され外部電圧の印加により誘電率が変化する誘電体層と、前記誘電体層上に形成された上部電極層とからなるコンデンサにおいて、容量形成領域上の上部電極層の平面形状または先端形状を円もしくは円の一部を用いてなる構造にすることにより、容量形成領域での容量電極層の電界の分布を抑え、外部より高電流を印加しても耐える耐電力性の高い可変容量コンデンサとなる。
【００６１】
また、この可変容量コンデンサを用いて共振回路、フィルタ回路などに用いることにより、耐電力性の高い高周波部品となる。
【図面の簡単な説明】
【図１】本発明の可変容量コンデンサの平面図である。
【図２】図１のＡ−Ａ‘線の断面図である。
【図３】(ａ)〜（ｃ）は、本発明のかかる上部電極層の先端形状を示す平面図である。
【図４】本発明の他の可変容量コンデンサの断面図である。
【図５】(ａ)〜(ｃ)は、図４に示す可変容量コンデンサの上部電極層の形状を示す平面図である。
【図６】比較例の可変容量コンデンサの平面図である。
【符号の説明】
１０、１０ａ、１０ｂ・・・容量形成部
２１・・・支持基板
２２、２２ａ、２２ｂ・・・下部電極層
２３・・・薄膜誘電体層
２４、２４ａ、２４ｂ・・・上部電極層
２７・・・保護層
２５、２６・・・密着層
２８、２９・・・外部接続端子
４１・・・支持基板
４２・・・下部電極層
４３・・・薄膜誘電体層
４４・・・上部電極層
４５・・・絶縁層
４６・・・引出し電極層
【発明が属する技術分野】
本発明は、外部電圧により容量が変化する可変容量コンデンサに関するものであり、高い電力が下部電極層や上部電極層に入力しても破損しにくい耐電力性に優れ、信頼性の高い可変容量コンデンサに関する。
【０００２】
【従来の技術】
従来、常誘電体であるチタン酸ストロンチウム(SrTiO3)薄膜（A.Walkenhorst et al.,Appl.Phys.Lett.60(1992)1744）や、強誘電体であるチタン酸ストロンチウムバリウム(Ba,Sr)TiO3薄膜(Cem Bascri et.sl.,J.Appl.Phys 82(1997)2497) について、電圧印加による非線形な誘電率変化が報告されている。また、これらのチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造強誘電体酸化物薄膜を用いた可変容量コンデンサが提案されている（特開平１１−２６０６６７号）。
【０００３】
これらの可変容量コンデンサでは、支持基板上に下部電極層、誘電体層、上部電極層を順次被着形成する。具体的には支持基板上に下部電極層となる導体層を支持基板の全面に被着形成した後、パターン加工を行い所定形状の下部電極層を形成する。次に下部電極層上に誘電体層を形成する。この誘電体層は所定位置にマスクを置き薄膜技法により形成したり、または、スピンコート法により誘電体層を形成し、その後、所定形状にパターニングする。尚、必要に応じて加熱硬化を行う。上部電極層は誘電体層上に上部電極層となる導体層を形成した後パターニング加工を施す。尚、ここで、誘電体層のうち、実際に下部電極層と上部電極層とで挟持される対向領域が容量形成領域となる。
【０００４】
そして、この容量形成領域の誘電体層には、下部電極層と上部電極層との間に供給される外部電圧によって誘電率が変化する材料、例えば（Bax,Sr1-x）yTi1-yO3-zを用いることにより、可変容量コンデンサが形成される。
【特許文献１】
特開平１１−２６０６６７号公報
【０００５】
【発明が解決しようとする課題】
基板上に形成された下部電極層と、前記下部電極層上に形成された誘電体薄膜と、前記誘電体薄膜上に形成された上部電極層とからなる可変容量コンデンサは、外部電圧の印加により誘電体層の誘電率を変化させ容量を可変させるが、その変化率を確保するためには、誘電体層の誘電率は一般に高くなければならない。このため容量を形成する面積が小さくなり、高電力を印加した場合、容量形成部やその周囲に電界が集中しやすいため誘電体層で絶縁破壊や各電極層での剥れによるオープン、ショート不良が発生し、耐電力性を確保することが困難となるという問題があった。一方、電界の集中を低減するために容量形成領域の面積を大きくすることも考えられるが、所望する容量特性を得る場合、誘電体層の誘電率を小さくしなければならず、その結果、所定容量の変化率を確保できないという問題がある。
【０００６】
また、この可変容量コンデンサは、デュプレクサなどの高周波部品に使用され、高出力が要求されている。例えば、送信側信号は高い電力であるため耐電力性を有する電極層構造が求められている。
【０００７】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、高誘電率の材料を用いて、外部電圧の印加による容量の変化率を確保しつつ、容量形成部の面積を変えることなく、容量形成部にかかる電界集中を低減させる形状を有することで、耐電力性に優れた可変容量コンデンサ及び高周波部品を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、支持基板上に、第１下部電極層と第２下部電極層とを離間させて被着形成し、前記第１下部電極層と第２下部電極層とに跨がるように、外部電圧の印加により誘電率が変化する誘電体層を被着形成し、前記第１下部電極層及び前記誘電体層上に該誘電体層を介して前記第２下部電極層に対向して容量形成領域を形成する第１上部電極層を形成してなる可変容量コンデンサにおいて、
前記容量形成領域を形成する第１上部電極層の先端形状が、円弧状を成していることを特徴とする可変容量コンデンサである。
【０００９】
また、前記第２下部電極層及び前記誘電体層上に、該誘電体層を介して第１の下部電極層に対向し、且つ前記容量形成領域と異なる第２の容量形成領域を形成する第２の上部電極層を形成するとともに、前記第２の容量形成領域を形成する第２上部電極層の先端形状が、円弧状を成している。
【００１０】
また、前記複数の容量形成領域は、互いに並列接続されている。
【００１１】
また、前記容量形成領域を形成する上部電極層の先端形状の円弧に対する弦の長さをＷ、前記弦から円弧先端までの長さをＬとした時、Ｗ＞Ｌである。
【００１２】
さらに、支持基板上に形成された下部電極層と、前記下部電極層上に形成され外部からの電圧印加により誘電率が変化する誘電体層と、前記誘電体層上に形成された上部電極層とからなる可変容量コンデンサにおいて、前記下部電極層と前記上部電極層とで前記誘電体層を挟持して得られる容量形成領域の平面形状が概略円形状とした可変容量コンデンサである。
【００１３】
また、支持基板上に下部電極層、前記誘電体層、前記上部電極層を順次被着形成し、前記誘電体層は下部電極層上のみに形成され、且つ前記上部電極層が誘電体層上のみに形成されている。
【００１４】
また、前記誘電体層上に複数の上部電極層を形成した。
【００１５】
これらの前記誘電体層は、少なくともＢａ、Ｓｒ、Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率材料から成る。
【００１６】
また、前記下部電極層及び上部電極層は、前記誘電体層に対して誘電率を変化せしめる外部電圧を印加するとともに、前記容量形成領域の容量を導出される。
【００１７】
このような可変容量コンデンサは、共振回路の一部やフィルタ回路の一部として用いられ高周波部品となる。
【作用】
本発明は、支持基板上に、第１下部電極層と第２下部電極層とを離間させて被着形成し、前記第１下部電極層と第２下部電極層とに跨がるように、外部電圧の印加により誘電率が変化する誘電体層を被着形成し、前記第１下部電極層上に前記誘電体層の一部を被覆して、第２の下部電極層と対向して容量形成領域を形成する第１上部電極層を有している。そして、第２下部電極層に対向する第１上部電極層の先端形状は、少なくとも円の一部をなす形状、即ち、半円形、円弧状、半長円形状、半楕円形状、矩形状の両先端角部がＲ加工された形状となっている。
このような電極層構造であるため、容量形成領域での上部電極層の電界強度の集中は、先端部分で抑制、分散され、外部より高電流を印加しても破壊の起こりにくい耐電力性の高い可変容量コンデンサとなる。
【００１８】
さらに、容量形成領域を形成する上部電極層の先端形状の円弧に対する弦の長さをＷ、前記弦から円弧先端までの長さをＬとした時、Ｗ＞Ｌとしているため、容量形成領域の周囲に集中する電界をより効果的に分散させることができ、外部より高電流を印加しても破壊の起こりにくい耐電力性の高い可変容量コンデンサとなる。
【００１９】
また、容量形成領域を複数形成し、互いに並列接続させているため、容易に高い容量値が得られる可変容量コンデンサとなり、さらに、容量形成領域に負荷のかかる電界強度をさらに弱め、外部より高電流を印加しても耐える耐電力性の高い可変容量コンデンサとなる。
【００２０】
また、支持基板上に下部電極層、誘電体層、上部電極層を順次被着形成し、下部電極層上のみに誘電体層が、誘電体層上のみに上部電極層が形成され，容量形成領域に段差のないコンデンサ構造にすることで、容量形成領域とその周囲の膜厚が一定に形成でき、下部電極層との段差部部分などで発生する誘電体層の薄い部分に集中する電界を有効に分散させることができる。
【００２１】
さらに、下部電極層上のみに誘電体を形成するため段差部の誘電体層が薄くなることを考慮しなくて良いため、下部電極層の膜厚を厚くすることができ、低抵抗な膜が作製できＱ値の高い可変容量コンデンサを得ることができる。
【００２２】
また前記薄膜誘電体層が（Bax,Sr1-x）yTi1-yO3-zからなる可変容量コンデンである。これにより、可変容量素子の容量変化率が大きく損失が小さい可変容量コンデンサを作製することができる。
【００２３】
しかも、容量形成領域を構成する上部電極層と下部電極層とは、夫々外部電圧を印加する電極であり、しかも、所定容量値を導出するための電極として共用されるため、電極数が極小化させることができる。
【００２４】
この可変容量コンデンサは、種々の高周波回路部品、例えば、フィルタ回路の一部に用いて高周波フィルタ、インピーダンスアンテナ、遅延素子、アレイアンテナ、結合型ストリップ線路等の高周波回路部品に幅広く使用される。そして、高周波回路部品に要求される高周波における高電力に対する耐電力性を確保することができる。
【００２５】
【発明の実施の形態】
以下、本発明の可変容量コンデンサ及び高周波部品を図面に基づいて詳説する。
【００２６】
図１は本発明の可変容量コンデンサを示したものである。図１は可変容量コンデンサの構造を判りやすく説明した透視状態の平面図であり、図２は図１でのＡ−Ａ‘における断面図である。
【００２７】
図において、２１は支持基板、２２ａは第１下部電極層、２２ｂは第２下部電極層、２３は誘電体層、２４ａは第１上部電極層、２４ｂは第２上部電極層、２５、２６は密着層、２７は保護層、２８、２９は外部接続端子である。
尚、容量形成領域は、誘電体層２３を下部電極層２２と上部電極層２４とで挟持して対向しあう領域である。図１では２つの容量形成領域１０ａ、１０ｂが形成され、互いに並列接続されるものである。
【００２８】
支持基板２１は、耐熱性に優れ、平坦な表面のものであれば特に制限はなく、例えばアルミナなどのセラミック基板、サファイアなどの単結晶基板などである。この支持基板２１上に下部電極層２２（第１下部電極層、第２下部電極層を総じて２２という）を形成する。その形成法は特に限定しないが、通常スパッタ法や蒸着法などが挙げられる。そして、成膜後、パターニング加工、例えばフォトリソグラフィー法、ドライエッチングやウェットエッチングなどが施され、支持基板２１上に独立した第１下部電極層２２ａ、第２下部電極層２２ｂが形成される。
この下部電極層２２の導体材料としては、低抵抗であるＡｕあるいはＡｇなどが好適であるが、誘電体層２３の形成に高温スパッタが必要となる場合には、高融点であることが必要であり、具体的には、Ｐｔ、Ａｌ、Ｐｄなどが用いられる。
【００２９】
この下部電極層２２の厚みは０．１μｍ〜５μｍとなっている。例えば、０．１μｍよりも小さくなると、下部電極層２２自身の抵抗が大きくなると同時に、下部電極層２２の連続性がなくなり、信頼性が劣るようになる。一方、５μｍ以上にすると厚みに段差が大きくなり、例えば誘電体層２３を形成した時に、段差部分で被覆不良が発生してしまい、上部電極層２４と下部電極層２２が短絡してしまう。また、残留応力により下部電極層２２が基板２１より剥離してしまう可能性がある。なお、支持基板２１との密着性を向上させるために、抵抗値を大きく増大させない範囲において密着層を使用してもよい。
【００３０】
誘電体層２３は、スパッタリング法等の薄膜技術により作製される。尚、スパッタリング法以外にもＣＶＤ法、真空蒸着法、ゾルゲル液を用いたスピンコート法を用いて構わない。誘電体層２３の材料としては、低いリーク電流と高い誘電率を持つものが好ましく、例えば（Bax,Sr1-x）yTi1-yO3-zが挙げられる。
【００３１】
上部電極層２４（第１上部電極層２４ａ、第２上部電極層２４ｂを総じて２４という）は、上部電極層２４の抵抗を下げるため、抵抗率の小さなＡｕが望ましい。また、誘電体層２３との密着性を考慮してＰｔなどを誘電体層２３との界面に介在させた密着層を用いることが望ましい。この上部電極層２４の厚みは０．１μｍ〜１０μｍとなっている。厚みの下限については、下部電極層２２と同様に、上部電極層自身の抵抗を考慮して設定される。厚みの上限については、密着性を考慮して設定される。この上部電極２４は、下部電極層２２と誘電体層２３を介して容量形成領域を形成している。例えば、第１上部電極層２４ａは、第１下部電極層２２ａ及び誘電体層２３の一部に形成され、しかも、誘電体層２３を介して第２下部電極層２２ｂに対向するように、第２下部電極層２２ｂの上方にまで突出している。この第１上部電極層２４ａの突出部、誘電体層２３、第２下部電極層２２ｂによって容量形成領域１０ａを形成している。
【００３２】
また、図１において２つめの容量形成領域１０ｂを形成するため、第２の上部電極層２４ｂは第２下部電極層２２ｂ、及び誘電体層２３の一部に形成され、しかも、誘電体層２３を介して第１下部電極層２２ａに対向するように、第１下部電極層２２ａの上方にまで突出している。この第２上部電極層２４ｂの突出部、誘電体層２３、第１下部電極層２２ａによって第２の容量形成領域１０ｂを形成している。尚、図１では、容量形成領域１０ａ、１０ｂの形状を明確にし、また、下部電極層２２の形状を明確にするためドット模様で図示している。
【００３３】
この容量形成領域１０ａ、１０ｂの形状は、各上部電極層２４ａ、２４ｂの突出部の形状によって決定されることになる。
【００３４】
本発明は、各上部電極層２４ａ、２４ｂの突出部の先端形状２４ｘを円の一部を有する形状としている。即ち、図１の上部電極層２４ａ、２４ｂでは、その先端形状が半円形状となっている。また、図３（ａ）〜（ｃ）に示すように、半長円形状の先端形状２４Ｗ、半だ円形状の先端形状２４Ｙ、また、矩形状（多角形状）を基本として、その先端部の角部に所定曲率半径の丸みを付けた先端形状２４Ｚなどが例示できる。
【００３５】
また、密着層２５、２６は、導体材料としてはＡｕおよび／またはＣｕを用いて形成される。その厚みは０．０１〜１μｍとなっている。厚みの下限については半田ぬれ性を考慮して設定される。厚みの上限については、密着層２５、２６の持つ残留応力よる剥離の発生を防止するように設定される。
【００３６】
また、保護膜２７は、上部端子電極層２５の一部を露出するように形成されている。保護膜としては、ＳｉＯ2、Ｓｉ3Ｎ4，ＢＣＢ（ベンゾシクロブテン）、ポリイミドなどが好適である。またこれらの材料の多層構造にしても良い。この保護膜２７は、外部からの機械的な衝撃からの保護の他、湿度による劣化、薬品の汚染、酸化等を防止する役割を持っている。
【００３７】
また、外部接続端子２８、２９は、半田ボールや金属バンプなどが例示できる。具体的には、密着層２５、２６が露出する部分には、例えば半田ボールを形成したり、また、金属ワイヤーのファーストボンディングを行い、所定長さで切断することにより、金などのバンプを形成しても構わない。
【００３８】
以上により、図２に示す可変容量コンデンサとなる。即ち、外部接続端子２９は、第１上部電極層２４ａ、第１下部電極層２２ａに接続し、外部接続端子２８は、第２上部電極層２４ｂ、第２下部電極層２２ｂに接続に接続して、この外部接続端子２８、２９間に、容量形成領域１０ａ、１０ｂの誘電体層２３に印加する外部電圧が供給されるとともに、これに伴い誘電率が変化した誘電体層２３を含むこの容量形成領域１０ａ、１０ｂの容量成分を導出している。
【００３９】
このような可変容量コンデンサは、容量成分を外部電圧によって可変させることができるため、例えば、ＬＣ共振回路の容量成分の一部に用いて共振周波数を外部電圧の制御により可変させたり、また、ＬＣ共振回路が接合されたフィルタ回路に用いてフィルタ特性を外部電圧の制御により可変させたり、インピーダンスアンテナの特性、遅延素子の特性、アレイアンテナの特性、結合型ストリップ線路の特性を外部電圧の制御により可変させることができ、高周波回路部品に幅広く使用される。しかも、耐電力性の高い高周波部品となる。
【００４０】
図４は他の実施例を示した断面図である。この実施例の可変容量コンデンサは、支持基板４１上に形成された下部電極層４２と、前記下部電極層４２上のみに形成され外部電圧の印加により誘電率が変化する誘電体層４３と、前記誘電体層４３上のみに形成された上部電極層４４とから構成されている。尚、図４において、４５は絶縁層であり、４６は上部電極層４４を外部接続端子４０２に延出するための引出し電極であり、４７、４８は密着層であり、４０１、４０２は外部接続端子である。
【００４１】
この実施例では、下部電極層４２と上部電極層４４とで挟持された誘電体層４３で容量形成領域１０が形成されることになる。そして、上部電極層４４の形状により、容量形成領域１０の形状が決定される。そして、その上部電極層４４の形状は、図５（ａ）に示すように概略円形状の上部電極層４４ａ、図５（ｂ）に示すように長円形状とした上部電極層４４ｂ、図５（ｃ）に示すように楕円形状とした上部電極層４４ｃ、図５（ｄ）に示すように矩形（多角形）状の角部をＲ加工した形状の上部電極層４４ｄが例示できる。
【００４２】
【実施例１】
実施例１として、図２に示す可変容量コンデンサを作製した。
【００４３】
支持基板２１としてサファイア基板上に、Ｔｉからなる０．０５μmの密着層を作製し、この密着層の上面に０．３μｍのＰｔ層を形成し、密着層とＰｔ層とからなる下部電極層２２ａ、２２ｂを形成した。具体的には、密着層とＰｔ層とからなる電極膜をフォトリソグラフィを用いてパターン加工した。即ち、電極膜上にレジストを塗布し所定形状に加工した後、Ａｒイオンによるドライエッチングによりパターニング加工した。その後、誘電体層２３のスパッタ開始まで、誘電体層２３のスパッタ温度である８００℃に加熱し一定時間保持することで、平坦な膜とした。
【００４４】
続いて、誘電体層２３として（Ｂａ0.3Ｓｒ0.7）Ｔｉ0.85Ｏ3ターゲットを使ってスパッタ法により成膜温度８００℃にて、０．３μｍ成膜した。その後、フォトリソグラフィ、ウエットエッチング法により誘電体層２３をパターニング加工した。
【００４５】
続いて、上部電極層２４として０．０５μｍのＰｔ、１．２μｍのＡｕをスパッタ法で順次成膜し、下部電極層２２と同様の方法でパターニング加工して形成した。続いて、密着層２５、２６として、０．１μｍのＡｕをスパッタ法で成膜し、下部電極層２２と同様の方法でパターニング加工した。
【００４６】
続いて、保護層２７として光感光性ＢＣＢ（ベンゾシクロブテン）を塗布し、密着層が露出するように、パターニング加工した。
【００４７】
最後に保護層２７の開口部に外部接続端子２８、２９を印刷法にて形成し、リフローにより半田バンプとする。素子表面に半田フラックスが残存するが、これは適当な溶剤を用いて洗浄する。
【００４８】
このようにして、作製した容量形成領域１０ａ、１０ｂの上部電極層２４ａ、２４ｂ形状は、図１に示す半円形状として、２つの容量形成領域１０ａ、１０ｂの合計面積は、約１４４μm2とした。
【００４９】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力１Ｗで破壊が起こった。
【００５０】
【実施例２】
実施例２として、図４に示す可変容量コンデンサを作製した。
【００５１】
支持基板４１として、サファイア基板上に、１．０μｍのＰｔからなる下部電極層４２として成膜し、その後フォトリソグラフィを用いて、下部電極層４２をパターン加工した。具体的には、レジストを塗布し所定形状に加工した後、Ａｒイオンによるドライエッチングによりパターニング加工した。
【００５２】
続いて、誘電体層４３としてＢａ0.3Ｓｒ0.7Ｔｉ0.85Ｏ3を０．３μｍ成膜し、その後、フォトリソグラフィ、ウエットエッチング法により誘電体層４３をパターニング加工した。
【００５３】
続いて、上部電極層４４として０．３μｍのＰｔを成膜し、その後フォトリソグラフィを用いてパターン加工した。
【００５４】
続いて、絶縁体層４５としてＢＣＢ＝１μｍ、を塗布し、加工した。続いて、引出し電極層４６として、０．３μｍのＰｔ、０．９μｍのＡｕを成膜し、その後フォトリソグラフィを用いてパターン加工した。
【００５５】
このようにして、作製した容量形成領域１０の上部電極層４４の形状は、図５（ａ）に示す円形状１つとして、その容量形成領域１０の面積は、約１００μm2とした。
【００５６】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力１．２Ｗで破壊が起こった。
【比較例】
図６に示すように、容量形成領域１０ｃ、１０ｄの上部電極層２４ａ、２４ｂの平面形状を長方形にした可変容量コンデンサを作製した。容量形成領域の上部電極層２４ａ、２４ｂの平面形状以外は、各層の材料、膜厚について実施例１と同様の工程で作製した。このようにして、作製した長方形状の容量形成領域１０ｃ、１０ｄの合計面積は、約１４０μm2とした。
【００５７】
この可変容量コンデンサをＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力０．５Ｗで破壊が起こった。
【００５８】
尚、上述の実施例では、図１に示す可変容量コンデンサとしているが、図３（ａ）〜（ｃ）に示す上部電極層２４の先端形状２４Ｗ、２４Ｙ、２４Ｚを用いた場合でも、また、図４に示す可変容量コンデンサで、図５（ａ）〜（ｄ）に示す上部電極層４４ａ〜４４ｄを用いた場合でも、ＬＴＣＣフィルタに実装し、耐電力試験を行った結果、入力電力０．５Ｗを越える値でも耐電力が向上する。即ち、容量形成領域を形成する上部電極層の先端形状及びその形状を円の一部を成す形状を有するように、また、概略円形状にすることによって、上部電極層の角部や段差部分にかかる電界の集中が緩和され耐電力性が向上する。
【００５９】
また、図１に示すように、容量形成領域１０ａ、１０ｂ上の上部電極層２４ａ、２４ｂの先端部が円弧で構成される場合、弦の長さＷと、弦から円弧の先端部までの距離Ｌとの関係を、Ｗ＞Ｌとすることにより、円弧の曲率を幅に対して大きくすることができるため、より有効に電界を分散・緩和させることができるものとなる。
【００６０】
【発明の効果】
本発明は、支持基板上に形成された下部電極層と、前記下部電極層上に形成され外部電圧の印加により誘電率が変化する誘電体層と、前記誘電体層上に形成された上部電極層とからなるコンデンサにおいて、容量形成領域上の上部電極層の平面形状または先端形状を円もしくは円の一部を用いてなる構造にすることにより、容量形成領域での容量電極層の電界の分布を抑え、外部より高電流を印加しても耐える耐電力性の高い可変容量コンデンサとなる。
【００６１】
また、この可変容量コンデンサを用いて共振回路、フィルタ回路などに用いることにより、耐電力性の高い高周波部品となる。
【図面の簡単な説明】
【図１】本発明の可変容量コンデンサの平面図である。
【図２】図１のＡ−Ａ‘線の断面図である。
【図３】(ａ)〜（ｃ）は、本発明のかかる上部電極層の先端形状を示す平面図である。
【図４】本発明の他の可変容量コンデンサの断面図である。
【図５】(ａ)〜(ｃ)は、図４に示す可変容量コンデンサの上部電極層の形状を示す平面図である。
【図６】比較例の可変容量コンデンサの平面図である。
【符号の説明】
１０、１０ａ、１０ｂ・・・容量形成部
２１・・・支持基板
２２、２２ａ、２２ｂ・・・下部電極層
２３・・・薄膜誘電体層
２４、２４ａ、２４ｂ・・・上部電極層
２７・・・保護層
２５、２６・・・密着層
２８、２９・・・外部接続端子
４１・・・支持基板
４２・・・下部電極層
４３・・・薄膜誘電体層
４４・・・上部電極層
４５・・・絶縁層
４６・・・引出し電極層
Claims (10)
- 支持基板上に、第１下部電極層と第２下部電極層とを離間させて被着形成し、前記第１下部電極層と第２下部電極層とに跨がるように、外部電圧の印加により誘電率が変化する誘電体層を被着形成し、前記第１下部電極層及び前記誘電体層上に該誘電体層を介して前記第２下部電極層に対向して容量形成領域を形成する第１上部電極層を形成してなる可変容量コンデンサにおいて、
前記容量形成領域を形成する第１上部電極層の先端形状が、円弧状を成していることを特徴とする可変容量コンデンサ。 - 前記第２下部電極層及び前記誘電体層上に、該誘電体層を介して第１の下部電極層に対向し、且つ前記容量形成領域と異なる第２の容量形成領域を形成する第２の上部電極層を形成するとともに、前記第２の容量形成領域を形成する第２上部電極層の先端形状が、円弧状を成していることを特徴とする請求項１記載の可変容量コンデンサ。
- 前記複数の容量形成領域は、互いに並列接続されていることを特徴とする請求項１または２記載の可変容量コンデンサ。
- 前記容量形成領域を形成する上部電極層の先端形状の円弧に対する弦の長さをＷ、前記弦から円弧状の先端部までの長さをＬとした時、Ｗ＞Ｌであることを特徴とする請求項１乃至２のいずれか記載の可変容量コンデンサ。
- 支持基板上に形成された下部電極層と、前記下部電極層上に形成され外部からの電圧印加により誘電率が変化する誘電体層と、前記誘電体層上に形成された上部電極層とからなる可変容量コンデンサにおいて、
前記下部電極層と前記上部電極層とで前記誘電体層を挟持して得られる容量形成領域の平面形状が概略円形状であることを特徴とする可変容量コンデンサ。 - 支持基板上に下部電極層、前記誘電体層、前記上部電極層を順次被着形成し、前記誘電体層は下部電極層上のみに形成され、且つ前記上部電極層が誘電体層上のみに形成されることを特徴とする請求項５に記載の可変容量コンデンサ。
- 前記誘電体層上に複数の上部電極層を形成したことを特徴とする請求項６に記載の可変容量コンデンサ。
- 前記誘電体層は、少なくともＢａ、Ｓｒ、Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率材料から成ることを特徴とする請求項１乃至７のいずれか記載の可変容量コンデンサ。
- 前記下部電極層及び上部電極層は、前記誘電体層に対して誘電率を変化せしめる外部電圧を印加するとともに、前記容量形成領域の容量を導出することを特徴とする請求項１乃至８のいずれかに記載の可変容量コンデンサ。
- 請求項１乃至９のいずれかに記載の可変容量コンデンサを用いてなる高周波部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377403A JP4157375B2 (ja) | 2002-12-26 | 2002-12-26 | 可変容量コンデンサ及びそれを用いた高周波部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377403A JP4157375B2 (ja) | 2002-12-26 | 2002-12-26 | 可変容量コンデンサ及びそれを用いた高周波部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207622A true JP2004207622A (ja) | 2004-07-22 |
| JP4157375B2 JP4157375B2 (ja) | 2008-10-01 |
Family
ID=32814588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377403A Expired - Fee Related JP4157375B2 (ja) | 2002-12-26 | 2002-12-26 | 可変容量コンデンサ及びそれを用いた高周波部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4157375B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110959188A (zh) * | 2017-07-26 | 2020-04-03 | 株式会社村田制作所 | 电容器 |
| JP2021129468A (ja) * | 2020-02-17 | 2021-09-02 | 富士電機株式会社 | スナバ回路および電力変換装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
| JPH0689831A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 薄膜コンデンサ |
| JPH1145822A (ja) * | 1997-07-25 | 1999-02-16 | Kyocera Corp | 薄膜コンデンサ |
| JPH11297509A (ja) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品 |
| JP2000114101A (ja) * | 1998-09-30 | 2000-04-21 | Sharp Corp | 誘電体薄膜素子及びその製造方法 |
| JP2000124064A (ja) * | 1998-10-21 | 2000-04-28 | Tdk Corp | 積層チップ部品 |
-
2002
- 2002-12-26 JP JP2002377403A patent/JP4157375B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
| JPH0689831A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Corp | 薄膜コンデンサ |
| JPH1145822A (ja) * | 1997-07-25 | 1999-02-16 | Kyocera Corp | 薄膜コンデンサ |
| JPH11297509A (ja) * | 1998-04-09 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品 |
| JP2000114101A (ja) * | 1998-09-30 | 2000-04-21 | Sharp Corp | 誘電体薄膜素子及びその製造方法 |
| JP2000124064A (ja) * | 1998-10-21 | 2000-04-28 | Tdk Corp | 積層チップ部品 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110959188A (zh) * | 2017-07-26 | 2020-04-03 | 株式会社村田制作所 | 电容器 |
| CN110959188B (zh) * | 2017-07-26 | 2023-10-03 | 株式会社村田制作所 | 电容器 |
| JP2021129468A (ja) * | 2020-02-17 | 2021-09-02 | 富士電機株式会社 | スナバ回路および電力変換装置 |
| JP7547738B2 (ja) | 2020-02-17 | 2024-09-10 | 富士電機株式会社 | スナバ回路および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4157375B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806553B2 (en) | Tunable thin film capacitor | |
| US6516503B1 (en) | Method of making surface acoustic wave device | |
| JP2006196871A (ja) | 薄膜コンデンサおよび可変容量コンデンサならびに電子部品 | |
| WO2012114930A1 (ja) | チューナブルフィルタ及びその製造方法 | |
| JP4566012B2 (ja) | 可変容量コンデンサ，回路モジュールおよび通信装置 | |
| US7002435B2 (en) | Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device | |
| JP2005108887A (ja) | 可変コンデンサ | |
| JP2004207622A (ja) | 可変容量コンデンサ及びそれを用いた高周波部品 | |
| JP3898638B2 (ja) | 容量可変薄膜コンデンサ及び高周波部品 | |
| US20050088799A1 (en) | Thin film capacitor, thin film capacitor array and electronic component | |
| JP2006303389A (ja) | 薄膜コンデンサ素子および薄膜コンデンサアレイ | |
| JP2008277996A (ja) | 可変容量コンデンサ、フィルタ回路 | |
| JP3898637B2 (ja) | 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品 | |
| JP2006005309A (ja) | キャパシタ装置 | |
| JP2007201157A (ja) | コンデンサ | |
| JP3958173B2 (ja) | 可変コンデンサ装置 | |
| JP2008211064A (ja) | 可変容量コンデンサアレイ及び可変容量コンデンサリレー | |
| JP2002329788A (ja) | 可変コンデンサ | |
| JP2001284485A (ja) | 薄膜電子部品および基板 | |
| JP2003045748A (ja) | チューナブル薄膜コンデンサ | |
| JP3898648B2 (ja) | 容量可変薄膜コンデンサ及び高周波部品 | |
| JP4766956B2 (ja) | 可変コンデンサおよびその製造方法 | |
| JP4535817B2 (ja) | 薄膜コンデンサ、薄膜コンデンサアレイおよび電子部品 | |
| JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
| JP4493405B2 (ja) | 可変コンデンサ，回路モジュールおよび通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |