JP2000114101A - 誘電体薄膜素子及びその製造方法 - Google Patents
誘電体薄膜素子及びその製造方法Info
- Publication number
- JP2000114101A JP2000114101A JP10277744A JP27774498A JP2000114101A JP 2000114101 A JP2000114101 A JP 2000114101A JP 10277744 A JP10277744 A JP 10277744A JP 27774498 A JP27774498 A JP 27774498A JP 2000114101 A JP2000114101 A JP 2000114101A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- upper electrode
- dielectric
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000000576 coating method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 18
- 239000000203 mixture Substances 0.000 claims abstract description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 31
- 238000010304 firing Methods 0.000 claims description 31
- 239000011230 binding agent Substances 0.000 claims description 30
- 238000001354 calcination Methods 0.000 claims description 10
- 229910052788 barium Inorganic materials 0.000 claims description 5
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 19
- 239000000919 ceramic Substances 0.000 abstract description 12
- 238000007650 screen-printing Methods 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 20
- 238000001035 drying Methods 0.000 description 19
- 150000004703 alkoxides Chemical class 0.000 description 18
- 239000010410 layer Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 10
- 108010025899 gelatin film Proteins 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 8
- 238000007639 printing Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 238000003980 solgel method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000001856 Ethyl cellulose Substances 0.000 description 2
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- HHFAWKCIHAUFRX-UHFFFAOYSA-N ethoxide Chemical compound CC[O-] HHFAWKCIHAUFRX-UHFFFAOYSA-N 0.000 description 2
- 229920001249 ethyl cellulose Polymers 0.000 description 2
- 235000019325 ethyl cellulose Nutrition 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- NBTOZLQBSIZIKS-UHFFFAOYSA-N methoxide Chemical compound [O-]C NBTOZLQBSIZIKS-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- IKNCGYCHMGNBCP-UHFFFAOYSA-N propan-1-olate Chemical compound CCC[O-] IKNCGYCHMGNBCP-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001491 aromatic compounds Chemical class 0.000 description 1
- 239000003849 aromatic solvent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 本発明は、印刷法による電極形成の際の、誘
電体薄膜材料と印刷ペースト剤に含まれるガラス成分と
の界面での反応によるキャパシタンスの低下や膜の剥離
といった課題を解決するためになされたものであって、
セラミック基板上にも容易に低コストで形成でき、小型
・大容量等の特性の優れた誘電体薄膜素子を提供するこ
とを課題としている。 【解決手段】 基板上に少なくとも下部電極、誘電体薄
膜と上部電極とが順次形成され、該上部電極が金属ペー
ストを用いる塗布焼成法で形成され、金属ペーストが焼
成後に誘電体薄膜と上部電極との間に低誘電率層を形成
しない導電性酸化物、誘電体又はこれらの混合物の材料
を含むことを特徴とする誘電体薄膜素子により上記課題
を解決する。
電体薄膜材料と印刷ペースト剤に含まれるガラス成分と
の界面での反応によるキャパシタンスの低下や膜の剥離
といった課題を解決するためになされたものであって、
セラミック基板上にも容易に低コストで形成でき、小型
・大容量等の特性の優れた誘電体薄膜素子を提供するこ
とを課題としている。 【解決手段】 基板上に少なくとも下部電極、誘電体薄
膜と上部電極とが順次形成され、該上部電極が金属ペー
ストを用いる塗布焼成法で形成され、金属ペーストが焼
成後に誘電体薄膜と上部電極との間に低誘電率層を形成
しない導電性酸化物、誘電体又はこれらの混合物の材料
を含むことを特徴とする誘電体薄膜素子により上記課題
を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体薄膜素子及
びその製造方法に関する。より詳細には本発明は、発振
器、変復調器、フィルタ等に用いられている容量素子、
或いはＤＣバイアスの印加によりその容量を変化させる
ことのできる容量可変素子として使用可能な誘電体薄膜
素子及びその形成方法に関する。
びその製造方法に関する。より詳細には本発明は、発振
器、変復調器、フィルタ等に用いられている容量素子、
或いはＤＣバイアスの印加によりその容量を変化させる
ことのできる容量可変素子として使用可能な誘電体薄膜
素子及びその形成方法に関する。
【０００２】
【従来の技術】従来、電子部品として幅広く用いられて
いる容量素子（コンデンサー）として、アルミ電解コン
デンサー、タンタルコンデンサー、積層セラミックコン
デンサー等がある。更に近年では、電子機器の小型化・
高速高性能化に伴い、小さなサイズで大容量が得られ集
積化が可能であることが要求されることから、より電極
間隔を小さく・誘電率を大きくすることが可能な誘電体
セラミック薄膜を用いた積層セラミックコンデンサー
が、様々な用途に用いられている。また、その容量をＤ
Ｃバイアスの印加により変化させることが可能な容量可
変素子にも誘電体薄膜の使用が検討されている。
いる容量素子（コンデンサー）として、アルミ電解コン
デンサー、タンタルコンデンサー、積層セラミックコン
デンサー等がある。更に近年では、電子機器の小型化・
高速高性能化に伴い、小さなサイズで大容量が得られ集
積化が可能であることが要求されることから、より電極
間隔を小さく・誘電率を大きくすることが可能な誘電体
セラミック薄膜を用いた積層セラミックコンデンサー
が、様々な用途に用いられている。また、その容量をＤ
Ｃバイアスの印加により変化させることが可能な容量可
変素子にも誘電体薄膜の使用が検討されている。
【０００３】このような誘電体薄膜を電極上に形成する
ための方法としては、真空蒸着法、スパッタリング法、
レーザーアブレーション法等の物理的方法、及び有機金
属化合物を出発原料とし、これらを焼成して誘電体を得
るゾルゲル法、ＣＶＤ（Chemical Vapor Deposition）
法等の化学的方法が用いられている。また、電極も上記
と同様な形成法で形成することが可能である。特にセラ
ミック基板上に積層する場合、例えば特開平８−２０３
７７４号公報等に示されるような印刷法、ゾルゲル法等
の塗布焼成法が、原子レベルでの均質な混合が可能であ
ること、組成制御が容易で再現性に優れること、常圧で
大面積の成膜が可能であること、工業的に低コストであ
ること等の利点から広く利用されている。
ための方法としては、真空蒸着法、スパッタリング法、
レーザーアブレーション法等の物理的方法、及び有機金
属化合物を出発原料とし、これらを焼成して誘電体を得
るゾルゲル法、ＣＶＤ（Chemical Vapor Deposition）
法等の化学的方法が用いられている。また、電極も上記
と同様な形成法で形成することが可能である。特にセラ
ミック基板上に積層する場合、例えば特開平８−２０３
７７４号公報等に示されるような印刷法、ゾルゲル法等
の塗布焼成法が、原子レベルでの均質な混合が可能であ
ること、組成制御が容易で再現性に優れること、常圧で
大面積の成膜が可能であること、工業的に低コストであ
ること等の利点から広く利用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のような印刷法に使用される電極形成用のペーストに
は、密着性や耐熱性等を改善するための低誘電率のガラ
ス成分（ＳｉＯ2等）が通常含まれている。形成された
誘電体薄膜上に更にこのペーストを用いて電極を形成す
る場合、誘電体の材料とこのペーストに含まれるガラス
成分とが電極／誘電体薄膜界面で反応することにより、
低誘電率の誘電体層が新たに形成され実効的な誘電率の
低下による容量の低下を招いたり、膜の剥離が生じたり
といった問題を有していた。
来のような印刷法に使用される電極形成用のペーストに
は、密着性や耐熱性等を改善するための低誘電率のガラ
ス成分（ＳｉＯ2等）が通常含まれている。形成された
誘電体薄膜上に更にこのペーストを用いて電極を形成す
る場合、誘電体の材料とこのペーストに含まれるガラス
成分とが電極／誘電体薄膜界面で反応することにより、
低誘電率の誘電体層が新たに形成され実効的な誘電率の
低下による容量の低下を招いたり、膜の剥離が生じたり
といった問題を有していた。
【０００５】また、電圧印加によりその容量を大きく変
化させることが可能な容量可変素子として使用した場合
にも、同様の理由により容量変化特性が低下するといっ
た問題を有していた。本発明は、上記のような課題を解
決するためになされたものであって、基板上に容易に低
コストで形成でき、小型・大容量の容量素子や、大きな
変化率を有する容量可変素子等の特性の優れた誘電体薄
膜素子を提供することを目的としている。
化させることが可能な容量可変素子として使用した場合
にも、同様の理由により容量変化特性が低下するといっ
た問題を有していた。本発明は、上記のような課題を解
決するためになされたものであって、基板上に容易に低
コストで形成でき、小型・大容量の容量素子や、大きな
変化率を有する容量可変素子等の特性の優れた誘電体薄
膜素子を提供することを目的としている。
【０００６】
【課題を解決するための手段】かくして本発明によれ
ば、基板上に少なくとも下部電極、誘電体薄膜と上部電
極とが順次形成され、該上部電極が金属ペーストを用い
る塗布焼成法で形成され、金属ペーストが焼成後に誘電
体薄膜と上部電極との間に低誘電率層を形成しない導電
性酸化物、誘電体又はこれらの混合物の材料を含むこと
を特徴とする誘電体薄膜素子が提供される。
ば、基板上に少なくとも下部電極、誘電体薄膜と上部電
極とが順次形成され、該上部電極が金属ペーストを用い
る塗布焼成法で形成され、金属ペーストが焼成後に誘電
体薄膜と上部電極との間に低誘電率層を形成しない導電
性酸化物、誘電体又はこれらの混合物の材料を含むこと
を特徴とする誘電体薄膜素子が提供される。
【０００７】更に、本発明によれば、基板上に下部電極
及び誘電体薄膜をこの順で形成し、誘電体薄膜上に焼成
後に誘電体薄膜と上部電極との間に低誘電率層を形成し
ない導電性酸化物、誘電体又はこれらの混合物の材料か
らなるバインダを含む金属ペーストを塗布し、塗膜を焼
成して上部電極を形成することを特徴とする誘電体薄膜
素子の製造方法が提供される。
及び誘電体薄膜をこの順で形成し、誘電体薄膜上に焼成
後に誘電体薄膜と上部電極との間に低誘電率層を形成し
ない導電性酸化物、誘電体又はこれらの混合物の材料か
らなるバインダを含む金属ペーストを塗布し、塗膜を焼
成して上部電極を形成することを特徴とする誘電体薄膜
素子の製造方法が提供される。
【０００８】
【発明の実施の形態】本発明における誘電体薄膜素子
は、基板上に少なくとも下部電極、誘電体薄膜と上部電
極が順次積層された構造を有している。本発明に用いる
ことができる基板としては特に限定されるものではな
く、アルミナ等からなるセラミックス基板、ＳｉやＧａ
Ａｓ等からなる半導体基板等を用いることができる。中
でも、強度、耐熱性、コスト等の点でセラミックス基板
が好ましい。また、本発明に使用する基板は、その表面
にＳｉＮ、ＳｉＯ2等の絶縁膜、所望の回路を構成する
素子やこれらを被覆する層間絶縁層、又はこれらが組み
合わされて形成されてもよい。
は、基板上に少なくとも下部電極、誘電体薄膜と上部電
極が順次積層された構造を有している。本発明に用いる
ことができる基板としては特に限定されるものではな
く、アルミナ等からなるセラミックス基板、ＳｉやＧａ
Ａｓ等からなる半導体基板等を用いることができる。中
でも、強度、耐熱性、コスト等の点でセラミックス基板
が好ましい。また、本発明に使用する基板は、その表面
にＳｉＮ、ＳｉＯ2等の絶縁膜、所望の回路を構成する
素子やこれらを被覆する層間絶縁層、又はこれらが組み
合わされて形成されてもよい。
【０００９】本発明の誘電体薄膜素子における下部電極
を形成する金属は、通常電極に含まれる金属であれば、
いずれも使用することができる。この内、後の誘電体薄
膜及び上部電極等の形成工程における熱処理に耐えるこ
とのできる金属であることが好ましい。具体的には、Ａ
ｕ、Ｐｔ、Ｐｄ等の種々の金属を使用することができ
る。中でも高周波帯での使用が可能な誘電体薄膜素子を
形成する場合には、導体損が少ないＡｕが好ましい。下
部電極の膜厚としては、素子の大きさ、用途、形成方法
等に応じて適宜調整することができるが、例えば０．１
〜１０μｍとすることが好ましい。
を形成する金属は、通常電極に含まれる金属であれば、
いずれも使用することができる。この内、後の誘電体薄
膜及び上部電極等の形成工程における熱処理に耐えるこ
とのできる金属であることが好ましい。具体的には、Ａ
ｕ、Ｐｔ、Ｐｄ等の種々の金属を使用することができ
る。中でも高周波帯での使用が可能な誘電体薄膜素子を
形成する場合には、導体損が少ないＡｕが好ましい。下
部電極の膜厚としては、素子の大きさ、用途、形成方法
等に応じて適宜調整することができるが、例えば０．１
〜１０μｍとすることが好ましい。
【００１０】次に、誘電体薄膜を構成する誘電体として
は、通常誘電体薄膜として使用されている誘電体であれ
ばいずれも使用することができる。具体的には、（Ｂ
ａ，Ｓｒ）ＴｉＯ3、（Ｂａ，Ｓｒ）（Ｈｆ，Ｔｉ）Ｏ3
等が挙げられる。誘電体薄膜の膜厚としては、素子の大
きさ、用途、形成方法等に応じて適宜調整することがで
きるが、例えば５０ｎｍ〜５μｍとすることが好まし
い。
は、通常誘電体薄膜として使用されている誘電体であれ
ばいずれも使用することができる。具体的には、（Ｂ
ａ，Ｓｒ）ＴｉＯ3、（Ｂａ，Ｓｒ）（Ｈｆ，Ｔｉ）Ｏ3
等が挙げられる。誘電体薄膜の膜厚としては、素子の大
きさ、用途、形成方法等に応じて適宜調整することがで
きるが、例えば５０ｎｍ〜５μｍとすることが好まし
い。
【００１１】次いで、本発明の誘電体薄膜素子による上
部電極は、金属ペーストを用いる塗布焼成法で形成され
るが、金属ペースト中に含まれる金属としては、下部電
極と同様、通常電極として使用されている金属であれ
ば、いずれでもよい。具体的には、Ａｕ、Ｐｔ、Ｐｄ等
の種々の金属を使用することができる。中でも高周波帯
での使用が可能な誘電体薄膜素子を形成する場合には、
導体損が少ないＡｕが好ましい。
部電極は、金属ペーストを用いる塗布焼成法で形成され
るが、金属ペースト中に含まれる金属としては、下部電
極と同様、通常電極として使用されている金属であれ
ば、いずれでもよい。具体的には、Ａｕ、Ｐｔ、Ｐｄ等
の種々の金属を使用することができる。中でも高周波帯
での使用が可能な誘電体薄膜素子を形成する場合には、
導体損が少ないＡｕが好ましい。
【００１２】前記金属ペーストには、本発明ではバイン
ダーとして、焼成後に誘電体薄膜と上部電極との間に低
誘電率層（例えば、ＳｉＯ2 のようなガラス成分からな
る層）を形成しない導電性酸化物、誘電体又はそれらの
混合物の材料が含まれている。なお、下部電極も、上部
電極と同様の理由から、低誘電率層を形成しない材料を
使用することが好ましい。
ダーとして、焼成後に誘電体薄膜と上部電極との間に低
誘電率層（例えば、ＳｉＯ2 のようなガラス成分からな
る層）を形成しない導電性酸化物、誘電体又はそれらの
混合物の材料が含まれている。なお、下部電極も、上部
電極と同様の理由から、低誘電率層を形成しない材料を
使用することが好ましい。
【００１３】導電性酸化物としては、以下で説明する焼
成時に、上部電極／誘電体薄膜界面に低誘電率層を形成
しなければ、特に限定されるものではない。具体的に
は、インジウムスズ酸化物（ＩＴＯ）、イリジウム酸化
物（ＩｒＯ2 ）等が挙げられる。この内、後工程におけ
る電極の加工等を考慮すると、低コストでウェットエッ
チングによる加工の容易なＩＴＯが好ましい。この導電
性酸化物を形成するための材料としては、Ｉｎ、Ｓｎ等
のアルコキシド（例えば、メトキシド、エトキシド、プ
ロポキシド等）が挙げられる。
成時に、上部電極／誘電体薄膜界面に低誘電率層を形成
しなければ、特に限定されるものではない。具体的に
は、インジウムスズ酸化物（ＩＴＯ）、イリジウム酸化
物（ＩｒＯ2 ）等が挙げられる。この内、後工程におけ
る電極の加工等を考慮すると、低コストでウェットエッ
チングによる加工の容易なＩＴＯが好ましい。この導電
性酸化物を形成するための材料としては、Ｉｎ、Ｓｎ等
のアルコキシド（例えば、メトキシド、エトキシド、プ
ロポキシド等）が挙げられる。
【００１４】また、金属ペーストに含まれる誘電体とし
ては、以下で説明する焼成時に、上部電極／誘電体薄膜
界面に低誘電率層を形成しなければ、特に限定されるも
のではない。この誘電体は、誘電体薄膜と同等かそれ以
上の誘電率を有することが好ましい。また、この誘電体
は、誘電体薄膜を構成する誘電体と同一か、同一の誘電
体を含むものであることが好ましい。具体的な誘電体と
しては、（Ｂａ，Ｓｒ）ＴｉＯ3、（Ｂａ，Ｓｒ）（Ｈ
ｆ，Ｔｉ）Ｏ3等が挙げられる。この誘電体を形成する
ための材料としては、Ｂａ、Ｓｒ、Ｈｆ、Ｔｉ等のアル
コキシド（例えば、メトキシド、エトキシド、プロポキ
シド等）が挙げられる。
ては、以下で説明する焼成時に、上部電極／誘電体薄膜
界面に低誘電率層を形成しなければ、特に限定されるも
のではない。この誘電体は、誘電体薄膜と同等かそれ以
上の誘電率を有することが好ましい。また、この誘電体
は、誘電体薄膜を構成する誘電体と同一か、同一の誘電
体を含むものであることが好ましい。具体的な誘電体と
しては、（Ｂａ，Ｓｒ）ＴｉＯ3、（Ｂａ，Ｓｒ）（Ｈ
ｆ，Ｔｉ）Ｏ3等が挙げられる。この誘電体を形成する
ための材料としては、Ｂａ、Ｓｒ、Ｈｆ、Ｔｉ等のアル
コキシド（例えば、メトキシド、エトキシド、プロポキ
シド等）が挙げられる。
【００１５】上部電極の膜厚としては、素子の大きさ、
用途、形成方法等に応じて適宜調整することができる
が、例えば０．１〜１０μｍとすることが好ましい。更
に、上部電極の形状としては、得ようとする素子の容量
・用途等により適宜調整することができる。具体的に
は、上部電極の全面が誘電体薄膜と接触している形状、
誘電体全面を被覆する形状等、種々の形状が挙げられ
る。
用途、形成方法等に応じて適宜調整することができる
が、例えば０．１〜１０μｍとすることが好ましい。更
に、上部電極の形状としては、得ようとする素子の容量
・用途等により適宜調整することができる。具体的に
は、上部電極の全面が誘電体薄膜と接触している形状、
誘電体全面を被覆する形状等、種々の形状が挙げられ
る。
【００１６】次に、本発明の誘電体薄膜素子の製造方法
を説明する。まず、下部電極及び誘電体薄膜は、印刷
法、スピンコート法、ゾルゲル法等の塗布焼成法、ＣＶ
Ｄ法、真空蒸着法、スパッタリング法、レーザーアブレ
ーション法等の方法で形成することができる。この内、
塗布焼成法が好ましい。一方、上部電極は、印刷法、ス
ピンコート法、ゾルゲル法等の塗布焼成法により形成す
ることができる。
を説明する。まず、下部電極及び誘電体薄膜は、印刷
法、スピンコート法、ゾルゲル法等の塗布焼成法、ＣＶ
Ｄ法、真空蒸着法、スパッタリング法、レーザーアブレ
ーション法等の方法で形成することができる。この内、
塗布焼成法が好ましい。一方、上部電極は、印刷法、ス
ピンコート法、ゾルゲル法等の塗布焼成法により形成す
ることができる。
【００１７】下部電極、誘電体薄膜及び上部電極の構成
要素を塗布焼成法により形成する場合について以下で説
明する。上記構成要素の原料は、通常ペーストとして塗
布される。ペーストは、塗布するのに好適な範囲の粘度
を有するように、溶剤、有機バインダ（エチルセルロー
ス、芳香族系化合物）等が適宜添加される。更に、本発
明においては、上部電極を形成するペーストには、導電
性酸化物及び／又は誘電体の材料が含まれている。な
お、上部電極を形成するためのペーストは、上部電極を
構成する金属７０〜８０重量部、有機バインダ２０〜３
０重量部、導電性酸化物及び／又は誘電体の材料１重量
部程度含まれていることが好ましい。
要素を塗布焼成法により形成する場合について以下で説
明する。上記構成要素の原料は、通常ペーストとして塗
布される。ペーストは、塗布するのに好適な範囲の粘度
を有するように、溶剤、有機バインダ（エチルセルロー
ス、芳香族系化合物）等が適宜添加される。更に、本発
明においては、上部電極を形成するペーストには、導電
性酸化物及び／又は誘電体の材料が含まれている。な
お、上部電極を形成するためのペーストは、上部電極を
構成する金属７０〜８０重量部、有機バインダ２０〜３
０重量部、導電性酸化物及び／又は誘電体の材料１重量
部程度含まれていることが好ましい。
【００１８】上記ペーストは印刷法、スピンコート法、
ゾルゲル法等の塗布法により塗布されて塗膜となる。得
られた塗膜を、焼成に付すことにより下部電極、誘電体
薄膜及び上部電極がそれぞれ形成される。ここで、焼成
は、溶剤を除去するための乾燥工程、塗膜中の有機バイ
ンダを熱分解するための仮焼成及び膜を結晶化させるた
めの本焼成からなることが好ましい。乾燥工程は５０〜
２５０℃、１〜３０分間熱処理することが好ましく、仮
焼成は３５０〜５００℃、１〜６０分間処理することが
好ましく、本焼成は５５０〜８５０℃、１０〜１２０分
間処理することが好ましい。
ゾルゲル法等の塗布法により塗布されて塗膜となる。得
られた塗膜を、焼成に付すことにより下部電極、誘電体
薄膜及び上部電極がそれぞれ形成される。ここで、焼成
は、溶剤を除去するための乾燥工程、塗膜中の有機バイ
ンダを熱分解するための仮焼成及び膜を結晶化させるた
めの本焼成からなることが好ましい。乾燥工程は５０〜
２５０℃、１〜３０分間熱処理することが好ましく、仮
焼成は３５０〜５００℃、１〜６０分間処理することが
好ましく、本焼成は５５０〜８５０℃、１０〜１２０分
間処理することが好ましい。
【００１９】なお、塗膜の形成、乾燥工程、仮焼成及び
本焼成は、所望の厚さの膜が得られるまで複数回繰り返
してもよい。また、同一の膜を複数回仮焼成を行うこと
により形成する場合において、一回毎に乾燥工程、仮焼
成及び本焼成までを行ったり、一回毎に乾燥工程及び仮
焼成を行い、最後に一括して本焼成を行うことも可能で
ある。更に、本焼成は他の膜の形成時の本焼成であって
もよい。
本焼成は、所望の厚さの膜が得られるまで複数回繰り返
してもよい。また、同一の膜を複数回仮焼成を行うこと
により形成する場合において、一回毎に乾燥工程、仮焼
成及び本焼成までを行ったり、一回毎に乾燥工程及び仮
焼成を行い、最後に一括して本焼成を行うことも可能で
ある。更に、本焼成は他の膜の形成時の本焼成であって
もよい。
【００２０】より具体的には、誘電体薄膜と上部電極の
形成を以下のように行うことも可能である。即ち、 ・誘電体薄膜形成用のペーストを塗布した後乾燥工程及
び仮焼成に付し、その上に上部電極形成用の金属ペース
トを塗布した後乾燥工程及び仮焼成に付し、両膜を一括
して本焼成する方法、 ・２層からなる誘電体薄膜の内、下部電極側の誘電体薄
膜形成用のペーストを塗布した後乾燥工程、仮焼成及び
本焼成に付し、上部電極側の誘電体薄膜形成用のペース
トを塗布した後乾燥工程及び仮焼成に付し、その上に上
部電極形成用の金属ペーストを塗布した後乾燥工程及び
仮焼成に付し、両膜を一括して本焼成する方法 等が挙げられる。
形成を以下のように行うことも可能である。即ち、 ・誘電体薄膜形成用のペーストを塗布した後乾燥工程及
び仮焼成に付し、その上に上部電極形成用の金属ペース
トを塗布した後乾燥工程及び仮焼成に付し、両膜を一括
して本焼成する方法、 ・２層からなる誘電体薄膜の内、下部電極側の誘電体薄
膜形成用のペーストを塗布した後乾燥工程、仮焼成及び
本焼成に付し、上部電極側の誘電体薄膜形成用のペース
トを塗布した後乾燥工程及び仮焼成に付し、その上に上
部電極形成用の金属ペーストを塗布した後乾燥工程及び
仮焼成に付し、両膜を一括して本焼成する方法 等が挙げられる。
【００２１】ここで、塗膜の形成方法が印刷法でない場
合、得られた各層を公知のエッチング工程に付すことに
より所望の形状を得ることができる。このような工程に
より誘電体薄膜素子を製造することができる。本発明の
誘電体薄膜素子は、例えば、高周波用容量可変素子、大
容量キャパシタ等の用途に使用することができる。高周
波用容量可変素子として使用する場合は、上部電極上に
更に第３電極を積層することが好ましい。この第３電極
は、公知の材料からなり、公知の方法で形成することが
できる。
合、得られた各層を公知のエッチング工程に付すことに
より所望の形状を得ることができる。このような工程に
より誘電体薄膜素子を製造することができる。本発明の
誘電体薄膜素子は、例えば、高周波用容量可変素子、大
容量キャパシタ等の用途に使用することができる。高周
波用容量可変素子として使用する場合は、上部電極上に
更に第３電極を積層することが好ましい。この第３電極
は、公知の材料からなり、公知の方法で形成することが
できる。
【００２２】以上のように、本発明の誘電体薄膜素子及
びその製造方法によれば、量産に適した印刷法等の簡易
な塗布焼成法による素子作製が可能となる。また、従来
のように、導電性酸化物及び／又は誘電体の材料とガラ
ス成分の反応により、上部電極と誘電体薄膜の界面で形
成される低誘電率層による素子の容量の低下や容量変化
特性の低下を抑制し、小型・大容量等の特性の優れた誘
電体薄膜素子を得ることが可能となる。
びその製造方法によれば、量産に適した印刷法等の簡易
な塗布焼成法による素子作製が可能となる。また、従来
のように、導電性酸化物及び／又は誘電体の材料とガラ
ス成分の反応により、上部電極と誘電体薄膜の界面で形
成される低誘電率層による素子の容量の低下や容量変化
特性の低下を抑制し、小型・大容量等の特性の優れた誘
電体薄膜素子を得ることが可能となる。
【００２３】
【実施例】実施例において本発明を更に詳細に説明す
る。なお、以下では、誘電体薄膜素子として、電圧の印
加により容量を変化させることが可能な容量可変素子を
挙げたが、本発明はこの容量可変素子に限定されるもの
ではない。 （実施例１）図１は、本発明の誘電体薄膜素子の概略断
面図である。この素子は、セラミックス基板１上に、下
部電極２、誘電体薄膜３、上部電極４が、それぞれ順次
形成されているものである。
る。なお、以下では、誘電体薄膜素子として、電圧の印
加により容量を変化させることが可能な容量可変素子を
挙げたが、本発明はこの容量可変素子に限定されるもの
ではない。 （実施例１）図１は、本発明の誘電体薄膜素子の概略断
面図である。この素子は、セラミックス基板１上に、下
部電極２、誘電体薄膜３、上部電極４が、それぞれ順次
形成されているものである。
【００２４】以下に、上記誘電体薄膜素子の製造方法に
ついて説明する。まず、セラミックス基板１上にスクリ
ーン印刷法を用いて市販のＰｔペーストを塗布し、６０
℃×３０分間乾燥処理した。この後、８００℃×１０分
間焼成し、膜厚０．５μｍのＰｔ膜からなる下部電極２
を形成した。
ついて説明する。まず、セラミックス基板１上にスクリ
ーン印刷法を用いて市販のＰｔペーストを塗布し、６０
℃×３０分間乾燥処理した。この後、８００℃×１０分
間焼成し、膜厚０．５μｍのＰｔ膜からなる下部電極２
を形成した。
【００２５】次に、下部電極２上に、（ＢａxＳｒ1-x）
ＴｉＯ3（０．５≦ｘ＜１，ＢＳＴ）を形成するため、
対応する各金属アルコキシドからなるゾル状態の誘電体
薄膜形成用ペーストをスピンコートし（プロセス１）、
これを１２０℃×１０分の熱処理による乾燥を行い乾燥
ゲル膜（塗膜）を作製した（プロセス２）。次いで、乾
燥ゲル膜中の有機バインダの熱分解を行うため、４５０
℃×１０分の大気中・大気圧での熱処理を行った（プロ
セス３，仮焼成）。プロセス１からプロセス３までを４
回繰り返した後、結晶化のために８００℃×４５分の大
気中・大気圧での熱処理（本焼成）を行った。これによ
り、膜厚２７０ｎｍのＢＳＴ誘電体薄膜３を得た。この
誘電体薄膜３をスクリーン印刷法により形成する場合に
は、前記金属アルコキシドからなるゾル状態の材料に有
機バインダを粘度調整のために加えてペーストとして使
用すればよい。
ＴｉＯ3（０．５≦ｘ＜１，ＢＳＴ）を形成するため、
対応する各金属アルコキシドからなるゾル状態の誘電体
薄膜形成用ペーストをスピンコートし（プロセス１）、
これを１２０℃×１０分の熱処理による乾燥を行い乾燥
ゲル膜（塗膜）を作製した（プロセス２）。次いで、乾
燥ゲル膜中の有機バインダの熱分解を行うため、４５０
℃×１０分の大気中・大気圧での熱処理を行った（プロ
セス３，仮焼成）。プロセス１からプロセス３までを４
回繰り返した後、結晶化のために８００℃×４５分の大
気中・大気圧での熱処理（本焼成）を行った。これによ
り、膜厚２７０ｎｍのＢＳＴ誘電体薄膜３を得た。この
誘電体薄膜３をスクリーン印刷法により形成する場合に
は、前記金属アルコキシドからなるゾル状態の材料に有
機バインダを粘度調整のために加えてペーストとして使
用すればよい。
【００２６】次に、スクリーン印刷法によって上部電極
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしてのＩＴ
Ｏ（Indium Tin Oxide、導電性酸化物）を形成するため
の材料であるゾル状態の金属アルコキシド及び有機バイ
ンダ（エチルセルロース、芳香族系溶剤）を混合するこ
とにより、上部電極形成用Ｐｔペーストを得た。該ペー
ストは、７０〜８０重量部のＰｔ、２０〜３０重量部の
有機バインダ、１重量部の金属アルコキシドからなる。
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしてのＩＴ
Ｏ（Indium Tin Oxide、導電性酸化物）を形成するため
の材料であるゾル状態の金属アルコキシド及び有機バイ
ンダ（エチルセルロース、芳香族系溶剤）を混合するこ
とにより、上部電極形成用Ｐｔペーストを得た。該ペー
ストは、７０〜８０重量部のＰｔ、２０〜３０重量部の
有機バインダ、１重量部の金属アルコキシドからなる。
【００２７】上記上部電極形成用Ｐｔペーストを、誘電
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率：（Ｃy／Ｃo−
１）×１００〔％〕（Ｃyはｙ〔Ｖ〕印加時の容量、Ｃo
は０〔Ｖ〕での容量）を測定した。図２に誘電体薄膜中
のＢａ量ｘ＝０．７としたときの比誘電率、及び容量変
化率を示す。この図に示すように、例えば０Ｖでの比誘
電率＝５２４、ｙ＝５すなわち５Ｖ印加時での容量変化
率＝−４０％の特性が得られている。この特性は、以下
の比較例の特性に対して顕著な差を示している。この理
由は誘電体薄膜と上部電極との界面に低誘電率層が形成
されていないためと考えられる。
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率：（Ｃy／Ｃo−
１）×１００〔％〕（Ｃyはｙ〔Ｖ〕印加時の容量、Ｃo
は０〔Ｖ〕での容量）を測定した。図２に誘電体薄膜中
のＢａ量ｘ＝０．７としたときの比誘電率、及び容量変
化率を示す。この図に示すように、例えば０Ｖでの比誘
電率＝５２４、ｙ＝５すなわち５Ｖ印加時での容量変化
率＝−４０％の特性が得られている。この特性は、以下
の比較例の特性に対して顕著な差を示している。この理
由は誘電体薄膜と上部電極との界面に低誘電率層が形成
されていないためと考えられる。
【００２８】（実施例２）実施例１では、導電性酸化物
を形成するための材料を含む上部電極形成用Ｐｔペース
トを用いた。この実施例２では、誘電体薄膜と上部電極
との界面に低誘電率層を作らず、かつ誘電体薄膜より高
い誘電率を有する誘電体の材料をバインダとして含む上
部電極形成用Ｐｔペーストを用いた。
を形成するための材料を含む上部電極形成用Ｐｔペース
トを用いた。この実施例２では、誘電体薄膜と上部電極
との界面に低誘電率層を作らず、かつ誘電体薄膜より高
い誘電率を有する誘電体の材料をバインダとして含む上
部電極形成用Ｐｔペーストを用いた。
【００２９】以下、実施例２の誘電体薄膜素子の製造方
法について説明する。まず、実施例１と同様の方法で誘
電体薄膜３まで形成した。次に、スクリーン印刷法によ
って上部電極を形成するためのペーストとして、まずガ
ラスフリーのＰｔペーストを準備した。これに（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料であるゾ
ル状態の金属アルコキシドを１重量部の割合で混合する
ことにより、上部電極形成用Ｐｔペーストを得た。
法について説明する。まず、実施例１と同様の方法で誘
電体薄膜３まで形成した。次に、スクリーン印刷法によ
って上部電極を形成するためのペーストとして、まずガ
ラスフリーのＰｔペーストを準備した。これに（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料であるゾ
ル状態の金属アルコキシドを１重量部の割合で混合する
ことにより、上部電極形成用Ｐｔペーストを得た。
【００３０】上記上部電極形成用Ｐｔペーストを、誘電
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率を測定した。図
３に誘電体薄膜中のＢａ量ｘ＝０．７としたときの比誘
電率、及び容量変化率を示す。この図に示すように、例
えば０Ｖでの比誘電率＝５２４、５Ｖ印加時での容量変
化率＝−４２％といった特性が得られている。
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率を測定した。図
３に誘電体薄膜中のＢａ量ｘ＝０．７としたときの比誘
電率、及び容量変化率を示す。この図に示すように、例
えば０Ｖでの比誘電率＝５２４、５Ｖ印加時での容量変
化率＝−４２％といった特性が得られている。
【００３１】（実施例３）実施例２では、誘電体薄膜と
上部電極との界面に低誘電率層を作らず、かつ誘電体薄
膜より高い誘電率を有する誘電体の材料を含む上部電極
形成用Ｐｔペーストを用いた。これに対して、実施例３
では誘電体薄膜を構成する誘電体と同一の誘電体の材料
をバインダとして用いている。
上部電極との界面に低誘電率層を作らず、かつ誘電体薄
膜より高い誘電率を有する誘電体の材料を含む上部電極
形成用Ｐｔペーストを用いた。これに対して、実施例３
では誘電体薄膜を構成する誘電体と同一の誘電体の材料
をバインダとして用いている。
【００３２】以下、実施例３の誘電体薄膜素子の製造方
法について説明する。実施例１及び２と同様の方法で誘
電体薄膜３まで形成した。次に、スクリーン印刷法によ
って上部電極を形成するためのペーストとして、まずガ
ラスフリーのＰｔペーストを準備した。これに（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料であるゾ
ル状態の各金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。
法について説明する。実施例１及び２と同様の方法で誘
電体薄膜３まで形成した。次に、スクリーン印刷法によ
って上部電極を形成するためのペーストとして、まずガ
ラスフリーのＰｔペーストを準備した。これに（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料であるゾ
ル状態の各金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。
【００３３】上記上部電極形成用Ｐｔペーストを、誘電
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率を測定した。図
４に誘電体薄膜中のＢａ量ｘ＝０．８としたときの比誘
電率、及び容量変化率を示す。この図に示すように、例
えば０Ｖでの比誘電率＝６２８、５Ｖ印加時での容量変
化率＝−４７％といった特性が得られている。
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＰｔ膜からなる上部電極４を
形成した。上記方法で作製した誘電体薄膜素子は容量可
変素子として使用可能であった。即ち、この上部電極４
と下部電極２の間にＤＣ電圧を印加して、２５℃、１０
０ｋＨｚでの比誘電率、及び容量変化率を測定した。図
４に誘電体薄膜中のＢａ量ｘ＝０．８としたときの比誘
電率、及び容量変化率を示す。この図に示すように、例
えば０Ｖでの比誘電率＝６２８、５Ｖ印加時での容量変
化率＝−４７％といった特性が得られている。
【００３４】（実施例４）実施例３では、誘電体薄膜を
構成する誘電体と同一の誘電体の材料をバインダとして
用いた。これに対して、実施例４ではＢＳＴを含む誘電
体薄膜を使用し、ＢＳＴからなる誘電体の材料をバイン
ダとして用いている。
構成する誘電体と同一の誘電体の材料をバインダとして
用いた。これに対して、実施例４ではＢＳＴを含む誘電
体薄膜を使用し、ＢＳＴからなる誘電体の材料をバイン
ダとして用いている。
【００３５】以下、実施例４の誘電体薄膜素子の製造方
法について説明する。実施例１〜３と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.82，Ｓｒ0.18）（Ｈｆ0.1，Ｔｉ0.9）Ｏ3（ＢＳＨ
Ｔ）を形成するための材料としての金属アルコキシドか
らなるゾル状態の誘電体薄膜形成用ペーストをスピンコ
ートし（プロセス１）、これを１２０℃×１０分の熱処
理による乾燥を行い乾燥ゲル膜を作製した（プロセス
２）。次いで、乾燥ゲル膜中の有機物の熱分解を行うた
め、４５０℃×１０分の大気中・大気圧での熱処理を行
った（プロスセ３，仮焼成）。プロセス１からプロセス
３までを４回繰り返した後、結晶化のために８００℃×
４５分の大気中・大気圧での熱処理を行った。これによ
り、膜厚２４０ｎｍのＢＳＨＴ誘電体薄膜３を得た。こ
の薄膜３をスクリーン印刷法により形成する場合には、
前記金属アルコキシドからなるゾル状態の材料に有機バ
インダを粘度調整のために加えてペーストとして使用す
ればよい。
法について説明する。実施例１〜３と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.82，Ｓｒ0.18）（Ｈｆ0.1，Ｔｉ0.9）Ｏ3（ＢＳＨ
Ｔ）を形成するための材料としての金属アルコキシドか
らなるゾル状態の誘電体薄膜形成用ペーストをスピンコ
ートし（プロセス１）、これを１２０℃×１０分の熱処
理による乾燥を行い乾燥ゲル膜を作製した（プロセス
２）。次いで、乾燥ゲル膜中の有機物の熱分解を行うた
め、４５０℃×１０分の大気中・大気圧での熱処理を行
った（プロスセ３，仮焼成）。プロセス１からプロセス
３までを４回繰り返した後、結晶化のために８００℃×
４５分の大気中・大気圧での熱処理を行った。これによ
り、膜厚２４０ｎｍのＢＳＨＴ誘電体薄膜３を得た。こ
の薄膜３をスクリーン印刷法により形成する場合には、
前記金属アルコキシドからなるゾル状態の材料に有機バ
インダを粘度調整のために加えてペーストとして使用す
ればよい。
【００３６】次に、スクリーン印刷法によって上部電極
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。上
記上部電極形成用Ｐｔペーストを、誘電体薄膜３上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、８００℃×１０分間焼成し、膜厚
０．５μｍのＰｔ膜からなる上部電極４を形成した。
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。上
記上部電極形成用Ｐｔペーストを、誘電体薄膜３上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、８００℃×１０分間焼成し、膜厚
０．５μｍのＰｔ膜からなる上部電極４を形成した。
【００３７】上記方法で作製した誘電体薄膜素子は容量
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図５に誘電体薄膜素子の比誘電率、及び容量変化率を示
す。この図に示すように、例えば０Ｖでの比誘電率＝４
２４、５Ｖ印加時での容量変化率＝−３９％といった特
性が得られている。
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図５に誘電体薄膜素子の比誘電率、及び容量変化率を示
す。この図に示すように、例えば０Ｖでの比誘電率＝４
２４、５Ｖ印加時での容量変化率＝−３９％といった特
性が得られている。
【００３８】（実施例５）実施例１〜４では、結晶性の
誘電体薄膜を形成した後、導電性酸化物或いは誘電体の
材料をバインダとした上部電極を形成することにより図
１の構造を得ていた。これに対して、実施例５では誘電
体薄膜形成時のプロセス３（仮焼成）までを終えた後、
結晶化のための熱処理を行わずに上部電極形成工程を行
う方法で作製した。
誘電体薄膜を形成した後、導電性酸化物或いは誘電体の
材料をバインダとした上部電極を形成することにより図
１の構造を得ていた。これに対して、実施例５では誘電
体薄膜形成時のプロセス３（仮焼成）までを終えた後、
結晶化のための熱処理を行わずに上部電極形成工程を行
う方法で作製した。
【００３９】以下、実施例５の誘電体薄膜素子の製造方
法について説明する。実施例１〜４と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料としての
金属アルコキシドからなるゾル状態の誘電体薄膜形成用
ペーストをスピンコートし（プロセス１）、これを１２
０℃×１０分の熱処理による乾燥を行い乾燥ゲル膜を作
製した（プロセス２）。次いで、このようにして形成し
た乾燥ゲル膜中の有機物の熱分解を行うため、４５０℃
×１０分の大気中・大気圧での熱処理を行った（プロス
セ３，仮焼成）。プロセス１からプロセス３までを４回
繰り返してアモルファスの膜を得た。
法について説明する。実施例１〜４と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するための材料としての
金属アルコキシドからなるゾル状態の誘電体薄膜形成用
ペーストをスピンコートし（プロセス１）、これを１２
０℃×１０分の熱処理による乾燥を行い乾燥ゲル膜を作
製した（プロセス２）。次いで、このようにして形成し
た乾燥ゲル膜中の有機物の熱分解を行うため、４５０℃
×１０分の大気中・大気圧での熱処理を行った（プロス
セ３，仮焼成）。プロセス１からプロセス３までを４回
繰り返してアモルファスの膜を得た。
【００４０】次に、結晶化のための熱処理を行うことな
く、スクリーン印刷法によって上部電極を形成するため
のペーストとして、まずガラスフリーのＰｔペーストを
準備した。これにバインダとしての（Ｂａ0.8，Ｓ
ｒ0.2）ＴｉＯ3を形成するための材料であるゾル状態の
金属アルコキシドを１重量部の割合で混合することによ
り、上部電極形成用Ｐｔペーストを得た。
く、スクリーン印刷法によって上部電極を形成するため
のペーストとして、まずガラスフリーのＰｔペーストを
準備した。これにバインダとしての（Ｂａ0.8，Ｓ
ｒ0.2）ＴｉＯ3を形成するための材料であるゾル状態の
金属アルコキシドを１重量部の割合で混合することによ
り、上部電極形成用Ｐｔペーストを得た。
【００４１】上記上部電極形成用Ｐｔペーストを、誘電
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、誘電体薄膜の結晶化
を兼ねた８００℃×４５分間大気中・大気圧で焼成し、
膜厚０．５μｍのＰｔ膜からなる上部電極４を形成し
た。上記方法で作製した誘電体薄膜素子は容量可変素子
として使用可能であった。即ち、この上部電極４と下部
電極２の間にＤＣ電圧を印加して、２５℃、１００ｋＨ
ｚでの比誘電率、及び容量変化率を測定した。図６に誘
電体薄膜素子の比誘電率、及び容量変化率を示す。この
図に示すように、例えば０Ｖでの比誘電率＝５９７、５
Ｖ印加時での容量変化率＝−４５％といった特性が得ら
れている。
体薄膜３上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、誘電体薄膜の結晶化
を兼ねた８００℃×４５分間大気中・大気圧で焼成し、
膜厚０．５μｍのＰｔ膜からなる上部電極４を形成し
た。上記方法で作製した誘電体薄膜素子は容量可変素子
として使用可能であった。即ち、この上部電極４と下部
電極２の間にＤＣ電圧を印加して、２５℃、１００ｋＨ
ｚでの比誘電率、及び容量変化率を測定した。図６に誘
電体薄膜素子の比誘電率、及び容量変化率を示す。この
図に示すように、例えば０Ｖでの比誘電率＝５９７、５
Ｖ印加時での容量変化率＝−４５％といった特性が得ら
れている。
【００４２】（実施例６）実施例５では、誘電体薄膜形
成時のプロセス３（仮焼成）までを終えた後、結晶化の
ための熱処理を行わずに上部電極形成工程を行う方法で
図１の構造を得ていた。これに対して、実施例６では、
誘電体薄膜形成時のプロセス１〜３までを３回繰り返し
た後、結晶化のための熱処理を行い、再度この上にプロ
セス１〜３までを行ってアモルファス膜を形成した後、
上部電極形成工程を行う方法で作製した。
成時のプロセス３（仮焼成）までを終えた後、結晶化の
ための熱処理を行わずに上部電極形成工程を行う方法で
図１の構造を得ていた。これに対して、実施例６では、
誘電体薄膜形成時のプロセス１〜３までを３回繰り返し
た後、結晶化のための熱処理を行い、再度この上にプロ
セス１〜３までを行ってアモルファス膜を形成した後、
上部電極形成工程を行う方法で作製した。
【００４３】以下、実施例６の誘電体薄膜素子の製造方
法について説明する。実施例１〜５と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するため材料としての金
属アルコキシドからなるゾル状態の誘電体薄膜形成用ペ
ーストをスピンコートし（プロセス１）、これを１２０
℃×１０分の熱処理による乾燥を行い乾燥ゲル膜を作製
した（プロセス２）。次いで、このようにして形成した
乾燥ゲル膜中の有機物の熱分解を行うため、４５０℃×
１０分の大気中・大気圧での熱処理を行った（プロセス
３，仮焼成）。プロセス１〜３までを３回繰り返した
後、結晶化のために８００℃×４５分の大気中・大気圧
での熱処理を行った。再度この上にプロセス１〜３まで
を行ってアモルファスの膜を形成し、膜厚２７０ｎｍの
ＢＳＴ誘電体薄膜３を得た。
法について説明する。実施例１〜５と同様の方法で下部
電極２まで形成した。次に、下部電極２上に、（Ｂａ
0.8，Ｓｒ0.2）ＴｉＯ3を形成するため材料としての金
属アルコキシドからなるゾル状態の誘電体薄膜形成用ペ
ーストをスピンコートし（プロセス１）、これを１２０
℃×１０分の熱処理による乾燥を行い乾燥ゲル膜を作製
した（プロセス２）。次いで、このようにして形成した
乾燥ゲル膜中の有機物の熱分解を行うため、４５０℃×
１０分の大気中・大気圧での熱処理を行った（プロセス
３，仮焼成）。プロセス１〜３までを３回繰り返した
後、結晶化のために８００℃×４５分の大気中・大気圧
での熱処理を行った。再度この上にプロセス１〜３まで
を行ってアモルファスの膜を形成し、膜厚２７０ｎｍの
ＢＳＴ誘電体薄膜３を得た。
【００４４】次に、スクリーン印刷法によって上部電極
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。上
記上部電極形成用Ｐｔペーストを、誘電体薄膜３上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、誘電体薄膜の結晶化を兼ねた８００
℃×４５分間大気中・大気圧で焼成し、膜厚０．５μｍ
のＰｔ膜からなる上部電極４を形成した。
を形成するためのペーストとして、まずガラスフリーの
Ｐｔペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ｐｔペーストを得た。上
記上部電極形成用Ｐｔペーストを、誘電体薄膜３上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、誘電体薄膜の結晶化を兼ねた８００
℃×４５分間大気中・大気圧で焼成し、膜厚０．５μｍ
のＰｔ膜からなる上部電極４を形成した。
【００４５】上記方法で作製した誘電体薄膜素子は容量
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図７に誘電体薄膜素子の比誘電率、及び容量変化率を示
す。この図に示すように、例えば０Ｖでの比誘電率＝６
５７、５Ｖ印加時での容量変化率＝−４８％といった特
性が得られている。
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図７に誘電体薄膜素子の比誘電率、及び容量変化率を示
す。この図に示すように、例えば０Ｖでの比誘電率＝６
５７、５Ｖ印加時での容量変化率＝−４８％といった特
性が得られている。
【００４６】（実施例７）実施例１〜６では、上部及び
下部電極の材料としてＰｔを使用していたが、実施例７
ではＡｕを使用して作製した。図８に、本実施例７にか
かる高周波用容量可変素子の概略断面図を示す。この高
周波用容量可変素子は、セラミックス基板５上に、下部
電極６、誘電体薄膜７、上部電極８、エアブリッジ９、
Ａｕ／Ｔｉの２層からなる上部積層電極１０が、それぞ
れ順次形成された構成を有している。
下部電極の材料としてＰｔを使用していたが、実施例７
ではＡｕを使用して作製した。図８に、本実施例７にか
かる高周波用容量可変素子の概略断面図を示す。この高
周波用容量可変素子は、セラミックス基板５上に、下部
電極６、誘電体薄膜７、上部電極８、エアブリッジ９、
Ａｕ／Ｔｉの２層からなる上部積層電極１０が、それぞ
れ順次形成された構成を有している。
【００４７】以下、実施例７の誘電体薄膜素子の製造方
法について図８を用いて説明する。まず、セラミックス
基板５上にスクリーン印刷法を用いて市販のＡｕペース
トを塗布し、６０℃×３０分間乾燥処理した。この後、
８００℃×１０分間焼成し、膜厚０．５μｍのＡｕ膜か
らなる下部電極６を形成した。
法について図８を用いて説明する。まず、セラミックス
基板５上にスクリーン印刷法を用いて市販のＡｕペース
トを塗布し、６０℃×３０分間乾燥処理した。この後、
８００℃×１０分間焼成し、膜厚０．５μｍのＡｕ膜か
らなる下部電極６を形成した。
【００４８】次に、下部電極６上に、（Ｂａx，Ｓ
ｒ1-x）ＴｉＯ3（０．５≦ｘ＜１，ＢＳＴ）を形成する
ための材料としての金属アルコキシドからなるゾル状態
の誘電体薄膜形成用ペーストをスピンコートし（プロセ
ス１）、これを１２０℃×１０分の熱処理による乾燥を
行い乾燥ゲル膜を作製した（プロセス２）。次いで、乾
燥ゲル膜中の有機物の熱分解を行うため、４５０℃×１
０分の大気中・大気圧での熱処理を行った（プロスセ
３，仮焼成）。プロセス１〜３までを４回繰り返した
後、結晶化のために８００℃×４５分の大気中・大気圧
での熱処理を行った。これにより、膜厚２７０ｎｍのＢ
ＳＴ誘電体薄膜７を得た。この薄膜７はエッチングによ
り所定の形状になるように加工した。この薄膜７をスク
リーン印刷法により形成する場合には、前記金属アルコ
キシドからなるゾル状態の材料に有機バインダを粘度調
整のために加えてペーストとして使用すればよい。
ｒ1-x）ＴｉＯ3（０．５≦ｘ＜１，ＢＳＴ）を形成する
ための材料としての金属アルコキシドからなるゾル状態
の誘電体薄膜形成用ペーストをスピンコートし（プロセ
ス１）、これを１２０℃×１０分の熱処理による乾燥を
行い乾燥ゲル膜を作製した（プロセス２）。次いで、乾
燥ゲル膜中の有機物の熱分解を行うため、４５０℃×１
０分の大気中・大気圧での熱処理を行った（プロスセ
３，仮焼成）。プロセス１〜３までを４回繰り返した
後、結晶化のために８００℃×４５分の大気中・大気圧
での熱処理を行った。これにより、膜厚２７０ｎｍのＢ
ＳＴ誘電体薄膜７を得た。この薄膜７はエッチングによ
り所定の形状になるように加工した。この薄膜７をスク
リーン印刷法により形成する場合には、前記金属アルコ
キシドからなるゾル状態の材料に有機バインダを粘度調
整のために加えてペーストとして使用すればよい。
【００４９】次に、スクリーン印刷法によって上部電極
を形成するためのペーストとして、まずガラスフリーの
Ａｕペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ａｕペーストを得た。上
記上部電極形成用Ａｕペーストを、誘電体薄膜７上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、８００℃×１０分間焼成し、膜厚
０．５μｍのＡｕ膜からなる上部電極８を形成した。次
いで、上部電極８をエッチングにより所定の形状になる
ように加工した。
を形成するためのペーストとして、まずガラスフリーの
Ａｕペーストを準備した。これにバインダとしての（Ｂ
ａ0. 8，Ｓｒ0.2）ＴｉＯ3を形成するための材料である
ゾル状態の金属アルコキシドを１重量部の割合で混合す
ることにより、上部電極形成用Ａｕペーストを得た。上
記上部電極形成用Ａｕペーストを、誘電体薄膜７上にス
クリーン印刷法によって塗布し、６０℃×３０分間乾燥
処理した。この後、８００℃×１０分間焼成し、膜厚
０．５μｍのＡｕ膜からなる上部電極８を形成した。次
いで、上部電極８をエッチングにより所定の形状になる
ように加工した。
【００５０】更に、下部電極６、誘電体薄膜７及び上部
電極８の側壁かつセラミックス基板１上に、エアブリッ
ジ形成用レジストパターンを形成した。この後、上部積
層電極（第３電極）１０のリフトオフ用レジストパター
ンを上部電極８上に形成した。最後に、上記基板上にＴ
ｉ及びＡｕの蒸着源を用いたＥＢ（Electron Beam）蒸
着法により、Ｔｉ：５０ｎｍ、Ａｕ：１μｍの順に成膜
した後、リフトオフにより加工して上部積層電極（第３
電極）１０を形成した。
電極８の側壁かつセラミックス基板１上に、エアブリッ
ジ形成用レジストパターンを形成した。この後、上部積
層電極（第３電極）１０のリフトオフ用レジストパター
ンを上部電極８上に形成した。最後に、上記基板上にＴ
ｉ及びＡｕの蒸着源を用いたＥＢ（Electron Beam）蒸
着法により、Ｔｉ：５０ｎｍ、Ａｕ：１μｍの順に成膜
した後、リフトオフにより加工して上部積層電極（第３
電極）１０を形成した。
【００５１】上記方法で作製した誘電体薄膜素子は高周
波用容量可変素子として使用可能であった。即ち、この
上部積層電極１０と下部電極６の間にＤＣ電圧を印加し
て、測定温度：２５℃、測定周波数：０．１〜５ＧＨｚ
での比誘電率、及び５ＧＨｚでの容量変化率を測定し
た。図９及び図１０に誘電体薄膜中のＢａ量ｘ＝０．７
としたときの比誘電率、及び容量変化率を示す。この図
に示すように、例えば０Ｖ，５ＧＨｚでの比誘電率＝４
６８、５Ｖ印加時、５ＧＨｚでの容量変化率＝−３５％
といった特性が得られている。
波用容量可変素子として使用可能であった。即ち、この
上部積層電極１０と下部電極６の間にＤＣ電圧を印加し
て、測定温度：２５℃、測定周波数：０．１〜５ＧＨｚ
での比誘電率、及び５ＧＨｚでの容量変化率を測定し
た。図９及び図１０に誘電体薄膜中のＢａ量ｘ＝０．７
としたときの比誘電率、及び容量変化率を示す。この図
に示すように、例えば０Ｖ，５ＧＨｚでの比誘電率＝４
６８、５Ｖ印加時、５ＧＨｚでの容量変化率＝−３５％
といった特性が得られている。
【００５２】（比較例１）実施例１〜６では、導電性酸
化物或いは誘電体の材料をバインダとして上部電極を形
成した。この比較例１では通常のガラス系バインダを用
いて上部電極を形成した。
化物或いは誘電体の材料をバインダとして上部電極を形
成した。この比較例１では通常のガラス系バインダを用
いて上部電極を形成した。
【００５３】以下、比較例１の誘電体薄膜素子の製造方
法について説明する。まず、実施例１〜４と同様の方法
で誘電体薄膜３まで形成した。次に、スクリーン印刷法
によって上部電極を形成するためのペーストとして、通
常のガラス系バインダのＰｔペーストを使用した。Ｐｔ
ペーストを誘電体薄膜３上にスクリーン印刷法によって
塗布し、６０℃×３０分間乾燥処理した。この後、８０
０℃×１０分間焼成し、膜厚０．５μｍのＰｔ膜からな
る上部電極４を形成した。なお、上記Ｐｔペーストは、
７０〜８０重量部のＰｔ、２０〜３０重量部の有機バイ
ンダ、２〜３重量部のガラス系バインダを含んでいた。
法について説明する。まず、実施例１〜４と同様の方法
で誘電体薄膜３まで形成した。次に、スクリーン印刷法
によって上部電極を形成するためのペーストとして、通
常のガラス系バインダのＰｔペーストを使用した。Ｐｔ
ペーストを誘電体薄膜３上にスクリーン印刷法によって
塗布し、６０℃×３０分間乾燥処理した。この後、８０
０℃×１０分間焼成し、膜厚０．５μｍのＰｔ膜からな
る上部電極４を形成した。なお、上記Ｐｔペーストは、
７０〜８０重量部のＰｔ、２０〜３０重量部の有機バイ
ンダ、２〜３重量部のガラス系バインダを含んでいた。
【００５４】上記方法で作製した誘電体薄膜素子は容量
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図１１に誘電体薄膜中のＢａ量ｘ＝０．７としたときの
比誘電率、及び容量変化率を示す。この図に示すよう
に、例えば０Ｖでの比誘電率＝２１５、５Ｖ印加時での
容量変化率＝−２２％といった特性しか得られていな
い。
可変素子として使用可能であった。即ち、この上部電極
４と下部電極２の間にＤＣ電圧を印加して、２５℃、１
００ｋＨｚでの比誘電率、及び容量変化率を測定した。
図１１に誘電体薄膜中のＢａ量ｘ＝０．７としたときの
比誘電率、及び容量変化率を示す。この図に示すよう
に、例えば０Ｖでの比誘電率＝２１５、５Ｖ印加時での
容量変化率＝−２２％といった特性しか得られていな
い。
【００５５】（比較例２）実施例７では、誘電体の材料
をバインダとした上部電極を形成した。この比較例２で
は通常のガラス系バインダを用いて上部電極を形成し
た。以下、本比較例２の誘電体薄膜素子の製造方法につ
いて説明する。まず、実施例７と同様の方法で誘電体薄
膜７まで形成した。
をバインダとした上部電極を形成した。この比較例２で
は通常のガラス系バインダを用いて上部電極を形成し
た。以下、本比較例２の誘電体薄膜素子の製造方法につ
いて説明する。まず、実施例７と同様の方法で誘電体薄
膜７まで形成した。
【００５６】次に、スクリーン印刷法によって上部電極
８を形成するためのペーストとして、通常のガラス系バ
インダのＡｕペーストを使用した。Ａｕペーストを誘電
体薄膜７上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＡｕ膜からなる上部電極８を
形成した。
８を形成するためのペーストとして、通常のガラス系バ
インダのＡｕペーストを使用した。Ａｕペーストを誘電
体薄膜７上にスクリーン印刷法によって塗布し、６０℃
×３０分間乾燥処理した。この後、８００℃×１０分間
焼成し、膜厚０．５μｍのＡｕ膜からなる上部電極８を
形成した。
【００５７】この工程以降は、実施例７と同様の方法を
用いた。上記方法で作製した誘電体薄膜素子は高周波用
容量可変素子として使用可能であった。即ち、この上部
積層電極１０と下部電極６の間にＤＣ電圧を印加して、
測定温度：２５℃、測定周波数：０．１〜５ＧＨｚでの
比誘電率、及び５ＧＨｚでの容量変化率を測定した。図
１２及び図１３に誘電体薄膜中のＢａ量ｘ＝０．７とし
たときの比誘電率、及び容量変化率を示す。この図に示
すように、例えば０Ｖ，５ＧＨｚでの比誘電率＝１５
６、５Ｖ印加時、５ＧＨｚでの容量変化率＝−２２％と
いった特性しか得られていない。
用いた。上記方法で作製した誘電体薄膜素子は高周波用
容量可変素子として使用可能であった。即ち、この上部
積層電極１０と下部電極６の間にＤＣ電圧を印加して、
測定温度：２５℃、測定周波数：０．１〜５ＧＨｚでの
比誘電率、及び５ＧＨｚでの容量変化率を測定した。図
１２及び図１３に誘電体薄膜中のＢａ量ｘ＝０．７とし
たときの比誘電率、及び容量変化率を示す。この図に示
すように、例えば０Ｖ，５ＧＨｚでの比誘電率＝１５
６、５Ｖ印加時、５ＧＨｚでの容量変化率＝−２２％と
いった特性しか得られていない。
【００５８】
【発明の効果】本発明の誘電体薄膜素子は、導電性酸化
物或いは誘電体の材料をバインダとした上部電極を有す
るので、ＳｉＯ2やＳｉＮの数十倍から百倍もの比誘電
率を有する誘電体薄膜素子が得られる。また、容量変化
特性に優れた容量可変素子が得られる。
物或いは誘電体の材料をバインダとした上部電極を有す
るので、ＳｉＯ2やＳｉＮの数十倍から百倍もの比誘電
率を有する誘電体薄膜素子が得られる。また、容量変化
特性に優れた容量可変素子が得られる。
【００５９】更に、ＳｉやＧａＡｓ等の単結晶材料を用
いなくても良く、セラミックス基板上に簡易な印刷法と
簡単な真空プロセスで容易に形成できるため、生産設備
も含めて低コストでの素子作製が可能となる。更にま
た、薄膜素子であることから、小型・軽量・大容量のデ
バイスが実現できる。
いなくても良く、セラミックス基板上に簡易な印刷法と
簡単な真空プロセスで容易に形成できるため、生産設備
も含めて低コストでの素子作製が可能となる。更にま
た、薄膜素子であることから、小型・軽量・大容量のデ
バイスが実現できる。
【図１】本発明の誘電体薄膜素子の概略断面図である。
【図２】本発明の実施例１における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図３】本発明の実施例２における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図４】本発明の実施例３における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図５】本発明の実施例４における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図６】本発明の実施例５における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図７】本発明の実施例６における誘電体薄膜素子の誘
電率及び容量変化特性を示す図である。
電率及び容量変化特性を示す図である。
【図８】本発明にかかる高周波用容量可変素子を示す概
略断面図である。
略断面図である。
【図９】本発明の実施例７における高周波用容量可変素
子の０．１〜５ＧＨｚでの誘電率を示す図である。
子の０．１〜５ＧＨｚでの誘電率を示す図である。
【図１０】本発明の実施例７における高周波用容量可変
素子の５ＧＨｚでの誘電率及び容量変化特性を示す図で
ある。
素子の５ＧＨｚでの誘電率及び容量変化特性を示す図で
ある。
【図１１】比較例１における誘電体薄膜素子の誘電率及
び容量変化特性を示す図である。
び容量変化特性を示す図である。
【図１２】比較例２における高周波容量可変素子の０．
１〜５ＧＨｚでの誘電率を示す図である。
１〜５ＧＨｚでの誘電率を示す図である。
【図１３】比較例２における高周波容量可変素子の５Ｇ
Ｈｚでの誘電率及び容量変化特性を示す図である。
Ｈｚでの誘電率及び容量変化特性を示す図である。
１、５ セラミックス基板 ２、６ 下部電極 ３、７ 誘電体薄膜 ４、８ 上部電極 ９ エアブリッジ １０ 上部積層電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5E082 AB03 BC39 EE04 EE23 EE27 FG03 FG26 FG54 KK01 MM24
Claims (9)
- 【請求項１】 基板上に少なくとも下部電極、誘電体薄
膜と上部電極とが順次形成され、該上部電極が金属ペー
ストを用いる塗布焼成法で形成され、金属ペーストが焼
成後に誘電体薄膜と上部電極との間に低誘電率層を形成
しない導電性酸化物、誘電体又はこれらの混合物の材料
を含むことを特徴とする誘電体薄膜素子。 - 【請求項２】 導電性酸化物が、インジウムスズ酸化物
である請求項１の素子。 - 【請求項３】 金属ペーストに含まれる誘電体が、誘電
体薄膜より高い誘電率を有する請求項１の素子。 - 【請求項４】 上部電極が、誘電体薄膜と同じ誘電体を
含む請求項１の素子。 - 【請求項５】 上部電極及び誘電体薄膜に含まれる誘電
体が、バリウム、ストロンチウム及びチタンを含む請求
項４の素子。 - 【請求項６】 上部電極が金を含むと共にその上に第３
電極が形成され、誘電体薄膜素子が高周波用容量可変素
子として使用される請求項１の素子。 - 【請求項７】 基板上に下部電極及び誘電体薄膜をこの
順で形成し、誘電体薄膜上に焼成後に誘電体薄膜と上部
電極との間に低誘電率層を形成しない導電性酸化物、誘
電体又はこれらの混合物の材料からなるバインダを含む
金属ペーストを塗布し、塗膜を焼成して上部電極を形成
することを特徴とする誘電体薄膜素子の製造方法。 - 【請求項８】 誘電体薄膜と上部電極が、下部電極上に
誘電体薄膜形成用のペーストを塗布及び仮焼成して仮焼
成層を形成し、仮焼成層上に上部電極形成用の金属ペー
ストを塗布した後、仮焼成層と塗膜を一括して焼成する
ことにより形成される請求項７の製造方法。 - 【請求項９】 誘電体薄膜と上部電極が、下部電極上に
誘電体薄膜形成用のペーストを塗布及び焼成して焼成層
を形成し、焼成層上に誘電体薄膜形成用のペーストを塗
布及び仮焼成して仮焼成層を形成し、仮焼成層上に上部
電極形成用の金属ペーストを塗布した後、仮焼成層と塗
膜を一括して焼成することにより形成される請求項７の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277744A JP2000114101A (ja) | 1998-09-30 | 1998-09-30 | 誘電体薄膜素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10277744A JP2000114101A (ja) | 1998-09-30 | 1998-09-30 | 誘電体薄膜素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114101A true JP2000114101A (ja) | 2000-04-21 |
Family
ID=17587733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10277744A Pending JP2000114101A (ja) | 1998-09-30 | 1998-09-30 | 誘電体薄膜素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114101A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207622A (ja) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | 可変容量コンデンサ及びそれを用いた高周波部品 |
| JP2006032326A (ja) * | 2004-06-17 | 2006-02-02 | Mitsubishi Materials Corp | 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法 |
-
1998
- 1998-09-30 JP JP10277744A patent/JP2000114101A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207622A (ja) * | 2002-12-26 | 2004-07-22 | Kyocera Corp | 可変容量コンデンサ及びそれを用いた高周波部品 |
| JP2006032326A (ja) * | 2004-06-17 | 2006-02-02 | Mitsubishi Materials Corp | 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法 |
| JP4670497B2 (ja) * | 2004-06-17 | 2011-04-13 | 三菱マテリアル株式会社 | 薄膜電極用ペースト並びに薄膜電極及び薄膜素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6125027A (en) | Component comprising a capacitor | |
| JP2006523153A (ja) | 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造 | |
| JP2000031387A (ja) | 誘電体薄膜コンデンサの製造方法 | |
| JP3599558B2 (ja) | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 | |
| JP5861278B2 (ja) | 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ | |
| JP5617441B2 (ja) | 誘電体薄膜の形成方法及び該誘電体薄膜を有する薄膜キャパシタ | |
| JP4036707B2 (ja) | 誘電体素子および誘電体素子の製造方法 | |
| JP2000114101A (ja) | 誘電体薄膜素子及びその製造方法 | |
| JPH0878636A (ja) | キャパシタを有する半導体装置の製造方法 | |
| JP3599528B2 (ja) | 容量可変素子及びその製造方法 | |
| JP3545923B2 (ja) | 容量可変素子 | |
| JP2008294319A (ja) | 薄膜キャパシタの製造方法 | |
| JP2942128B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JP5531853B2 (ja) | 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ | |
| JP3544839B2 (ja) | 容量可変素子 | |
| JPS6323647B2 (ja) | ||
| JP4911659B2 (ja) | 誘電体薄膜キャパシタの製造方法 | |
| JP3654352B2 (ja) | キャパシタを有する半導体装置の製造方法 | |
| JPH0831399B2 (ja) | 薄膜コンデンサの製造方法 | |
| JPH09293629A (ja) | 薄膜コンデンサ | |
| JPH01315124A (ja) | 薄膜コンデンサ | |
| JP2000077267A (ja) | ニオブ酸系誘電体材料、容量可変素子及びその製造方法 | |
| JP2693562B2 (ja) | コンデンサの製造方法 | |
| JPH10178153A (ja) | 薄膜コンデンサ | |
| JPH04111406A (ja) | 薄膜コンデンサ及びその製造方法 |