JP3599558B2 - 高周波用容量可変素子の製造方法及び高周波用容量可変素子 - Google Patents
高周波用容量可変素子の製造方法及び高周波用容量可変素子 Download PDFInfo
- Publication number
- JP3599558B2 JP3599558B2 JP5828298A JP5828298A JP3599558B2 JP 3599558 B2 JP3599558 B2 JP 3599558B2 JP 5828298 A JP5828298 A JP 5828298A JP 5828298 A JP5828298 A JP 5828298A JP 3599558 B2 JP3599558 B2 JP 3599558B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- lower electrode
- electrode
- dielectric
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波用容量可変素子の製造方法又は高周波用容量可変素子に関し、より詳細には高周波デバイス用キャパシタ等に応用することができ、電圧印加によりその容量を大きく変化させることが可能な高周波用容量可変素子の製造方法又は高周波用容量可変素子に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来、容量可変素子として、（ａ）バリキャップダイオードやバラクタなどのＳｉやＧａＡｓ半導体のｐｎ接合を用いるもの、（ｂ）バルクの強誘電体に電圧を印加し、誘電率が減少することを利用した可変コンデンサなどがある。
しかし、一般に、ＳｉやＧａＡｓの単結晶は、セラミック基板の上にモノリシックな薄膜状に成長させることができないため、上記素子（ａ）は、ＳｉやＧａＡｓの単結晶ウエハから作製することが必要である。よって、セラミック基板上に集積化デバイスとして形成できないという課題がある。
【０００３】
また、上記（ｂ）の可変コンデンサとしては、例えば、特開昭６２−２５９４１７号公報において提案されているものがある。
この可変コンデンサは、図１０に示すように、バルクの強誘電体１４（厚さ４５μｍ程度）が上下の電極間に挟持された構造であり、下部電極として下部容量電極１３及び下部バイアス電極１３’を備え、上部電極として上部容量電極１６及び上部バイアス電極１６’を備えている。この下部バイアス電極１３’と下部容量電極１３との間、上部バイアス電極１６’と上部容量電極１６との間には、直流バイアスを印加し、これにより強誘電体１４の誘電率を変化させ、下部バイアス電極１３’と下部容量電極１３との間、上部バイアス電極１６’と上部容量電極１６との間の容量を可変とするものである。
【０００４】
なお、上記可変コンデンサでは、強誘電体セラミック粉末をポリビニルアルコールなどの合成樹脂をバインダーとして、厚さ４５μｍ程度のシート状にしたものを強誘電体１４として用いている。
このように、（ｂ）の可変コンデンサでは、バルクの強誘電体セラミック材を用いているため、薄膜デバイスとして小型化することが困難であり、強誘電体自体の膜厚が厚いため、印加する電圧も大きく、低電圧化も困難である。また、強誘電体を用いているため、１ＧＨｚ以上の周波数ではキャパシタとして動作しない等の欠点がある。
【０００５】
一方、常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜の電圧印加による誘電率変化が報告されているが（Ａ． Ｗａｌｋｅｎｈｏｒｓｔ ｅｔ． ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ６０ （１９９２） １７４４）、この場合の誘電率変化はバルクと比べて小さいという問題がある。また、バルクのチタン酸ストロンチウムの場合には、大きな誘電率変化を得ることができるが、このように大きな誘電率変化を得るためには３０Ｋという低温にする必要があり、容量可変素子としては応用できないのが現実である。
【０００６】
また、このような誘電体薄膜を電極上に形成するための方法としては、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法及び有機金属化合物を出発原料とし、これらを熱分解して誘電体を得るゾルゲル法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の化学的方法が用いられている。
このような薄膜形成法の中で、ゾルゲル法等の塗布熱分解法は、原子レベルの均質な混合が可能であること、組成制御が容易で再現性に優れること、常温常圧で大面積の成膜が可能であること、工業的に低コストであること等の利点から広く利用されている。
【０００７】
しかし、ゾルゲル法等の塗布熱分解法で誘電体薄膜を形成する際には５００℃以上、場合によっては８００℃以上の熱処理温度を必要とすることがある。よって、このような温度に耐えられる電極材料、電極構造が必要になっている。
特に、数百ＭＨｚ〜１ＧＨｚ以上の高周波帯域で使用するデバイス用の電極としては、Ａｕ、Ａｇ、Ｃｕ等の低抵抗金属が望ましいが、Ａｇ、Ｃｕ等の酸化されやすい金属では上記の熱処理により酸化されるため電極として不適当である。
【０００８】
また、非酸化性金属であるＡｕでは基板との密着性を確保するためＡｕ／Ｔｉ等の積層構造が採用されることがあるが、この構造も上記の熱処理により反応を起こし電極の凹凸増大を招いてしまうため、高温プロセスには適さない。
さらに、Ａｕペーストを使用して印刷法等により塗布熱分解して電極を形成する方法があり、この際のＡｕペーストには密着性や耐熱性等を改善するために通常ガラス成分が含まれている。よって、誘電体薄膜を形成する際、あるいは誘電体薄膜上に電極を形成する際に誘電体材料とＡｕペーストに含まれるガラス成分の界面での反応により、誘電体薄膜の特性が劣化したり、膜の剥離を生じてしまうという問題を有している。
【０００９】
本発明は、上記のような課題を解決するためになされたものであって、セラミック基板上にも容易に低コストで形成でき、小型で、低電圧で大きな容量変化が得られ、数百ＭＨｚ〜１ＧＨｚ以上の高周波帯域でもキャパシタ特性が劣化しない低コストの容量可変素子を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明によれば、下部電極として金又は白金からなる膜を塗布熱分解法により形成し、前記下部電極上に誘電体薄膜を塗布熱分解法により形成し、前記誘電体薄膜上に上部電極として金の単層又は金の層／タンタル、チタン、タングステン及びモリブデンからなる群から選択される１種又は２種以上の層／金又は白金の層からなる積層膜をスパッタリング法又は真空蒸着法により形成する工程を含み、
前記下部電極を形成した後であって、誘電体薄膜を形成する前に、下部電極表面をＨＦを含む溶液で処理する高周波用容量可変素子の製造方法。
【００１１】
また、本発明によれば、上記方法により形成されてなる高周波用容量可変素子が提供される。
【００１２】
【発明の実施の形態】
本発明の高周波用容量可変素子の製造方法において、高周波用容量可変素子は、主として下部電極、誘電体薄膜及び上部電極をこの順で形成して構成される。なお、本発明の高周波用容量可変素子は、基板上に形成されることが好ましい。使用することができる基板としては、特に限定されるものではなく、高周波での誘電損が小さいもの、例えば、アルミナ等のセラミック基板、ガラス基板、樹脂基板等の絶縁性基板、シリコン、ゲルマニウム等の半導体基板及びＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体基板等を用いることができる。なかでも、強度、耐熱性、コスト等の点でセラミック基板が好ましい。また、本発明に使用することができる基板は、その表面にＳｉＮｘ、ＳｉＯ２ 等の絶縁膜、所望の回路を構成する素子やこれらを被覆する層間絶縁膜、基板上に形成する電極層との密着性を良好にするための接着層（例えば、タンタル、チタン、窒化チタン等）又はこれらが組み合わされて形成されていてもよい。
【００１３】
本発明の方法においては、まず、下部電極として非酸化性金属からなる膜を塗布熱分解法により形成する。ここで、非酸化性金属としては、一般に電極材料として使用することができる程度の抵抗値を有し、通常の電極形成条件で、電極の特性に悪影響を及ぼす酸化反応が起こらない金属を意味し、例えば、比抵抗が１×１０−５Ωｃｍ程度以下、大気中で５００〜９００℃程度の温度範囲で、１０〜１２０分間程度熱処理した場合に、ほとんど酸化反応が起こらない材料が挙げられる。具体的には、金、白金、パラジウム等が挙げられる。なかでも、高周波領域での使用が可能な容量可変素子を形成する場合に導体損が少ない金が好ましい。
【００１４】
この金属の成膜方法としては、公知の方法、例えば、電子ビーム蒸着法、スパッタ法等の真空プロセス；印刷法、ＭＯＤ法、ゾルゲル法等の塗布熱分解法等種々の方法で所望の膜厚に形成することができるが、低コスト化及び後工程で形成する誘電体薄膜のプロセスにおける耐熱性の観点から、塗布熱分解法、なかでも電極材料のペーストを用いたスクリーン印刷法等の簡易プロセスが特に好ましい。
【００１５】
下部電極の膜厚は、容量可変素子を搭載するデバイスの種類により異なるが、例えば１ＧＨｚ以上の高周波で使用する場合、導体損を低減するための膜厚として０．５μｍ以上、さらに、０．５〜５μｍ程度が好ましい。
また、上述したように、下部電極と下層との接着性等を改善するために、後工程での熱処理に耐え得るものであれば接着層等を下部電極直下に形成してもよい。さらに、下部電極の形状は、得ようとする容量、用途、印加電圧等により適宜調整することができる。
【００１６】
下部電極は、上記金属を成膜した後、例えばフォトリソグラフィ及びエッチング法、リフトオフ法等により所望の形状にパターニングすることができる。
また下部電極を形成した後、後述する誘電体薄膜を形成する前に、下部電極表面をＨＦを含む溶液で処理することが好ましい。ここでの処理は、下部電極表面のガラス成分等のバインダー成分を除去し、後に形成する誘電体膜と電極との電気的なコンタクトを良好にするために行うものであり、電気的なコンタクトを良好にすることができる限り、その方法は特に限定されるものではない。なお、ここでＨＦを含む溶液とは、例えば、ＨＦ１０％水溶液、Ｂｕｆｆｅｒｅｄ ＨＦ（ＢＨＦ）水溶液、ＨＦ水溶液とＨＣｌとの混酸、ＢＨＦ水溶液とＨＣｌとの混酸等が挙げられる。
【００１７】
下部電極表面をＨＦを含む溶液で処理する方法としては、例えば、この溶液を下部電極表面に噴霧又は塗布する方法、下部電極をこの溶液中に浸漬する方法等が挙げられる。下部電極表面にこの溶液と接触させる時間は、用いる溶液、濃度、処理方法等により適宜調整することができるが、例えば、浸漬する方法においては、溶液の温度が１５〜２５℃程度の温度範囲、使用する溶液がダイキン工業製ＢＨＦ１１０と１２Ｎ−ＨＣｌとの混酸で、その濃度はＢＨＦ：ＨＣｌ：Ｈ２ Ｏ＝１：１：６程度の場合には、５秒〜１５秒程度が挙げられる。
【００１８】
次に、上記の下部電極上に誘電体薄膜を塗布熱分解法により形成する。誘電体薄膜としては、特に限定されるものではなく、例えば、チタン酸バリウムストロンチウム［（ＢａｙＳｒ１−ｙ）ＴｉＯ３（０．５≦ｙ＜１）］、チタン酸バリウム［ＢａＴｉＯ３］、チタン酸ビスマス［Ｂｉ４ Ｔｉ３ Ｏ１２］等が挙げられるが、なかでもチタン酸バリウムストロンチウム［（ＢａｙＳｒ１−ｙ）ＴｉＯ３（０．５≦ｙ＜１）］が好ましい。
【００１９】
これら誘電体薄膜は、公知の方法、例えばスパッタ法、印刷法、蒸着法、ゾルゲル法、ＭＯＣＶＤ法、ＭＯＤ法等の種々の方法で所望の膜厚に形成することができるが、なかでも、低コスト化及び組成制御の容易性の観点から、塗布熱分解法、ことにゾルゲル法により形成することが好ましい。誘電体薄膜の膜厚は、容量可変素子の大きさ、印加電圧、用途、形成方法等に応じて適宜調整することができるが、例えば５０ｎｍ〜３μｍ程度が好ましい。なお、この誘電体薄膜は、１層で形成されていてもよいし、２層以上で形成されていてもよい。また、２層以上で形成する場合には、誘電体薄膜の組成割合は、同じでもよいし、段階的又は連続的に変化させてもよい。
【００２０】
誘電体薄膜の形成方法においては、例えば、まず、ゾルゲル法により、誘電体薄膜を構成する元素の前駆体溶液を調製する。前駆体溶液は、例えば、Ｂａ、Ｓｒ、Ｔｉ等のカルボン酸塩又はアルコキシドを、適当な濃度、適当な温度、適当な配合割合で、適当な水性媒体又は有機溶媒に溶解させて調製することができる。この際、使用することができる有機溶媒としては、例えば、メタノール、エタノール、プロパノール等の低級アルコール、キシレン、酢酸エステル等が挙げられる。前駆体溶液の調製は、例えば、強誘電体を構成する金属元素の各溶液を、最終的に得ようとする強誘電体の組成により異なるが、０．１〜５ｍｏｌ／リットル程度、好ましくは０．１〜２ｍｏｌ／リットル程度で別々に調製し、例えば２００℃程度以下、好ましくは１５０℃程度以下で十分加熱するとともに、５時間程度、好ましくは１〜３時間程度攪拌しながら適宜混合し、さらに混合液を１時間〜１昼夜程度攪拌する方法等が挙げられる。なお、前駆体溶液は、任意に濾過、溶媒の蒸留、濃度の調整等を行うことが好ましい。
【００２１】
次に、得られた前駆体溶液は、下部電極上に、例えばスピンコート法、印刷法、ロールコート法等の種々の方法により一層あたり２０〜２００ｎｍ程度の膜厚で塗布することができる。ただし、一層あたりの膜厚が厚いと乾燥工程でクラックを発生しやすいため、一層あたりの塗布する膜厚は１００ｎｍ程度以下がより好ましい。なお、特に印刷法の場合には、前駆体溶液は、アクリル樹脂、フェノール樹脂、アルキッド樹脂、エチルセルロース、ポリビニルアルコール等の有機バインダ樹脂及びアルコール系、エーテル系、エステル系等の有機溶剤を適宜混合することにより、その粘度を調整することができる。
【００２２】
さらに、塗布した前駆体溶液を乾燥する。乾燥の方法は、前駆体溶液として用いた有機溶媒の種類、前駆体溶液の組成等により適宜選択することができるが、例えば、８０℃〜３００℃、好ましくは１００℃〜２００℃程度の温度範囲、大気中で１０秒〜６０分間、好ましくは１５分間程度以下、熱処理することにより行うことができる。熱処理は、公知の方法、例えば赤外線加熱炉、抵抗加熱炉等を使用して、均一の温度で一定時間行ってもよいし、温度を異ならせて行ってもよい。
【００２３】
続いて、任意に熱処理により薄膜中の有機物を分解除去してもよい。この際の熱処理方法は、薄膜中に存在する有機物が充分に分解する温度で、かつ結晶化が始まらない温度範囲で行うことが好ましく、具体的には、４００℃〜５５０℃程度の温度範囲、大気中又は不活性ガス雰囲気中等で１０〜６０分間程度行うことができる。
【００２４】
上記の工程は、得ようとする誘電体薄膜の膜厚に応じて２回以上繰り返して行うことが好ましい。この際の上記の工程は、同じ種類及び組成比の誘電体薄膜を得るために、全く同じ条件で繰り返してもよいし、誘電体薄膜の種類及び組成比に応じてその条件等を適宜調整して繰り返してもよい。
また、任意に誘電体薄膜の結晶化を行ってもよい。誘電体薄膜の結晶化は、酸素雰囲気、アルゴンや窒素等の不活性雰囲気下、常圧又は減圧下、好ましくは常圧下、５５０℃〜８００℃以下の温度範囲で、３０秒間〜６０分間程度行うことができる。この際の熱処理方法は、上述の方法の他、ＲＴＡ法等を用いることができる。
【００２５】
なお、上記における薄膜中の有機物の分解除去のための熱処理と結晶化のための熱処理とを、適当な条件を適宜選択することにより兼ねて行ってもよい。
さらに、誘電体薄膜上に上部電極として低抵抗・非酸化性金属の単層又は低抵抗・非酸化性金属／高融点金属／非酸化性金属からなる積層膜をスパッタリング法又は真空蒸着法により形成する。
【００２６】
上部電極における低抵抗・非酸化性金属は、下部電極におけるものと同様のものを挙げることができる。また、高融点金属としては、通常バリアメタルや接着層として使用することができる金属が挙げられ、具体的には、チタン、タンタル、タングステン、モリブデン等が挙げられる。上部電極は、全体として、通常電極材料として使用することができ、具体的には、金の単層、あるいは金／タンタル／白金、金／チタン／白金、金／タングステン／白金、金／モリブデン／白金等が挙げられる。なかでも、高周波領域での使用が可能な容量可変素子を形成する場合に導体損が少ない金の単層あるいは金／タンタル／白金、金／チタン／白金が好ましい。
【００２７】
この上部電極の成膜方法としては、公知の方法、例えば、蒸着法、スパッタ法等の真空プロセス；印刷法、ＭＯＤ法、ゾルゲル法等の塗布熱分解法等種々の方法で所望の膜厚に形成することができるが、上部電極と誘電体薄膜との界面の状態を良好にするという観点から、スパッタリング法又は蒸着法が好ましい。
上部電極の膜厚は、容量可変素子を搭載するデバイスの種類により異なるが、例えば１ＧＨｚ以上の高周波で使用する場合、導体損を低減するための膜厚として０．５μｍ以上、さらに０．５〜５μｍ程度が好ましい。
【００２８】
また、上述したように、上部電極の接着性等を改善するために、接着層等を上部電極直下に形成してもよい。
さらに、上部電極の形状は、得ようとする容量、用途、印加電圧等により適宜調整することができる。例えば、上部電極の全面が誘電体薄膜と接触する形状、上部電極が誘電体全面を被覆する形状、上部電極と誘電体薄膜との間の一部にエアーブリッジを有する形状等種々の形状が挙げられる。
【００２９】
本発明における容量可変素子は、ＧＨｚ帯までの容量可変素子として動作させることができる形状及び構造であれば、それらは特に限定されるものではなく、例えば、下部電極、誘電体薄膜及び上部電極が順次積層されてなる一般的なキャパシタ構造、縦型キャパシタ構造、上部電極の少なくとも一端部にエアーブリッジが形成された構造等の種々の形状及び構造のものが含まれる。
【００３０】
また、本発明における容量可変素子は、下部電極と上部電極間に電圧を印加して容量を変化させることができるものである。具体的には、上下部電極の少なくとも一方にバイアス電圧を印加することにより容量を変化させることができるものであり、さらにはこのバイアス電圧の印加により、誘電体薄膜の誘電率を電圧の変化に応じて変化させることができるものである。上下部電極に印加する電圧は、誘電体材料、膜厚又は用途等により適宜調整することができるが、例えば、誘電体のリーク電流、電源の実用性等の観点から、±２０Ｖ程度以下、好ましくは±５Ｖ程度が挙げられる。また、印加電圧に対応して変化する容量の変化率（〔電圧印加後の容量−０Ｖでの容量〕／０Ｖでの容量×１００）は、大きければ大きいほど好ましく、例えば−５０％程度以上、より好ましくは−９０％程度が挙げられる。さらに、上記印加電圧に応じて変化する誘電体の誘電率は、誘電体材料、誘電体膜厚、上部電極の電極面積及びその形成方法、上部電極の加工精度等により異なるが、例えば、５０〜１０００程度が挙げられる。印刷法による形成の場合には、誘電率は４００以下が好ましい。
【００３１】
上述のように、本発明の容量可変素子は、下部電極と上部電極間に電圧を印加することにより素子全体の容量を大きく変化させることができるため、容量が高周波回路の特性に影響して、フィルター透過特性、検出周波数等を変化させることが可能となり、種々の高周波デバイス、例えば、高周波フィルター、インピーダンスアンテナ、遅延素子、アレイアンテナ、結合型ストリップ線路等の高周波デバイスに広く応用が可能となる。
【００３２】
以下、本発明の高周波用容量可変素子の製造方法及び高周波用容量可変素子の実施例を図面に基づいて説明する。
【００３３】
実施例１
図１は、本発明の高周波用容量可変素子の概略断面図である。
この高周波用容量可変素子は、セラミック基板１上に、下部電極２、誘電体薄膜３、エアーブリッジ４、上部電極５がそれぞれ順次形成されて構成されている。
【００３４】
以下に、この高周波用容量可変素子の製造方法について説明する。
まず、セラミック基板１上にスクリーン印刷法を用いてＰｔペーストを印刷し、６０℃で３０分間乾燥後、８００℃で８分間焼成し、膜厚０．５μｍのＰｔ膜を形成した。その後、Ｐｔ膜をエッチングにより所定の形状になるよう加工し、下部電極２を形成した。
【００３５】
次に、このようにして形成したＰｔ下部電極２上に、（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）の金属アルコキシドからなるゾル状態の前駆体溶液をスピンコートし（プロセス１）、これを１００℃で１０分間の熱処理により乾燥し、乾燥ゲル膜を作製した（プロセス２）。続いて得られた乾燥ゲル膜中の有機物の熱分解を行うため、４７０℃で１０分間、大気圧の大気中で熱処理を行った（プロセス３）。プロセス１からプロセス３までを３回繰り返した後、結晶化のため、大気圧の大気中で８００℃で４５分間熱処理を行った。これにより、膜厚２００ｎｍの（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３を得た。この（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３はエッチングにより所定の形状になるように加工した。前記金属アルコキシドからなるゾル状態の前駆体溶液をスクリーン印刷する場合は、有機バインダーを粘度調節のために加えて、ペーストとすればよい。
【００３６】
その後、（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３上に、エアーブリッジ形成用レジストを用いてエアーブリッジレジストパターンを形成した。
次いで、上記基板上にＡｕのターゲットを用いてＤＣマグネトロンスパッタリング法により、スパッタリングガスとしてＡｒ（アルゴン）ガスを成膜室内に供給し、スパッタガス圧２０ｍＴｏｒｒ、スパッタパワー４００Ｗの条件で、Ａｕ電極を成膜した。その後、エッチングにより加工し、Ａｕ上部電極５を形成した。
【００３７】
上記のような方法で作製した容量可変素子の上部電極５と下部電極２の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率：（Ｃｘ／Ｃｏ）×１００［％］（Ｃｘはｘ［Ｖ］印加時の容量、Ｃｏは０［Ｖ］での容量）を測定した。
その結果を図２（ａ）及び（ｂ）に示す。なお図２（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００３８】
図２（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５５、誘電損失ｔａｎδ＝０．０６が得られており、図２（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４０％、−５６％が得られている。
【００３９】
実施例２
実施例１ではＰｔ下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例ではＰｔ下部電極形成後、ＢＨＦ：Ｈ２Ｏ＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４０】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図３（ａ）及び（ｂ）に示す。なお図３（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４１】
図３（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８５、誘電損失ｔａｎδ＝０．０４が得られており、図３（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４８％、−６０％が得られている。
【００４２】
実施例３
実施例１ではＰｔペーストを用いて下部電極を形成したが、この実施例ではＡｕペーストを用いて下部電極を形成した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４３】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図４（ａ）及び（ｂ）に示す。なお図４（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４４】
図４（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４６０、誘電損失ｔａｎδ＝０．０１が得られており、図４（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００４５】
実施例４
実施例３ではＡｕ下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例ではＡｕ下部電極形成後、ＢＨＦ：Ｈ２Ｏ＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４６】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図５（ａ）及び（ｂ）に示す。なお図５（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４７】
図５（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４９０、誘電損失ｔａｎδ＝０．００６が得られており、図５（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６２％が得られている。
【００４８】
実施例５
実施例１〜４ではＡｕターゲットを用いたＤＣマグネトロンスパッタ法により上部電極を形成したが、この実施例では真空蒸着法によりＰｔ、Ｔｉ、Ａｕの順に蒸着してＡｕ／Ｔｉ／Ｐｔ積層の上部電極を形成した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４９】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図６（ａ）及び（ｂ）に示す。なお図６（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５０】
図６（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５７、誘電損失ｔａｎδ＝０．０２が得られており、図６（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００５１】
実施例６
実施例５では下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａyＳｒ1-y）ＴｉＯ3［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例では下部電極形成後、ＢＨＦ：Ｈ2〇＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例５と同様の方法により高周波用容量可変素子を作製した。
【００５２】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図７（ａ）及び（ｂ）に示す。なお図７（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５３】
図７（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８７、誘電損失ｔａｎδ＝０．００６が得られており、図７（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６０％が得られている。
【００５４】
実施例７
実施例５では真空蒸着法によりＰｔ、Ｔｉ、Ａｕの順に蒸着してＡｕ／Ｔｉ／Ｐｔ積層の上部電極を形成していたが、この実施例では、Ｔｉに代えてＴａを用いた以外は実施例５と同様の方法により高周波用容量可変素子を作製した。
【００５５】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図８（ａ）及び（ｂ）に示す。なお図８（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５６】
図８（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５７、誘電損失ｔａｎδ＝０．０２１が得られており、図８（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００５７】
実施例８
実施例７では下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａyＳｒ1-y）ＴｉＯ3［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例では下部電極形成後、ＢＨＦ：Ｈ2〇＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例７と同様の方法により高周波用容量可変素子を作製した。
【００５８】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図９（ａ）及び（ｂ）に示す。なお図９（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５９】
図９（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８７、誘電損失ｔａｎδ＝０．００８が得られており、図９（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６０％が得られている。
【００６０】
本発明によれば、下部電極として金又は白金からなる膜を塗布熱分解法により形成する。次いで、下部電極上に誘電体薄膜を塗布熱分解法により形成し、さらに、前記誘電体薄膜上に上部電極として金の単層又は金の層／タンタル、チタン、タングステン及びモリブデンからなる群から選択される１種又は２種以上の層／金又は白金の層からなる積層膜をスパッタリング法又は真空蒸着法により形成するため、低コストで、損失の少ない素子構造を作成することが可能となる。
【００６１】
よって、１ＧＨｚ以上の周波数でもキャパシタ特性が劣化せず、誘電損失が少ない優れた特性を持つ高周波用容量可変素子を製造することが可能となる。
また、本発明の方法によれば、基板としてＳｉやＧａＡｓ単結晶材料を用いず、セラミック基板を用いて、素子構造を薄膜状に容易に形成することができるため、小型・軽量化が実現できる。
【図面の簡単な説明】
【図１】本発明の容量可変素子の構造を示す要部の概略断面図である。
【図２】本発明の第１の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図３】本発明の第２の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図４】本発明の第３の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図５】本発明の第４の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図６】本発明の第５の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図７】本発明の第６の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図８】本発明の第７の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図９】本発明の第８の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図１０】従来の容量可変素子の構造を示す要部の概略断面図である。
【符号の説明】
１ セラミック基板
２ 下部電極
３ 誘電体薄膜
４ エアーブリッジ
５ 上部電極
【発明の属する技術分野】
本発明は、高周波用容量可変素子の製造方法又は高周波用容量可変素子に関し、より詳細には高周波デバイス用キャパシタ等に応用することができ、電圧印加によりその容量を大きく変化させることが可能な高周波用容量可変素子の製造方法又は高周波用容量可変素子に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来、容量可変素子として、（ａ）バリキャップダイオードやバラクタなどのＳｉやＧａＡｓ半導体のｐｎ接合を用いるもの、（ｂ）バルクの強誘電体に電圧を印加し、誘電率が減少することを利用した可変コンデンサなどがある。
しかし、一般に、ＳｉやＧａＡｓの単結晶は、セラミック基板の上にモノリシックな薄膜状に成長させることができないため、上記素子（ａ）は、ＳｉやＧａＡｓの単結晶ウエハから作製することが必要である。よって、セラミック基板上に集積化デバイスとして形成できないという課題がある。
【０００３】
また、上記（ｂ）の可変コンデンサとしては、例えば、特開昭６２−２５９４１７号公報において提案されているものがある。
この可変コンデンサは、図１０に示すように、バルクの強誘電体１４（厚さ４５μｍ程度）が上下の電極間に挟持された構造であり、下部電極として下部容量電極１３及び下部バイアス電極１３’を備え、上部電極として上部容量電極１６及び上部バイアス電極１６’を備えている。この下部バイアス電極１３’と下部容量電極１３との間、上部バイアス電極１６’と上部容量電極１６との間には、直流バイアスを印加し、これにより強誘電体１４の誘電率を変化させ、下部バイアス電極１３’と下部容量電極１３との間、上部バイアス電極１６’と上部容量電極１６との間の容量を可変とするものである。
【０００４】
なお、上記可変コンデンサでは、強誘電体セラミック粉末をポリビニルアルコールなどの合成樹脂をバインダーとして、厚さ４５μｍ程度のシート状にしたものを強誘電体１４として用いている。
このように、（ｂ）の可変コンデンサでは、バルクの強誘電体セラミック材を用いているため、薄膜デバイスとして小型化することが困難であり、強誘電体自体の膜厚が厚いため、印加する電圧も大きく、低電圧化も困難である。また、強誘電体を用いているため、１ＧＨｚ以上の周波数ではキャパシタとして動作しない等の欠点がある。
【０００５】
一方、常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜の電圧印加による誘電率変化が報告されているが（Ａ． Ｗａｌｋｅｎｈｏｒｓｔ ｅｔ． ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ６０ （１９９２） １７４４）、この場合の誘電率変化はバルクと比べて小さいという問題がある。また、バルクのチタン酸ストロンチウムの場合には、大きな誘電率変化を得ることができるが、このように大きな誘電率変化を得るためには３０Ｋという低温にする必要があり、容量可変素子としては応用できないのが現実である。
【０００６】
また、このような誘電体薄膜を電極上に形成するための方法としては、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法及び有機金属化合物を出発原料とし、これらを熱分解して誘電体を得るゾルゲル法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の化学的方法が用いられている。
このような薄膜形成法の中で、ゾルゲル法等の塗布熱分解法は、原子レベルの均質な混合が可能であること、組成制御が容易で再現性に優れること、常温常圧で大面積の成膜が可能であること、工業的に低コストであること等の利点から広く利用されている。
【０００７】
しかし、ゾルゲル法等の塗布熱分解法で誘電体薄膜を形成する際には５００℃以上、場合によっては８００℃以上の熱処理温度を必要とすることがある。よって、このような温度に耐えられる電極材料、電極構造が必要になっている。
特に、数百ＭＨｚ〜１ＧＨｚ以上の高周波帯域で使用するデバイス用の電極としては、Ａｕ、Ａｇ、Ｃｕ等の低抵抗金属が望ましいが、Ａｇ、Ｃｕ等の酸化されやすい金属では上記の熱処理により酸化されるため電極として不適当である。
【０００８】
また、非酸化性金属であるＡｕでは基板との密着性を確保するためＡｕ／Ｔｉ等の積層構造が採用されることがあるが、この構造も上記の熱処理により反応を起こし電極の凹凸増大を招いてしまうため、高温プロセスには適さない。
さらに、Ａｕペーストを使用して印刷法等により塗布熱分解して電極を形成する方法があり、この際のＡｕペーストには密着性や耐熱性等を改善するために通常ガラス成分が含まれている。よって、誘電体薄膜を形成する際、あるいは誘電体薄膜上に電極を形成する際に誘電体材料とＡｕペーストに含まれるガラス成分の界面での反応により、誘電体薄膜の特性が劣化したり、膜の剥離を生じてしまうという問題を有している。
【０００９】
本発明は、上記のような課題を解決するためになされたものであって、セラミック基板上にも容易に低コストで形成でき、小型で、低電圧で大きな容量変化が得られ、数百ＭＨｚ〜１ＧＨｚ以上の高周波帯域でもキャパシタ特性が劣化しない低コストの容量可変素子を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明によれば、下部電極として金又は白金からなる膜を塗布熱分解法により形成し、前記下部電極上に誘電体薄膜を塗布熱分解法により形成し、前記誘電体薄膜上に上部電極として金の単層又は金の層／タンタル、チタン、タングステン及びモリブデンからなる群から選択される１種又は２種以上の層／金又は白金の層からなる積層膜をスパッタリング法又は真空蒸着法により形成する工程を含み、
前記下部電極を形成した後であって、誘電体薄膜を形成する前に、下部電極表面をＨＦを含む溶液で処理する高周波用容量可変素子の製造方法。
【００１１】
また、本発明によれば、上記方法により形成されてなる高周波用容量可変素子が提供される。
【００１２】
【発明の実施の形態】
本発明の高周波用容量可変素子の製造方法において、高周波用容量可変素子は、主として下部電極、誘電体薄膜及び上部電極をこの順で形成して構成される。なお、本発明の高周波用容量可変素子は、基板上に形成されることが好ましい。使用することができる基板としては、特に限定されるものではなく、高周波での誘電損が小さいもの、例えば、アルミナ等のセラミック基板、ガラス基板、樹脂基板等の絶縁性基板、シリコン、ゲルマニウム等の半導体基板及びＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体基板等を用いることができる。なかでも、強度、耐熱性、コスト等の点でセラミック基板が好ましい。また、本発明に使用することができる基板は、その表面にＳｉＮｘ、ＳｉＯ２ 等の絶縁膜、所望の回路を構成する素子やこれらを被覆する層間絶縁膜、基板上に形成する電極層との密着性を良好にするための接着層（例えば、タンタル、チタン、窒化チタン等）又はこれらが組み合わされて形成されていてもよい。
【００１３】
本発明の方法においては、まず、下部電極として非酸化性金属からなる膜を塗布熱分解法により形成する。ここで、非酸化性金属としては、一般に電極材料として使用することができる程度の抵抗値を有し、通常の電極形成条件で、電極の特性に悪影響を及ぼす酸化反応が起こらない金属を意味し、例えば、比抵抗が１×１０−５Ωｃｍ程度以下、大気中で５００〜９００℃程度の温度範囲で、１０〜１２０分間程度熱処理した場合に、ほとんど酸化反応が起こらない材料が挙げられる。具体的には、金、白金、パラジウム等が挙げられる。なかでも、高周波領域での使用が可能な容量可変素子を形成する場合に導体損が少ない金が好ましい。
【００１４】
この金属の成膜方法としては、公知の方法、例えば、電子ビーム蒸着法、スパッタ法等の真空プロセス；印刷法、ＭＯＤ法、ゾルゲル法等の塗布熱分解法等種々の方法で所望の膜厚に形成することができるが、低コスト化及び後工程で形成する誘電体薄膜のプロセスにおける耐熱性の観点から、塗布熱分解法、なかでも電極材料のペーストを用いたスクリーン印刷法等の簡易プロセスが特に好ましい。
【００１５】
下部電極の膜厚は、容量可変素子を搭載するデバイスの種類により異なるが、例えば１ＧＨｚ以上の高周波で使用する場合、導体損を低減するための膜厚として０．５μｍ以上、さらに、０．５〜５μｍ程度が好ましい。
また、上述したように、下部電極と下層との接着性等を改善するために、後工程での熱処理に耐え得るものであれば接着層等を下部電極直下に形成してもよい。さらに、下部電極の形状は、得ようとする容量、用途、印加電圧等により適宜調整することができる。
【００１６】
下部電極は、上記金属を成膜した後、例えばフォトリソグラフィ及びエッチング法、リフトオフ法等により所望の形状にパターニングすることができる。
また下部電極を形成した後、後述する誘電体薄膜を形成する前に、下部電極表面をＨＦを含む溶液で処理することが好ましい。ここでの処理は、下部電極表面のガラス成分等のバインダー成分を除去し、後に形成する誘電体膜と電極との電気的なコンタクトを良好にするために行うものであり、電気的なコンタクトを良好にすることができる限り、その方法は特に限定されるものではない。なお、ここでＨＦを含む溶液とは、例えば、ＨＦ１０％水溶液、Ｂｕｆｆｅｒｅｄ ＨＦ（ＢＨＦ）水溶液、ＨＦ水溶液とＨＣｌとの混酸、ＢＨＦ水溶液とＨＣｌとの混酸等が挙げられる。
【００１７】
下部電極表面をＨＦを含む溶液で処理する方法としては、例えば、この溶液を下部電極表面に噴霧又は塗布する方法、下部電極をこの溶液中に浸漬する方法等が挙げられる。下部電極表面にこの溶液と接触させる時間は、用いる溶液、濃度、処理方法等により適宜調整することができるが、例えば、浸漬する方法においては、溶液の温度が１５〜２５℃程度の温度範囲、使用する溶液がダイキン工業製ＢＨＦ１１０と１２Ｎ−ＨＣｌとの混酸で、その濃度はＢＨＦ：ＨＣｌ：Ｈ２ Ｏ＝１：１：６程度の場合には、５秒〜１５秒程度が挙げられる。
【００１８】
次に、上記の下部電極上に誘電体薄膜を塗布熱分解法により形成する。誘電体薄膜としては、特に限定されるものではなく、例えば、チタン酸バリウムストロンチウム［（ＢａｙＳｒ１−ｙ）ＴｉＯ３（０．５≦ｙ＜１）］、チタン酸バリウム［ＢａＴｉＯ３］、チタン酸ビスマス［Ｂｉ４ Ｔｉ３ Ｏ１２］等が挙げられるが、なかでもチタン酸バリウムストロンチウム［（ＢａｙＳｒ１−ｙ）ＴｉＯ３（０．５≦ｙ＜１）］が好ましい。
【００１９】
これら誘電体薄膜は、公知の方法、例えばスパッタ法、印刷法、蒸着法、ゾルゲル法、ＭＯＣＶＤ法、ＭＯＤ法等の種々の方法で所望の膜厚に形成することができるが、なかでも、低コスト化及び組成制御の容易性の観点から、塗布熱分解法、ことにゾルゲル法により形成することが好ましい。誘電体薄膜の膜厚は、容量可変素子の大きさ、印加電圧、用途、形成方法等に応じて適宜調整することができるが、例えば５０ｎｍ〜３μｍ程度が好ましい。なお、この誘電体薄膜は、１層で形成されていてもよいし、２層以上で形成されていてもよい。また、２層以上で形成する場合には、誘電体薄膜の組成割合は、同じでもよいし、段階的又は連続的に変化させてもよい。
【００２０】
誘電体薄膜の形成方法においては、例えば、まず、ゾルゲル法により、誘電体薄膜を構成する元素の前駆体溶液を調製する。前駆体溶液は、例えば、Ｂａ、Ｓｒ、Ｔｉ等のカルボン酸塩又はアルコキシドを、適当な濃度、適当な温度、適当な配合割合で、適当な水性媒体又は有機溶媒に溶解させて調製することができる。この際、使用することができる有機溶媒としては、例えば、メタノール、エタノール、プロパノール等の低級アルコール、キシレン、酢酸エステル等が挙げられる。前駆体溶液の調製は、例えば、強誘電体を構成する金属元素の各溶液を、最終的に得ようとする強誘電体の組成により異なるが、０．１〜５ｍｏｌ／リットル程度、好ましくは０．１〜２ｍｏｌ／リットル程度で別々に調製し、例えば２００℃程度以下、好ましくは１５０℃程度以下で十分加熱するとともに、５時間程度、好ましくは１〜３時間程度攪拌しながら適宜混合し、さらに混合液を１時間〜１昼夜程度攪拌する方法等が挙げられる。なお、前駆体溶液は、任意に濾過、溶媒の蒸留、濃度の調整等を行うことが好ましい。
【００２１】
次に、得られた前駆体溶液は、下部電極上に、例えばスピンコート法、印刷法、ロールコート法等の種々の方法により一層あたり２０〜２００ｎｍ程度の膜厚で塗布することができる。ただし、一層あたりの膜厚が厚いと乾燥工程でクラックを発生しやすいため、一層あたりの塗布する膜厚は１００ｎｍ程度以下がより好ましい。なお、特に印刷法の場合には、前駆体溶液は、アクリル樹脂、フェノール樹脂、アルキッド樹脂、エチルセルロース、ポリビニルアルコール等の有機バインダ樹脂及びアルコール系、エーテル系、エステル系等の有機溶剤を適宜混合することにより、その粘度を調整することができる。
【００２２】
さらに、塗布した前駆体溶液を乾燥する。乾燥の方法は、前駆体溶液として用いた有機溶媒の種類、前駆体溶液の組成等により適宜選択することができるが、例えば、８０℃〜３００℃、好ましくは１００℃〜２００℃程度の温度範囲、大気中で１０秒〜６０分間、好ましくは１５分間程度以下、熱処理することにより行うことができる。熱処理は、公知の方法、例えば赤外線加熱炉、抵抗加熱炉等を使用して、均一の温度で一定時間行ってもよいし、温度を異ならせて行ってもよい。
【００２３】
続いて、任意に熱処理により薄膜中の有機物を分解除去してもよい。この際の熱処理方法は、薄膜中に存在する有機物が充分に分解する温度で、かつ結晶化が始まらない温度範囲で行うことが好ましく、具体的には、４００℃〜５５０℃程度の温度範囲、大気中又は不活性ガス雰囲気中等で１０〜６０分間程度行うことができる。
【００２４】
上記の工程は、得ようとする誘電体薄膜の膜厚に応じて２回以上繰り返して行うことが好ましい。この際の上記の工程は、同じ種類及び組成比の誘電体薄膜を得るために、全く同じ条件で繰り返してもよいし、誘電体薄膜の種類及び組成比に応じてその条件等を適宜調整して繰り返してもよい。
また、任意に誘電体薄膜の結晶化を行ってもよい。誘電体薄膜の結晶化は、酸素雰囲気、アルゴンや窒素等の不活性雰囲気下、常圧又は減圧下、好ましくは常圧下、５５０℃〜８００℃以下の温度範囲で、３０秒間〜６０分間程度行うことができる。この際の熱処理方法は、上述の方法の他、ＲＴＡ法等を用いることができる。
【００２５】
なお、上記における薄膜中の有機物の分解除去のための熱処理と結晶化のための熱処理とを、適当な条件を適宜選択することにより兼ねて行ってもよい。
さらに、誘電体薄膜上に上部電極として低抵抗・非酸化性金属の単層又は低抵抗・非酸化性金属／高融点金属／非酸化性金属からなる積層膜をスパッタリング法又は真空蒸着法により形成する。
【００２６】
上部電極における低抵抗・非酸化性金属は、下部電極におけるものと同様のものを挙げることができる。また、高融点金属としては、通常バリアメタルや接着層として使用することができる金属が挙げられ、具体的には、チタン、タンタル、タングステン、モリブデン等が挙げられる。上部電極は、全体として、通常電極材料として使用することができ、具体的には、金の単層、あるいは金／タンタル／白金、金／チタン／白金、金／タングステン／白金、金／モリブデン／白金等が挙げられる。なかでも、高周波領域での使用が可能な容量可変素子を形成する場合に導体損が少ない金の単層あるいは金／タンタル／白金、金／チタン／白金が好ましい。
【００２７】
この上部電極の成膜方法としては、公知の方法、例えば、蒸着法、スパッタ法等の真空プロセス；印刷法、ＭＯＤ法、ゾルゲル法等の塗布熱分解法等種々の方法で所望の膜厚に形成することができるが、上部電極と誘電体薄膜との界面の状態を良好にするという観点から、スパッタリング法又は蒸着法が好ましい。
上部電極の膜厚は、容量可変素子を搭載するデバイスの種類により異なるが、例えば１ＧＨｚ以上の高周波で使用する場合、導体損を低減するための膜厚として０．５μｍ以上、さらに０．５〜５μｍ程度が好ましい。
【００２８】
また、上述したように、上部電極の接着性等を改善するために、接着層等を上部電極直下に形成してもよい。
さらに、上部電極の形状は、得ようとする容量、用途、印加電圧等により適宜調整することができる。例えば、上部電極の全面が誘電体薄膜と接触する形状、上部電極が誘電体全面を被覆する形状、上部電極と誘電体薄膜との間の一部にエアーブリッジを有する形状等種々の形状が挙げられる。
【００２９】
本発明における容量可変素子は、ＧＨｚ帯までの容量可変素子として動作させることができる形状及び構造であれば、それらは特に限定されるものではなく、例えば、下部電極、誘電体薄膜及び上部電極が順次積層されてなる一般的なキャパシタ構造、縦型キャパシタ構造、上部電極の少なくとも一端部にエアーブリッジが形成された構造等の種々の形状及び構造のものが含まれる。
【００３０】
また、本発明における容量可変素子は、下部電極と上部電極間に電圧を印加して容量を変化させることができるものである。具体的には、上下部電極の少なくとも一方にバイアス電圧を印加することにより容量を変化させることができるものであり、さらにはこのバイアス電圧の印加により、誘電体薄膜の誘電率を電圧の変化に応じて変化させることができるものである。上下部電極に印加する電圧は、誘電体材料、膜厚又は用途等により適宜調整することができるが、例えば、誘電体のリーク電流、電源の実用性等の観点から、±２０Ｖ程度以下、好ましくは±５Ｖ程度が挙げられる。また、印加電圧に対応して変化する容量の変化率（〔電圧印加後の容量−０Ｖでの容量〕／０Ｖでの容量×１００）は、大きければ大きいほど好ましく、例えば−５０％程度以上、より好ましくは−９０％程度が挙げられる。さらに、上記印加電圧に応じて変化する誘電体の誘電率は、誘電体材料、誘電体膜厚、上部電極の電極面積及びその形成方法、上部電極の加工精度等により異なるが、例えば、５０〜１０００程度が挙げられる。印刷法による形成の場合には、誘電率は４００以下が好ましい。
【００３１】
上述のように、本発明の容量可変素子は、下部電極と上部電極間に電圧を印加することにより素子全体の容量を大きく変化させることができるため、容量が高周波回路の特性に影響して、フィルター透過特性、検出周波数等を変化させることが可能となり、種々の高周波デバイス、例えば、高周波フィルター、インピーダンスアンテナ、遅延素子、アレイアンテナ、結合型ストリップ線路等の高周波デバイスに広く応用が可能となる。
【００３２】
以下、本発明の高周波用容量可変素子の製造方法及び高周波用容量可変素子の実施例を図面に基づいて説明する。
【００３３】
実施例１
図１は、本発明の高周波用容量可変素子の概略断面図である。
この高周波用容量可変素子は、セラミック基板１上に、下部電極２、誘電体薄膜３、エアーブリッジ４、上部電極５がそれぞれ順次形成されて構成されている。
【００３４】
以下に、この高周波用容量可変素子の製造方法について説明する。
まず、セラミック基板１上にスクリーン印刷法を用いてＰｔペーストを印刷し、６０℃で３０分間乾燥後、８００℃で８分間焼成し、膜厚０．５μｍのＰｔ膜を形成した。その後、Ｐｔ膜をエッチングにより所定の形状になるよう加工し、下部電極２を形成した。
【００３５】
次に、このようにして形成したＰｔ下部電極２上に、（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）の金属アルコキシドからなるゾル状態の前駆体溶液をスピンコートし（プロセス１）、これを１００℃で１０分間の熱処理により乾燥し、乾燥ゲル膜を作製した（プロセス２）。続いて得られた乾燥ゲル膜中の有機物の熱分解を行うため、４７０℃で１０分間、大気圧の大気中で熱処理を行った（プロセス３）。プロセス１からプロセス３までを３回繰り返した後、結晶化のため、大気圧の大気中で８００℃で４５分間熱処理を行った。これにより、膜厚２００ｎｍの（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３を得た。この（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３はエッチングにより所定の形状になるように加工した。前記金属アルコキシドからなるゾル状態の前駆体溶液をスクリーン印刷する場合は、有機バインダーを粘度調節のために加えて、ペーストとすればよい。
【００３６】
その後、（ＢａｙＳｒ１−ｙ）ＴｉＯ３薄膜３上に、エアーブリッジ形成用レジストを用いてエアーブリッジレジストパターンを形成した。
次いで、上記基板上にＡｕのターゲットを用いてＤＣマグネトロンスパッタリング法により、スパッタリングガスとしてＡｒ（アルゴン）ガスを成膜室内に供給し、スパッタガス圧２０ｍＴｏｒｒ、スパッタパワー４００Ｗの条件で、Ａｕ電極を成膜した。その後、エッチングにより加工し、Ａｕ上部電極５を形成した。
【００３７】
上記のような方法で作製した容量可変素子の上部電極５と下部電極２の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率：（Ｃｘ／Ｃｏ）×１００［％］（Ｃｘはｘ［Ｖ］印加時の容量、Ｃｏは０［Ｖ］での容量）を測定した。
その結果を図２（ａ）及び（ｂ）に示す。なお図２（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００３８】
図２（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５５、誘電損失ｔａｎδ＝０．０６が得られており、図２（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４０％、−５６％が得られている。
【００３９】
実施例２
実施例１ではＰｔ下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例ではＰｔ下部電極形成後、ＢＨＦ：Ｈ２Ｏ＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４０】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図３（ａ）及び（ｂ）に示す。なお図３（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４１】
図３（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８５、誘電損失ｔａｎδ＝０．０４が得られており、図３（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４８％、−６０％が得られている。
【００４２】
実施例３
実施例１ではＰｔペーストを用いて下部電極を形成したが、この実施例ではＡｕペーストを用いて下部電極を形成した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４３】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図４（ａ）及び（ｂ）に示す。なお図４（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４４】
図４（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４６０、誘電損失ｔａｎδ＝０．０１が得られており、図４（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００４５】
実施例４
実施例３ではＡｕ下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａｙＳｒ１−ｙ）ＴｉＯ３［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例ではＡｕ下部電極形成後、ＢＨＦ：Ｈ２Ｏ＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４６】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図５（ａ）及び（ｂ）に示す。なお図５（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００４７】
図５（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４９０、誘電損失ｔａｎδ＝０．００６が得られており、図５（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６２％が得られている。
【００４８】
実施例５
実施例１〜４ではＡｕターゲットを用いたＤＣマグネトロンスパッタ法により上部電極を形成したが、この実施例では真空蒸着法によりＰｔ、Ｔｉ、Ａｕの順に蒸着してＡｕ／Ｔｉ／Ｐｔ積層の上部電極を形成した以外は、実施例１と同様の方法により高周波用容量可変素子を作製した。
【００４９】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図６（ａ）及び（ｂ）に示す。なお図６（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５０】
図６（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５７、誘電損失ｔａｎδ＝０．０２が得られており、図６（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００５１】
実施例６
実施例５では下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａyＳｒ1-y）ＴｉＯ3［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例では下部電極形成後、ＢＨＦ：Ｈ2〇＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例５と同様の方法により高周波用容量可変素子を作製した。
【００５２】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図７（ａ）及び（ｂ）に示す。なお図７（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５３】
図７（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８７、誘電損失ｔａｎδ＝０．００６が得られており、図７（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６０％が得られている。
【００５４】
実施例７
実施例５では真空蒸着法によりＰｔ、Ｔｉ、Ａｕの順に蒸着してＡｕ／Ｔｉ／Ｐｔ積層の上部電極を形成していたが、この実施例では、Ｔｉに代えてＴａを用いた以外は実施例５と同様の方法により高周波用容量可変素子を作製した。
【００５５】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図８（ａ）及び（ｂ）に示す。なお図８（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５６】
図８（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４５７、誘電損失ｔａｎδ＝０．０２１が得られており、図８（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−４２％、−６０％が得られている。
【００５７】
実施例８
実施例７では下部電極形成直後に誘電体薄膜としてゾルゲル法により（ＢａyＳｒ1-y）ＴｉＯ3［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）薄膜を形成したが、この実施例では下部電極形成後、ＢＨＦ：Ｈ2〇＝１：６の溶液中に１０秒間浸して下部電極の表面処理を施した以外は、実施例７と同様の方法により高周波用容量可変素子を作製した。
【００５８】
上記のような方法で作製した容量可変素子の上部電極と下部電極の間にバイアス電圧を印加し、２５℃で、測定周波数０．１〜５ＧＨｚでの比誘電率、誘電損失および５ＧＨｚでの容量変化率を測定した。
その結果を図９（ａ）及び（ｂ）に示す。なお図９（ａ）及び（ｂ）中、誘電体薄膜のＢａ量ｙ＝０．７としたときの比誘電率、誘電損失および容量変化率を示す。
【００５９】
図９（ａ）においては、例えば、１ＧＨｚ、０［Ｖ］での比誘電率＝４８７、誘電損失ｔａｎδ＝０．００８が得られており、図９（ｂ）においては、例えば、ｘ＝４、６すなわち４Ｖ又は６Ｖ印加時で容量変化率＝−５０％、−６０％が得られている。
【００６０】
本発明によれば、下部電極として金又は白金からなる膜を塗布熱分解法により形成する。次いで、下部電極上に誘電体薄膜を塗布熱分解法により形成し、さらに、前記誘電体薄膜上に上部電極として金の単層又は金の層／タンタル、チタン、タングステン及びモリブデンからなる群から選択される１種又は２種以上の層／金又は白金の層からなる積層膜をスパッタリング法又は真空蒸着法により形成するため、低コストで、損失の少ない素子構造を作成することが可能となる。
【００６１】
よって、１ＧＨｚ以上の周波数でもキャパシタ特性が劣化せず、誘電損失が少ない優れた特性を持つ高周波用容量可変素子を製造することが可能となる。
また、本発明の方法によれば、基板としてＳｉやＧａＡｓ単結晶材料を用いず、セラミック基板を用いて、素子構造を薄膜状に容易に形成することができるため、小型・軽量化が実現できる。
【図面の簡単な説明】
【図１】本発明の容量可変素子の構造を示す要部の概略断面図である。
【図２】本発明の第１の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図３】本発明の第２の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図４】本発明の第３の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図５】本発明の第４の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図６】本発明の第５の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図７】本発明の第６の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図８】本発明の第７の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図９】本発明の第８の実施例の容量可変素子の誘電率、誘電損失及び容量変化特性を示す図である。
【図１０】従来の容量可変素子の構造を示す要部の概略断面図である。
【符号の説明】
１ セラミック基板
２ 下部電極
３ 誘電体薄膜
４ エアーブリッジ
５ 上部電極
Claims (6)
- 下部電極として金又は白金からなる膜を塗布熱分解法により形成し、前記下部電極上に誘電体薄膜を塗布熱分解法により形成し、前記誘電体薄膜上に上部電極として金の単層、又は金の層／タンタル、チタン、タングステン及びモリブデンからなる群から選択される１種又は２種以上の層／金又は白金の層からなる積層膜をスパッタリング法又は真空蒸着法により形成する工程を含み、
前記下部電極を形成した後であって、誘電体薄膜を形成する前に、下部電極表面をＨＦを含む溶液で処理することを特徴とする高周波用容量可変素子の製造方法。 - 上部電極が金の層／タンタル又はチタンの層／白金の層からなる積層膜である請求項１記載の高周波用容量可変素子の製造方法。
- 下部電極がガラス成分を含む請求項１又は２記載の高周波用容量可変素子の製造方法。
- 誘電体薄膜を、（ＢａyＳｒ1-y）ＴｉＯ3［０．５≦ｙ＜１］（チタン酸バリウムストロンチウム）により形成する請求項１〜３のいずれか１つに記載の高周波用容量可変素子の製造方法。
- １〜５ＧＨｚの高周波で使用するために下部電極及び上部電極の膜厚をそれぞれ０．５〜５μｍに設定する請求項１〜４のいずれか１つに記載の高周波用容量可変素子の製造方法。
- 請求項１〜５のいずれかに記載の方法で形成されてなる高周波用容量可変素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5828298A JP3599558B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5828298A JP3599558B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260667A JPH11260667A (ja) | 1999-09-24 |
| JP3599558B2 true JP3599558B2 (ja) | 2004-12-08 |
Family
ID=13079845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5828298A Expired - Fee Related JP3599558B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599558B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806553B2 (en) | 2001-03-30 | 2004-10-19 | Kyocera Corporation | Tunable thin film capacitor |
| JP2002299163A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 可変容量素子 |
| JP2002329788A (ja) * | 2001-04-27 | 2002-11-15 | Kyocera Corp | 可変コンデンサ |
| US7002435B2 (en) | 2002-09-27 | 2006-02-21 | Kyocera Corporation | Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device |
| US7009276B2 (en) | 2003-09-26 | 2006-03-07 | Kyocera Corporation | Thin film capacitor, thin film capacitor array and electronic component |
| JP2005108887A (ja) | 2003-09-26 | 2005-04-21 | Kyocera Corp | 可変コンデンサ |
| JP4412977B2 (ja) | 2003-11-17 | 2010-02-10 | 京セラ株式会社 | 可変コンデンサ |
| US7092232B2 (en) | 2004-06-28 | 2006-08-15 | Kyocera Corporation | Variable capacitance capacitor, circuit module, and communications apparatus |
| JP4566012B2 (ja) | 2005-01-13 | 2010-10-20 | 京セラ株式会社 | 可変容量コンデンサ，回路モジュールおよび通信装置 |
| JPWO2008001914A1 (ja) | 2006-06-29 | 2009-12-03 | 京セラ株式会社 | 可変容量コンデンサアレイ，可変容量コンデンサアレイ装置及び回路モジュール |
| JP4953877B2 (ja) | 2006-08-30 | 2012-06-13 | 京セラ株式会社 | コンデンサ及び高周波部品 |
| US8320102B2 (en) | 2006-09-27 | 2012-11-27 | Kyocera Corporation | Capacitor, capacitor device, electronic component, filter device, communication apparatus, and method of manufacturing capacitor device |
| JP5617441B2 (ja) | 2009-09-02 | 2014-11-05 | 三菱マテリアル株式会社 | 誘電体薄膜の形成方法及び該誘電体薄膜を有する薄膜キャパシタ |
| EP2426684A1 (en) | 2010-09-02 | 2012-03-07 | Mitsubishi Materials Corporation | Dielectric-thin-film forming composition, method of forming dielectric thin film, and dielectric thin film formed by the method |
| EP2680285A4 (en) | 2011-02-25 | 2017-09-13 | Murata Manufacturing Co., Ltd. | Variable capacitance element and tunable filter |
| EP2608219B1 (en) | 2011-12-20 | 2015-03-04 | Mitsubishi Materials Corporation | Dielectric thin film-forming composition, method of forming dielectric thin film and dielectric thin film formed by the method |
| JP5713150B2 (ja) | 2013-03-29 | 2015-05-07 | 株式会社村田製作所 | 可変容量素子および通信装置 |
-
1998
- 1998-03-10 JP JP5828298A patent/JP3599558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260667A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599558B2 (ja) | 高周波用容量可変素子の製造方法及び高周波用容量可変素子 | |
| US7012317B2 (en) | Tunable thin film capacitor | |
| US5753945A (en) | Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer | |
| US20040175585A1 (en) | Barium strontium titanate containing multilayer structures on metal foils | |
| KR20010031913A (ko) | 유전체 소자와 그 제조 방법 | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| WO2005102958A1 (ja) | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 | |
| CN1790569B (zh) | 电介质薄膜、薄膜电介质元件及其制造方法 | |
| JP5861278B2 (ja) | 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ | |
| JP4587310B2 (ja) | 誘電体膜キャパシタおよびその製造方法 | |
| JP4852744B2 (ja) | 誘電体膜キャパシタおよびその製造方法 | |
| JP3599528B2 (ja) | 容量可変素子及びその製造方法 | |
| JP4923756B2 (ja) | 薄膜誘電体素子用積層体の形成方法及び薄膜誘電体素子 | |
| JP3545923B2 (ja) | 容量可変素子 | |
| JP3544839B2 (ja) | 容量可変素子 | |
| US20080171176A1 (en) | Thin Film Ferroelectric Microwave Components and Devices on Flexible Metal Foil Substrates | |
| KR100699397B1 (ko) | 박막 커패시터 장치용 개선된 전극 | |
| EP0699343B1 (en) | Thin film capacitors on gallium arsenide substrate and process for making the same | |
| JP2000077267A (ja) | ニオブ酸系誘電体材料、容量可変素子及びその製造方法 | |
| JP4420232B2 (ja) | 薄膜コンデンサの製造方法 | |
| US20020031671A1 (en) | Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications | |
| TWI235390B (en) | Thin film capacitive element, and electronic circuit and electronic device including the same | |
| JP2000114101A (ja) | 誘電体薄膜素子及びその製造方法 | |
| JPH07133198A (ja) | 配向性導電性薄膜の作製方法 | |
| US7015523B2 (en) | Ferroelectric memory structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |