CN113841230A - 电容器 - Google Patents
电容器 Download PDFInfo
- Publication number
- CN113841230A CN113841230A CN202080037071.2A CN202080037071A CN113841230A CN 113841230 A CN113841230 A CN 113841230A CN 202080037071 A CN202080037071 A CN 202080037071A CN 113841230 A CN113841230 A CN 113841230A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- electrode
- via hole
- dielectric film
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 description 94
- 238000000034 method Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器，其特征在于：具有基板、设置在上述基板上的下部电极、设置在上述下部电极上的电介质膜、设置在上述电介质膜上的上部电极、与上述下部电极连接的第1端子电极、以及与上述上部电极连接的第2端子电极，并且，上述下部电极、电介质膜和上部电极构成电容器结构；上述电介质膜具有导通孔，在上述导通孔内形成有上述第1端子电极，上述电介质膜的导通孔的宽度为上述第1端子电极的膜厚的2倍以下。
Description
技术领域
本发明涉及电容器。
背景技术
作为半导体集成电路中使用的代表性的电容器元件，例如已知MIM(MetalInsulator Metal)电容器。MIM电容器是具有用下部电极和上部电极夹着绝缘体的平行平板型的结构的电容器。
例如，专利文献1中公开了一种电容器，如图12所示那样，是在基板101上依次形成绝缘膜102、下部电极103、电介质膜104以及上部电极105的电容器100，其中，贯穿形成在这些上的保护层106而一个端子电极107a与上述上部电极105连接且另一个端子电极107b与上述下部电极103连接。该电容器100形成下部电极103、电介质膜104和上部电极105为MIM(金属-电介质-金属)结构的薄膜电容器。
现有技术文献
专利文献
专利文献1:国际公开第2018/003445号
发明内容
上述专利文献1记载那样的电容器中，MIM结构侧的端子电极107b沿着设置在保护层106的导通孔而形成且与上部电极连接，另一侧的端子电极107a沿着设置在保护层106和电介质膜104的导通孔而形成且与下部电极连接。其结果是，在端子电极107a、107b的上表面，分别形成凹状的凹痕108a、108b。凹痕108a与凹痕108b相比更深，更深的部分相当于上部电极和电介质膜的厚度。凹痕108a与凹痕108b的深度的差越大，基板安装时产生倾斜、接合不充分等不良情况的风险越大。
因此，本发明的目的在于提供一种电容器，其端子电极的凹痕的深度的差小，安装性优异。
本发明包含以下方式。
[1]一种电容器，其具备：
基板、
设置在上述基板上的下部电极、
设置在上述下部电极上的电介质膜、
设置在上述电介质膜上的上部电极、
与上述下部电极连接的第1端子电极、以及
与上述上部电极连接的第2端子电极，
上述下部电极、电介质膜和上部电极构成电容器结构；
上述电介质膜具有导通孔，
上述导通孔内形成有上述第1端子电极，
上述电介质膜的导通孔的宽度为上述第1端子电极的膜厚的2倍以下。
[2]一种电容器，其具备：
基板、
设置在上述基板上的下部电极、
设置在上述下部电极上的电介质膜、
设置在上述电介质膜上的上部电极、
与上述下部电极连接的第1端子电极、以及
与上述上部电极连接的第2端子电极，
上述下部电极、电介质膜和上部电极构成电容器结构；
上述电介质膜具有导通孔，
上述导通孔被上述第1端子电极填埋。
[3]根据上述[1]或[2]所述的电容器，其中，进一步具有形成于上述下部电极、上述电介质膜和上述上部电极上的保护层。
[4]根据上述[1]～[3]中任一项所述的电容器，其中，进一步具有形成于上述电介质膜和上述上部电极上的耐湿膜。
[5]根据上述[1]～[4]中任一项所述的电容器，其中，设置有多个上述导通孔。
[6]根据上述[1]～[5]中任一项所述的电容器，其中，上述导通孔在俯视时为长方形。
[7]根据上述[1]～[6]中任一项所述的电容器，其中，上述导通孔在俯视时为圆形。
[8]根据上述[1]～[7]中任一项所述的电容器，其中，上述导通孔在俯视时为格子状。
[9]根据上述[1]～[8]中任一项所述的电容器，其中，上述导通孔被与上述上部电极相同的材料覆盖内表面。
[10]根据上述[1]～[9]中任一项所述的电容器，其中，上述导通孔被与上述上部电极相同的材料所填埋。
[11]根据上述[1]～[10]中任一项所述的电容器，其中，上述电容器结构具有凹部。
根据本发明，可以提供安装性高的MIM电容器。
附图说明
图1为本发明的第1实施方式即电容器1a的剖面图。
图2为省略了图1的电容器1a的端子电极和保护层的平面图。
图3(a)为省略了本发明的第2实施方式即电容器1b的端子电极和保护层的剖面图，图2(b)为平面图。
图4(a)为省略了本发明的第3实施方式即电容器1c的端子电极和保护层的剖面图，图4(b)为平面图。
图5(a)为本发明的第4实施方式即电容器1d的剖面图，图5(b)为平面图。
图6为本发明的第5实施方式即电容器1e的剖面图。
图7为本发明的第6实施方式即电容器1f的剖面图。
图8为本发明的第7实施方式即电容器1g的剖面图。
图9为本发明的第8实施方式即电容器1h的剖面图。
图10为本发明的第8实施方式即电容器1i的剖面图。
图11(a)～(f)为用于说明本发明的第1实施方式即电容器1a的制造方法的剖面图。
图12为表示现有的MIM电容器的结构的剖面图。
具体实施方式
以下，对于本发明的电容器，参照图例进行详细说明。但是，本发明的电容器和各构成要素的形状和配置等不限定于图示的例子。
(第1实施方式)
将第1实施方式的电容器1a的剖面图示于图1，将省略了端子电极和保护层的平面图示于图2。
如图1和图2所示，本实施方式的电容器1a大致上具有：基板2、设置在该基板2上的绝缘膜3、设置在该绝缘膜3上的下部电极4、设置在该下部电极4上的电介质膜5、设置在该电介质膜5上的上部电极6、设置在该电介质膜5和该上部电极6上的保护层8、设置在该保护层8上的第1端子电极11a和第2端子电极11b。保护层8具有贯通口15a、15b。另外，电介质膜5具有导通孔9a。第1端子电极11a经过上述贯通口15a和导通孔9a，与下部电极4连接。第2端子电极11b经过上述贯通口15b，与上部电极6连接。第1端子电极11a和第2端子电极11b分别沿贯通口15a、15b的壁面而形成，均在上表面(图1的上侧面)具有凹痕14a、14b。电容器1a中，下部电极4、电介质膜5和上部电极6依次层叠，构成MIM电容器结构，通过在下部电极4与上部电极6之间施加电压，可以在电介质膜5蓄积电荷。由于在本发明的电容器中上述第1端子电极11a的凹痕的深度与第2端子电极11b的凹痕的深度的差较小，因此在基板安装时不易产生电容器的倾斜、能抑制接合不充分等不良情况。
上述那样的电容器1a例如可以按以下的方式制造。
首先，准备基板2。
上述基板2没有特别限定，可优选为硅基板或砷化镓基板等半导体基板、玻璃或氧化铝等绝缘性基板。
接下来，在上述基板2上，在基板整体上形成绝缘膜3(图11(a))。
本实施方式中，上述绝缘膜3以在上述基板2上覆盖基板整体的方式设置。
上述绝缘膜3的形成例如可以通过溅射、PVD(物理蒸镀)法、CVD(化学气相沉积)法等进行。
上述绝缘膜3的厚度只要可以使基板2与在绝缘膜上形成的层绝缘，就没有特别限定，例如为0.05μm以上，优选为0.10μm以上。另外，从电容器1a的矮化的观点出发，绝缘膜3的厚度优选为10μm以下，更优选为1.0μm以下，进一步优选为0.50μm以下。
构成上述绝缘膜3的材料没有特别限定，优选举出SiO2、Si3N4、Al2O3、HfO2、Ta2O5、ZrO2等，更优选为SiO2、Si3N4或Al2O3。
接下来，在上述绝缘膜3上形成下部电极4的图案(图11(a))。
本实施方式中，上述下部电极4可以设置在上述绝缘膜3上除绝缘膜3的外缘部以外的区域。换言之，在俯视时，下部电极4设置在比基板2和绝缘膜3所占的区域更靠近内侧的区域。通过使下部电极不形成到绝缘膜和基板的端部为止，从而下部电极4在电容器1a的端面露出，可以防止与其它零件等短路。
上述下部电极4的图案形成的方法例如可通过剥离法、镀覆法、溅镀、蒸镀、照相平版印刷、蚀刻等进行。例如，图案形成可以组合溅镀、照相平版印刷和蚀刻来进行。
上述下部电极4的厚度没有特别限定，优选为0.5μm～10μm，进一步优选为1μm～6μm。通过使下部电极的厚度为0.5μm以上，可以减少电极的电阻，抑制对电容器的高频特性的影响。通过使下部电极的厚度为10μm以下，可以抑制由电极的应力导致的元件的机械强度降低，抑制电容器的变形。
作为构成上述下部电极4的材料，没有特别限定材料，优选举出Cu、Ag、Au、Al、Ni、Cr、Ti或它们的合金、或者包含它们的导电体等，更优选为Cu、Ag、Au或Al。
接下来，在上述下部电极4上形成电介质膜5(图11(b))。
本实施方式中，上述电介质膜5以覆盖上述下部电极4的方式在基板上表面整体地形成。应予说明，在之后的导通孔形成工序中，在电介质膜5形成导通孔。通过用电介质膜覆盖下部电极，从而可以防止下部电极在电容器的端面露出，防止与非目标构件进行电接触。
上述电介质膜5的形成例如可以用溅射、PVD法、CVD法等进行。
上述电介质膜5的厚度没有特别限定，优选为50nm～10μm，更优选为0.1μm～3.0μm。通过使电介质膜的厚度为50nm以上，可以提高绝缘耐性。通过使电介质膜的厚度为10μm以下，可以抑制由电介质膜的应力导致的元件的机械强度降低，抑制电容器的变形。
构成上述电介质膜5的材料没有特别限定，优选举出SiO2、Si3N4、Al2O3、HfO2、Ta2O5、ZrO2等氧化物或氮化物。
接下来，在上述电介质膜5上形成上部电极6的图案(图11(c))。该上部电极6介由上述下部电极4与电介质膜5，以至少一部分对置的方式而设置，优选为以全部对置的方式而设置。由此，得到上部电极6-电介质膜5-下部电极4的电容器结构。
上述上部电极6的图案形成的方法例如与上述下部电极4同样，例如可举出剥离法、镀覆法、溅镀、蒸镀、照相平版印刷、蚀刻等。例如，图案形成可以组合溅镀、照相平版印刷和蚀刻来进行。
上述上部电极6的厚度没有特别限定，出于与下部电极4同样的理由，优选为0.5μm～10μm，进一步优选为1μm～6μm。另外，上部电极6的厚度优选比下部电极4的厚度更薄。上部电极6的长度优选比下部电极4的长度更短。这是因为，在下部电极4的厚度薄的情况下，等效串联电阻(ESR)会变大。
构成上述上部电极6的材料没有特别限定，优选举出Cu、Ag、Au、Al、Ni、Cr、Ti或它们的合金、或者包含它们的导电体等，更优选为Cu、Ag、Au或Al。
在上述电介质膜5形成导通孔9a(图11(d))。
导通孔形成的方法例如可通过蚀刻等进行。
本实施方式中，导通孔9a在俯视时形成为四边形。换言之，对于导通孔9a，在与基板2的主面平行的面上切断的情况下的剖面形状为四边形(大致为正方形)。应予说明，本发明的电容器中，该导通孔的剖面形状没有特别限定，例如可以是圆形、椭圆形、三角形等任意的形状。
在一个方式中，导通孔9a的宽度为下述第1端子电极11a的膜厚的2倍以下，优选为1.8倍以下。另外，导通孔9a的的宽度优选为第1端子电极11a的膜厚的0.5倍以上，更优选为1.0倍以上。通过使导通孔的宽度为第1端子电极的膜厚的2倍以下，从而在形成第1端子电极时、特别是利用镀覆等各向同性的成膜方法形成的情况下，能够用第1端子电极完全填满导通孔，由此，可以提高第1端子电极的凹痕的底。通过使导通孔的宽度为第1端子电极的膜厚的0.5倍以上，从而第1端子电极的膜厚不会过度地大、能够用第1端子电极完全填满导通孔内。
在此，导通孔的“宽度”在导通孔的剖面为正方形的情况下是指对置的边间的距离，在长方形的情况下是指长边间的距离，圆形的情况下是指其直径，椭圆形的情况下是指其短径。另外，“第1端子电极的膜厚”是指形成第1端子电极时堆积的层的厚度，典型来说，是在电容器上表面形成的第1端子电极的厚度。在第1端子电极由多个层形成的情况下，“第1端子电极的膜厚”是指所有的层的厚度的合计。
本发明的电容器中，优选为导通孔的内部空间中的任一点到最近的导通孔的壁面为止的距离均为第1端子电极的膜厚以下，优选为该膜厚的0.9倍以下。通过为该构成，从而在通过镀覆等各向同性的成膜方法来形成第1端子电极的情况下，易于用第1端子电极完全地填满导通孔。
本实施方式中，导通孔9a在纵横各3列上形成合计9个，但在本发明的电容器中，该导通孔的数量没有特别限定，可以是1个，也可以是多个、例如2～10，3～9或4～6等。
接下来，在上述电介质膜5和上部电极6上形成保护层8的图案(图11(e))。
本实施方式中，端子电极11a、11b具有形成的贯通口15a、15b，上述保护层8以覆盖该贯通口以外的区域的方式而设置。贯通口15a以使上述形成的导通孔露出的方式而设置。上述贯通口15b以使上部电极6露出的方式而设置。
上述保护层8的形成例如可以用旋涂等来进行。另外，上述保护层8的图案形成的方法例如可以用照相平版印刷、蚀刻等来进行。
上述保护层8的厚度没有特别限定，优选为1μm～20μm，更优选为3μm～15μm。通过使保护层的厚度为1μm以上，从而夹着保护层8的端子电极11a、11b与下部电极4之间的容量相比于夹着电介质膜5的下部电极4与上部电极6之间的容量更小，可以使夹着保护层8的容量的电压变动、频率特性对电容器整体产生的影响变小。通过使保护层8的厚度为20μm以下，从而可以使用低粘度的保护层材料，易于控制厚度，抑制电容器容量产生偏差。
构成上述保护层8的材料没有特别限定，优选为聚酰亚胺等树脂材料。
接下来，形成第1端子电极11a和第2端子电极11b(以下，统称为“端子电极11”)的图案(图11(f))。
在此，端子电极是指提供用于将电容器与其它电气要素连接的端子面或端子部分的电极。上述第1端子电极是指从该端子面或端子部分至与下部电极4连接的部分，上述第2端子电极是指从该端子面或端子部分至与上部电极6连接的部分。端子电极可以是一个构件，也可以由多个构件构成。
本实施方式中，上述端子电极11a、11b可以在上述贯通口15a、15b和贯通口的周围的保护层8上形成。即，端子电极的外缘存在于保护层8的上表面。
上述第1端子电极11a和第2端子电极11b分别在其上表面具有由保护层的贯通口导致的凹痕14a、14b。
本发明的电容器中，第1端子电极11a的凹痕14a的深度比第2端子电极11b的凹痕14b的深度的差小。例如，上述凹痕14a的深度优选为凹痕14b的深度的1.5倍以下，更优选为1.2倍以下，进一步优选为1.1倍以下。另外，上述凹痕14a的深度优选为凹痕14b的深度的0.6倍以上，更优选为0.8倍以上，进一步优选为0.9倍以上。优选的方式中，上述凹痕14a的深度与凹痕14b的深度实质上相同，例如两者的差相对于较深一方的凹痕的深度为1％以内。通过减小第1端子电极11a的凹痕14a的深度与第2端子电极11b的凹痕14b的深度的差，从而可以不易产生在将电容器安装于基板时的倾斜、更为可靠地进行接合。
优选的方式中，第1端子电极11a实质上完全填满导通孔9a内。例如，第1端子电极11a填满导通孔9a内的空间的95％以上，更优选为98％以上，进一步优选为99％以上。在电介质膜形成导通孔，用第1端子电极填满导通孔内，从而可以提高凹痕14a的底部，充分地减少电极的电阻。
上述端子电极11a、11b的形成方法，例如可以与上述下部电极4同样地使用剥离法、镀覆法、半加成法。
构成上述端子电极11a、11b的材料没有特别限定，优选举出Cu、Ni、Ag、Au或Al。
优选的方式中，端子电极可以具有Ni、Au等镀覆层，优选为在最表面具有Au镀覆层。
优选的方式中，构成上述端子电极11a、11b的材料为比下部电极4和上部电极6的材料的电阻率更低的材料，例如为Cu或Al。
通过上述一系列工序，可以制造具有多个电容器元件的集合基板。通过对该集合基板进行背磨，从而可以使其变薄，直至期望的元件厚度。之后，通过刀片切割、隐形切割(Stealth dicing)、等离子切割等中任一种方法进行单片化。即，从集合基板切出单个电容器的尺寸。
按以上的方式，制造实施方式1涉及的电容器1a。
(第2实施方式)
将省略了第2实施方式的电容器1b的端子电极和保护层的剖面图示于图3(a)，将平面图示于图3(b)。应予说明，第2实施方式的电容器1b的端子电极和保护层与上述第1实施方式的电容器1a同样。
如图3(a)和图3(b)所示，第2实施方式的电容器1b中，除了导通孔9b的形状与导通孔9a不同以外，具有与上述第1实施方式的电容器1a同样的构成。
上述电容器1b中的导通孔9b在俯视时形成3个长方形。即，与导通孔9b的基板2的主面平行的剖面形状为长方形。导通孔9b的宽度为图3(b)中长边间的距离t。
使导通孔以其剖面为长方形的方式形成，从而第1端子电极与下部电极4的接触面积变大，电容器的Q值提高。
(第3实施方式)
将省略了第3实施方式的电容器1c的端子电极和保护层的剖面图示于图4(a)，将平面图示于图4(b)。应予说明，第3实施方式的电容器1c的端子电极和保护层与上述第1实施方式的电容器1a同样。
如图4(a)和图4(b)所示，第3实施方式的电容器1c中，除了导通孔9c的形状与导通孔9a不同以外，具有与上述第1实施方式的电容器1a同样的构成。
上述电容器1c中的导通孔9c在俯视时形成圆形，在纵横各3列形成合计9个。即，与导通孔9c的基板2的主面平行的剖面形状为圆。导通孔9c的宽度为图4(b)中圆的直径t。
通过使导通孔以其剖面为圆的方式形成，从而可以抑制电解集中和应力集中。
应予说明，本实施方式中，导通孔9c的剖面为圆，但该剖面可以为使四边形等进行倒角的形状即所谓的圆角形。
(第4实施方式)
将省略了第4实施方式的电容器1d的端子电极和保护层的剖面图示于图5(a)，将平面图示于图5(b)。应予说明，第4实施方式的电容器1d的端子电极和保护层与上述第1实施方式的电容器1a同样。
如图5(a)和图5(b)所示，第4实施方式的电容器1d中，除了导通孔9d的形状与导通孔9a不同以外，具有与上述第1实施方式的电容器1a同样的构成。
上述电容器1d中的导通孔9d在俯视时形成格子状。即，与导通孔9d的基板2的主面平行的剖面形状为格子状。该格子状也可以认为是长方形组合而成的形状。导通孔9d的宽度为图5(b)中格子的骨架的宽度t。
使导通孔以其剖面为格子状的方式形成，从而第1端子电极与下部电极4的接触面积变大，电容器的Q值提高。
(第5实施方式)
将第5实施方式的电容器1e的剖面图示于图6。
如图6所示，第5实施方式的电容器1e中，除了第1端子电极11a由端子电极的部分10e1和端子电极的部分10e2构成以外，具有与上述第1实施方式的电容器1a同样的构成。
在制造该构成的电容器1e时，可以与上部电极6同时形成部分10e1，形成与上部电极6同样厚度的部分10e1。因此，可以将第1端子电极11a的凹痕的底部抬高相当于部分10e1的厚度，使凹痕14a与凹痕14b的深度的差减小，使安装稳定性提高。另外，由于形成了与上部电极6同样厚度的部分10e1，因此凹痕14a与凹痕14b的深度的差不会受到上部电极6的厚度影响，在这一点上也是有利的。
本实施方式中，部分10e1实质上完全填满导通孔内。例如，部分10e1填满导通孔内的空间的95％以上，更优选为98％以上，进一步优选为99％以上。在电介质膜形成导通孔，用部分10e1填满导通孔内，从而可以提高第1端子电极的凹痕的底部，充分地减少电极的电阻。
上述电容器1e中的第1端子电极11a可以在与上部电极的形成同时形成部分10e1，之后，可以与第2端子电极11b同时形成部分10e2，从而形成。
优选该部分10e1使用与上部电极相同的材料、相同的方法形成。
优选的方式中，导通孔的宽度为部分10e1的膜厚的2倍以下，优选为1.8倍以下。另外，导通孔的宽度优选为部分10e1的膜厚的0.5倍以上，更优选为1.0倍以上。通过使导通孔的宽度为部分10e1的膜厚的2倍以下，从而在形成部分10e1时，特别是利用镀覆等各向同性的成膜方法形成的情况下，能够用第1端子电极完全填满导通孔，由此，可以提高部分10e1的凹痕的底。通过使导通孔的宽度为部分10e1的膜厚的0.5倍以上，从而部分10e1的膜厚不会过度地大、能够用部分10e1完全填满导通孔内。
(第6实施方式)
将第6实施方式的电容器1f的剖面图示于图7。
如图7所示，第6实施方式的电容器1f中，除了第1端子电极11a由端子电极的部分10f1和端子电极的部分10f2构成以外，具有与上述第5实施方式的电容器1e同样的构成。
在制造该构成的电容器1f时，可以与上部电极6同时形成部分10f1，形成与上部电极6同样厚度的部分10f1。因此，可以将第1端子电极11a的凹痕的底部抬高相当于部分10f1的厚度，使凹痕14a与凹痕14b的深度的差减小，使安装稳定性提高。另外，由于形成了与上部电极6同样厚度的部分10f1，因此凹痕14a与凹痕14b的深度的差不会受到上部电极6的厚度影响，在这一点上也是有利的。
进而，本实施方式中，部分10f1沿着导通孔内壁面而形成，在导通孔空间的中心部不存在。该形态例如可以通过使导通孔的宽度比部分10f1的厚度的2倍更大而得到。由于在该导通孔空间中形成部分10f2，因此部分10f1与部分10f2间的接触面积增加，接触电阻变小。
上述电容器1f中的第1端子电极11a可以在与上部电极的形成同时形成部分10e1，之后，可以与第2端子电极11b同时形成部分10e2，从而形成。
优选该部分10f1使用与上部电极相同的材料、相同的方法形成。
(第7实施方式)
将第7实施方式的电容器1g的剖面图示于图8。
如图8所示，第7实施方式的电容器1g中，除了电容器结构具有凹部12以外，具有与上述第1实施方式的电容器1a同样的构成。
通过在电容器结构中形成凹部，下部电极4-电介质膜5-上部电极6间的接触面积会变大，可以使电容器的容量增大。
上述凹部的形状没有特别限定，例如在与基板2的主面平行的面上切断的情况下的剖面形状可以是圆、椭圆、三角、正方形、长方形等任意的形状。另外，凹部的数量也没有特别限定，可以是1个或多个、例如2～10个等。
优选的方式中，上述凹部的宽度(上部电极的凹部的宽度)为第2端子电极的膜厚的2倍以下，优选为1.8倍以下。另外，凹部的宽度优选为第2端子电极的膜厚的0.5倍以上，更优选为1.0倍以上。通过使凹部的宽度为第2端子电极的膜厚的2倍以下，从而在形成第2端子电极时、特别是利用镀覆等各向同性的成膜方法形成的情况下，能够用第2端子电极完全填满凹部。
(第8实施方式)
将第8实施方式的电容器1h的剖面图示于图9。
如图9所示，第8实施方式的电容器1h中，除了在电介质膜5和上部电极6上设置耐湿膜16以外，具有与上述第1实施方式的电容器1a同样的构成。
本实施方式中，上述耐湿膜16以覆盖上述电介质膜5和上部电极6的方式设置。其中，耐湿膜16在端子电极11存在的区域中是不存在的。通过设置耐湿膜，从而可以防止水分导致的上部电极的腐蚀等，提高耐湿性，进而提高可靠性。
上述耐湿膜16的形成例如可以用溅射、CVD法等来进行。图案例如可以用照相平版印刷、蚀刻等来进行。
上述耐湿膜16的厚度没有特别限定，优选为0.5μm～10μm，更优选为1μm～3μm。通过使耐湿膜7的厚度为0.5μm以上，可以更可靠地确保耐湿性。通过使耐湿膜7的厚度为10μm以下，可以使膜应力导致的机械强度降低，防止电容器变形。
构成上述耐湿膜16的材料没有特别限定，优选举出Si3N4、SiO2的耐湿性材料。
(第9实施方式)
将第9实施方式的电容器1i的剖面图示于图10。
如图10所示，第9实施方式的电容器1i中，除了在最外层设置第2保护层13以外，具有与上述第1实施方式的电容器1a同样的构成。
通过在电容器1i的最表面设置第2保护层13，从而可以防止端子电极的焊锡损失、切割时的碎裂，进而使可靠性提高。在此，“最外层”是指设置在端子电极11露出的面的最外侧的层。
第2保护层13可以用与保护层8同样的材料和方法形成。
以上，对本发明的电容器进行了说明，但本发明的电容器可以进行各种的改变。
例如，可以在上述保护层8上形成种子层，之后形成端子电极。
通过在端子电极形成前，在保护层上形成种子层，从而可以提高端子电极的密合性。应予说明，该种子层构成端子电极的一部分。
上述种子层的形成方法例如可以通过溅射、无电解镀覆等来进行。
上述种子层的厚度没有特别限定，优选为0.5μm～10μm，更优选为1μm～3μm。通过使种子层的厚度为0.5μm以上，易于之后的端子电极的形成。通过使种子层的厚度为10μm以下，可以抑制由种子层的应力导致的元件的机械强度降低，抑制电容器的变形。
作为构成上述种子层的材料，没有特别限定材料，优选举出Ti、Cu。
产业上的可利用性
本发明的电容器的安装性高，因此优选用于各种电子设备。
符号说明
1a～1i…电容器
2…基板
3…绝缘膜
4…下部电极
5…电介质膜
6…上部电极
8…保护层
9a～9d…导通孔
10e1、10e2…端子电极的部分
10f1、10f2…端子电极的部分
11a…第1端子电极
11b…第2端子电极
12…凹部
13…第2保护层
14a、14b…凹痕
15a、15b…贯通口
16…耐湿膜
100…电容器
101…基板
102…绝缘膜
103…下部电极
104…电介质膜
105…上部电极
106…保护层
107a、107b…端子电极
108a、108b…凹痕
Claims (11)
1.一种电容器，具有：
基板、
设置在所述基板上的下部电极、
设置在所述下部电极上的电介质膜、
设置在所述电介质膜上的上部电极、
与所述下部电极连接的第1端子电极、以及
与所述上部电极连接的第2端子电极，
并且，所述下部电极、电介质膜和上部电极构成电容器结构，
其中，所述电介质膜具有导通孔，
所述导通孔内形成有所述第1端子电极，
所述电介质膜的导通孔的宽度为所述第1端子电极的膜厚的2倍以下。
2.一种电容器，具有：
基板、
设置在所述基板上的下部电极、
设置在所述下部电极上的电介质膜、
设置在所述电介质膜上的上部电极、
与所述下部电极连接的第1端子电极、以及
与所述上部电极连接的第2端子电极，
并且，所述下部电极、电介质膜和上部电极构成电容器结构，
其中，所述电介质膜具有导通孔，
所述导通孔被所述第1端子电极填埋。
3.根据权利要求1或2所述的电容器，其中，进一步具有形成于所述下部电极、所述电介质膜和所述上部电极上的保护层。
4.根据权利要求1～3中任一项所述的电容器，其中，进一步具有形成于所述电介质膜和所述上部电极上的耐湿膜。
5.根据权利要求1～4中任一项所述的电容器，其中，设置有多个所述导通孔。
6.根据权利要求1～5中任一项所述的电容器，其中，所述导通孔在俯视时为长方形。
7.根据权利要求1～6中任一项所述的电容器，其中，所述导通孔在俯视时为圆形。
8.根据权利要求1～7中任一项所述的电容器，其中，所述导通孔在俯视时为格子状。
9.根据权利要求1～8中任一项所述的电容器，其中，所述导通孔的内表面被与所述上部电极相同的材料所覆盖。
10.根据权利要求1～9中任一项所述的电容器，其中，所述导通孔被与所述上部电极相同的材料所填埋。
11.根据权利要求1～10中任一项所述的电容器，其中，所述电容器结构具有凹部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-095379 | 2019-05-21 | ||
| JP2019095379 | 2019-05-21 | ||
| PCT/JP2020/008963 WO2020235175A1 (ja) | 2019-05-21 | 2020-03-03 | キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113841230A true CN113841230A (zh) | 2021-12-24 |
Family
ID=73458757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080037071.2A Pending CN113841230A (zh) | 2019-05-21 | 2020-03-03 | 电容器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220059646A1 (zh) |
| JP (1) | JP7484903B2 (zh) |
| CN (1) | CN113841230A (zh) |
| WO (1) | WO2020235175A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024004395A1 (ja) * | 2022-06-27 | 2024-01-04 | Tdk株式会社 | 薄膜キャパシタ及びこれを備える電子回路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188265A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Ｍｉｍ型容量素子の製造方法 |
| CN101005066A (zh) * | 2006-01-19 | 2007-07-25 | 力晶半导体股份有限公司 | 半导体元件及其制造方法 |
| CN101192568A (zh) * | 2006-11-24 | 2008-06-04 | 和舰科技(苏州)有限公司 | 集成电路中“金属-绝缘体-金属”电容器结构及其制造方法 |
| JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
| JP2009295925A (ja) * | 2008-06-09 | 2009-12-17 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
| JP2017195322A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| WO2018003445A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社村田製作所 | キャパシタ |
| WO2019021827A1 (ja) * | 2017-07-26 | 2019-01-31 | 株式会社村田製作所 | キャパシタ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3257532B2 (ja) * | 1992-07-27 | 2002-02-18 | 株式会社村田製作所 | 積層電子部品の製造方法およびその特性測定方法 |
| EP1182708A3 (en) * | 2000-08-18 | 2002-03-27 | Texas Instruments Incorporated | High capacitance damascene capacitor |
| KR100684438B1 (ko) * | 2004-08-06 | 2007-02-16 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100962537B1 (ko) * | 2005-07-05 | 2010-06-14 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8379365B2 (en) * | 2009-04-28 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide metal capacitor with slot vias |
| JP5613508B2 (ja) * | 2009-09-30 | 2014-10-22 | 株式会社半導体エネルギー研究所 | レドックスキャパシタ |
| US8896521B2 (en) * | 2012-04-24 | 2014-11-25 | Qualcomm Mems Technologies, Inc. | Metal-insulator-metal capacitors on glass substrates |
| US10468187B2 (en) * | 2016-08-05 | 2019-11-05 | Samsung Electro-Mechanics Co., Ltd. | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit |
| WO2019026641A1 (ja) * | 2017-07-31 | 2019-02-07 | 株式会社村田製作所 | 薄膜コンデンサ及びその製造方法 |
-
2020
- 2020-03-03 CN CN202080037071.2A patent/CN113841230A/zh active Pending
- 2020-03-03 JP JP2021520060A patent/JP7484903B2/ja active Active
- 2020-03-03 WO PCT/JP2020/008963 patent/WO2020235175A1/ja active Application Filing
-
2021
- 2021-11-08 US US17/521,206 patent/US20220059646A1/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188265A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Ｍｉｍ型容量素子の製造方法 |
| CN101005066A (zh) * | 2006-01-19 | 2007-07-25 | 力晶半导体股份有限公司 | 半导体元件及其制造方法 |
| CN101192568A (zh) * | 2006-11-24 | 2008-06-04 | 和舰科技(苏州)有限公司 | 集成电路中“金属-绝缘体-金属”电容器结构及其制造方法 |
| JP2009010114A (ja) * | 2007-06-27 | 2009-01-15 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタ |
| JP2009295925A (ja) * | 2008-06-09 | 2009-12-17 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
| JP2017195322A (ja) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | チップコンデンサ |
| WO2018003445A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社村田製作所 | キャパシタ |
| WO2019021827A1 (ja) * | 2017-07-26 | 2019-01-31 | 株式会社村田製作所 | キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020235175A1 (zh) | 2020-11-26 |
| JP7484903B2 (ja) | 2024-05-16 |
| WO2020235175A1 (ja) | 2020-11-26 |
| US20220059646A1 (en) | 2022-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019117073A1 (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
| US11101072B2 (en) | Capacitor with limited substrate capacitance | |
| JP6856095B2 (ja) | キャパシタ | |
| US20110044011A1 (en) | Electronic component and manufacturing method thereof | |
| JP4838795B2 (ja) | 高信頼性のはんだ付けコンタクトを備えた電気的な多層構成素子 | |
| CN1783709A (zh) | 电子器件及其制造方法 | |
| US20220059290A1 (en) | Capacitor | |
| CN110098054B (zh) | 电容器组件 | |
| CN114730837A (zh) | 金属-绝缘体-金属(mim)电容器 | |
| CN113841230A (zh) | 电容器 | |
| JP6788847B2 (ja) | キャパシタ | |
| JP2017195322A (ja) | チップコンデンサ | |
| JP2018133362A (ja) | 電子部品内蔵基板 | |
| US20170338042A1 (en) | Thin-film capacitor and method of manufacturing the same | |
| JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP7439392B2 (ja) | キャパシタ | |
| JP4206293B2 (ja) | 薄膜コンデンサおよびそれを用いたコンデンサ基板 | |
| WO2018151028A1 (ja) | コンデンサ | |
| WO2022239712A1 (ja) | 半導体装置 | |
| CN108074741B (zh) | 多层薄膜电容器 | |
| WO2019208221A1 (ja) | キャパシタ集合体 | |
| JP2001345232A (ja) | 薄膜電子部品および基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |