CN108074741B - 多层薄膜电容器 - Google Patents
多层薄膜电容器 Download PDFInfo
- Publication number
- CN108074741B CN108074741B CN201711089220.6A CN201711089220A CN108074741B CN 108074741 B CN108074741 B CN 108074741B CN 201711089220 A CN201711089220 A CN 201711089220A CN 108074741 B CN108074741 B CN 108074741B
- Authority
- CN
- China
- Prior art keywords
- edge
- disposed
- central
- film capacitor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 142
- 239000010409 thin film Substances 0.000 claims abstract description 125
- 239000010408 film Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 70
- 238000000034 method Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种多层薄膜电容器，所述多层薄膜电容器包括多层主体，多个介电层以及多个第一内电极层和多个第二内电极层交替地堆叠在多层主体中，第一外电极和第二外电极设置在所述多层主体上并分别连接到所述第一内电极层和所述第二内电极层。多层薄膜电容器可包括：第一边缘过孔，连接到所述第一外电极，并设置在所述多层主体的上表面的至少一个边缘处或与所述至少一个边缘相邻设置；及第二边缘过孔，连接到所述第二外电极，并设置在所述多层主体的所述上表面的至少一个边缘处或与所述至少一个边缘相邻设置。
Description
本申请要求于2016年11月11日在韩国知识产权局(KIPO)提交的第10-2016-0149983号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层薄膜电容器。
背景技术
安装在智能电话中的下一代应用处理器与较旧的处理器相比更加地纤薄且轻。与较旧的处理器上的现存的多层陶瓷电容器(MLCC)相比，这些较新的处理器需要更纤薄且更轻的多层薄膜电容器。较新的多层薄膜电容器可利用薄膜技术研发，但是与现有的多层陶瓷电容器(MLCC)中的介电膜的数量相比，这些较新的多层薄膜电容器中包括较少量的介电层。因此，会难以制造具有较高电容的电容器。当利用薄膜技术堆叠大量介电层时，会需要在设置在每个介电层的上表面和下表面上的金属电极层之间具有低的等效串联电阻(ESR)。为了获得低的等效串联电阻(ESR)，过孔可形成为连接到金属电极层，并且多个过孔可形成在外部端子与电极层之间。
改善薄膜电容器中的内电极层与连接电极之间的电连接的稳定性和可靠性以改善薄膜电容器的连接可靠性的现有方法包括重新排布过孔的布局，但是这些方法不能提供低ESR装置。
发明内容
本公开的一方面可提供一种具有大体上较低的等效串联电阻(ESR)的多层薄膜电容器。
根据本公开的一方面，一种多层薄膜电容器可包括：多层主体，具有在长度方向上彼此相对的第一表面和第二表面、在宽度方向上彼此相对的第三表面和第四表面以及在厚度方向上彼此相对的上表面和下表面，并且具有堆叠结构，所述堆叠结构包括在所述厚度方向上交替地堆叠的多个第一内电极层和多个第二内电极层且包括介于相邻的第一内电极层和第二内电极层之间的介电层；第一外电极和第二外电极，分别连接到所述第一内电极层和所述第二内电极层；第一边缘过孔和第二边缘过孔，分别连接到所述第一外电极和所述第二外电极，并设置在所述多层主体的所述上表面的至少一个边缘处或与所述至少一个边缘相邻设置。所述第一外电极和所述第一边缘过孔可设置在所述多层主体的所述上表面的第一部分中，所述第二外电极和所述第二边缘过孔可设置在所述多层主体的所述上表面的第二部分中，所述第二部分可与所述第一部分在所述长度方向上分开。
根据本公开的另一方面，一种多层薄膜电容器可包括：多层主体，具有在长度方向上彼此相对的第一表面和第二表面、在宽度方向上彼此相对的第三表面和第四表面以及在厚度方向上彼此相对的上表面和下表面，并且具有堆叠结构，所述堆叠结构包括在所述厚度方向上交替地堆叠的多个第一内电极层和多个第二内电极层且包括介于相邻的第一内电极层和第二内电极层之间的介电层；第一外电极，连接到所述第一内电极层并设置在所述多层主体的所述上表面的第一部分中；第二外电极，连接到所述第二内电极层并设置在所述多层主体的所述上表面的第二部分中，所述第二部分与所述第一部分在所述长度方向上分开预定间距；多个第一中央过孔和多个第二中央过孔，设置在所述多层主体的所述上表面的位于所述第一部分与所述第二部分之间的中央部分中，并且分别连接到所述第一外电极和所述第二外电极；第一中央边缘过孔，在所述中央部分中设置在所述多层主体的在所述宽度方向上彼此相对的两个边缘中的第一边缘处或与所述第一边缘相邻设置，并且连接到所述第一外电极；及第二中央边缘过孔，在所述中央部分中设置在所述多层主体的与所述两个边缘中的所述第一边缘相对的第二边缘处或与所述第二边缘相邻设置，并且连接到所述第二外电极。
附图说明
附图被包括以提供进一步的理解，并且被包含在本说明书中且构成本说明书的一部分，附图示出公开的实施例，并且与描述一起用于解释公开的实施例的原理。在附图中：
图1A是根据本公开的第一示例性实施例的多层薄膜电容器的示意性平面图。
图1B是图1A的多层薄膜电容器沿着1B-1B截取的截面图。
图1C是图1A的多层薄膜电容器沿着1C-1C截取的截面图。
图2是根据本公开的第二示例性实施例的多层薄膜电容器的示意性平面图。
图3是根据本公开的第三示例性实施例的多层薄膜电容器的示意性俯视图。
图4是根据本公开的第四示例性实施例的多层薄膜电容器的示意性平面图。
图5是根据本公开的第五示例性实施例的多层薄膜电容器的示意性平面图。
图6是根据本公开的第六示例性实施例的多层薄膜电容器的示意性平面图。
图7是根据本公开的第七示例性实施例的多层薄膜电容器的示意性平面图。
图8是根据本公开的第八示例性实施例的多层薄膜电容器的示意性平面图。
图9是根据本公开的第九示例性实施例的多层薄膜电容器的示意性平面图。
图10是根据本公开的第十示例性实施例的多层薄膜电容器的示意性平面图。
图11是根据本公开的第十一示例性实施例的多层薄膜电容器的示意性平面图。
具体实施方式
在下文中，将参照附图详细描述根据本公开的示例性实施例的多层薄膜电容器。
第一示例性实施例
将参照图1A、图1B和图1C描述根据本公开的第一示例性实施例的多层薄膜电容器。
根据本公开的多层薄膜电容器可包括多层主体、设置在多层主体的上表面上的第一外电极以及具有与第一外电极的极性相反的极性且设置在多层主体的上表面上的第二外电极。
尽管未具体示出，但是多层主体可具有在长度(L)方向上彼此相对的第一表面和第二表面、在宽度(W)方向上彼此相对的第三表面和第四表面以及在厚度(T)方向上彼此相对的上表面和下表面，从而大体上具有六面体形状，但是形状不限于此。多层主体可包括在厚度方向上交替地堆叠的多个第一内电极层和多个第二内电极层，且具有介于相邻的第一内电极层和第二内电极层之间的介电层。制造多层主体的方法不限于任何特定方法。例如，薄膜堆叠法可通过在裸Si晶圆上形成SiO2层、然后顺序并重复地堆叠第一内电极层、介电层和第二内电极层来执行。第一内电极层和第二内电极层可以是或可包括包含Pt、Ir、Ru、Cu、IrO2、他们的组合等的金属型电极层，并且，介电材料可以是或可包括BaTiO3、钛酸锶钡(BST)、Pb(Zr,Ti)O3(PZT)基介电材料、Pb(Nb,Zr,Ti)O3(PNZT)基介电材料、SiO2基介电材料、他们的组合等。用作保护层的介电层可另外地形成在最外面(例如，最上面和/或最下面)的内电极层上，然后可通过涂敷由SiNx、SiO2、他们的组合等形成的绝缘膜来形成薄膜层。
图1A是多层薄膜电容器100的多层主体101的上表面的平面图。图1B是沿着图1A的1B-1B截取的多层薄膜电容器100的截面图。图1C是沿着图1A的1C-1C截取的多层薄膜电容器100的截面图。为了清楚的示出，从图1A中省略聚合物基钝化层L。
参照图1A，第一外电极11和第二外电极12、第一边缘过孔13a和13b以及第二边缘过孔14a和14b可设置在多层主体的上表面上。第一外电极11以及第一边缘过孔13a和13b可彼此连接，并且可具有彼此相同的极性。第二外电极12以及第二边缘过孔14a和14b可彼此连接，并且可具有彼此相同的极性。第一外电极11以及第一边缘过孔13a和13b可具有与第二外电极12以及第二边缘过孔14a和14b不同的极性。第一外电极11可通过第一边缘过孔13a和13b连接到第一内电极层，第二外电极12可通过第二边缘过孔14a和14b连接到第二内电极层，从而限定多层薄膜电容器的电容。
为了说明的目的，图1A示出第一外电极11中的由实线围绕的区域11E。区域11E表示多层薄膜电容器100上的未由聚合物基钝化层L覆盖且向外暴露的区域。如图1B所示，第一外电极11设置在区域11E中。类似地，第二外电极12中示出由实线围绕的区域12E。区域12E表示多层薄膜电容器100上的未由聚合物基钝化层L覆盖且向外暴露的区域。如图1B所示，第二外电极12设置在区域12E中。
参照图1B并且继续参照图1A，图1B示出了多层薄膜电容器100的多层主体101，多层主体101包括在厚度方向(图1B中的竖直方向)上交替地堆叠的多个第一内电极层和多个第二内电极层，且具有介于相邻的第一内电极层和第二内电极层之间的介电层。多个第一内电极层、多个第二内电极层以及介电层(共同地表示为105)设置在Si(或类似物)晶圆107上。钝化层L设置在主体101上，并且限定了主体101上的不包括钝化层L的区域11E和12E。如所示的，第一外电极11设置在区域11E中，第二外电极12设置在区域12E中。第一外电极11可连接到多个第一内电极层，第二外电极12可连接到多个第二内电极层。
参照图1C并且继续参照图1A和图1B，图1C示出了主体101中限定的第一边缘过孔13a的结构。第一边缘过孔13b、第二边缘过孔14a和14b可具有与第一边缘过孔13a相似的结构。
多层主体101的上表面(如图1A所见)可分为第一部分P1、第二部分P2以及中央部分P3。
第一部分P1包括其中设置有第一外电极11的区域及所述区域的外周区域，其中，外周区域包括多层主体101的上表面的在长度方向上的一个边缘以及多层主体101的上表面的在宽度方向上的两个边缘中的至少部分。
第一部分P1可包括其中设置有第一外电极11的区域以及其中设置有钝化层L的外周区域。第一外电极可包括通过过孔连接到第一内电极层的Ti/W、Ti/Cu或Ti/Al种子层以及通过镀覆法处理过的Au、Cu或化学镍金(ENIG)层。
可在第一部分P1中仅设置第一外电极11和第二外电极12中的第一外电极11，而不设置第二外电极12。
还可在第一部分P1中设置连接到第一外电极11并设置在多层主体的上表面的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)的第一边缘过孔13a和13b。第一边缘过孔13a和13b可减小多层薄膜电容器的ESR。尽管图1A示出分别设置在多层主体101的上表面的在宽度方向W上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)的第一边缘过孔13a和13b，但是在其他实施例中，第一边缘过孔13a和13b二者可设置在两个边缘中的同一边缘处或与所述同一边缘相邻设置(或沿着所述同一边缘设置)。
第一边缘过孔13a和13b可电连接到多层主体101中的第一内电极层，第一边缘过孔13a和13b的形状不限于任何特定形状。例如，第一边缘过孔13a和13b可呈锥形形状，其截面可以是圆形。可选地，第一边缘过孔13a和13b可呈台阶形状，其截面可呈多边形形状或椭圆形状。然而，第一边缘过孔13a和13b可呈如应用和设计所期望的任何形状。此外，第一边缘过孔13a和13b的形状不限于对称或非对称形状。
同时，第二部分P2包括其中设置有第二外电极12的区域，所述区域的外周部分是在多层主体101的长度方向L上与第一部分P1分开预定间距的部分。这里，外周部分可包括多层主体101的上表面的在长度方向上的一个边缘以及多层主体101的上表面的在宽度方向W上的两个边缘中的至少一些部分。
与第一部分P1类似，第二部分P2可包括其上设置有第二外电极的区域以及其上设置有钝化层L的外周区域，所述第二外电极包括通过过孔连接到第二内电极层的Ti/W、Ti/Cu或Ti/Al种子层以及通过镀覆法处理过的Au、Cu或化学镍金(ENIG)层。
可在第二部分P2中仅设置第一外电极11和第二外电极12中的第二外电极12，而不设置第一外电极11。
可在第二部分P2中进一步设置连接到第二外电极12并设置在多层主体101的上表面的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)的第二边缘过孔14a和14b。第二边缘过孔14a和14b可减小多层薄膜电容器的ESR。尽管如图1A所示，第二边缘过孔14a和14b设置在多层主体101的上表面的在宽度方向W上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)，但是在其他实施例中，第二边缘过孔14a和14b二者可设置在两个边缘中的同一边缘处或与所述同一边缘相邻设置(或沿着所述同一边缘设置)。
第二边缘过孔14a和14b可具有与上面所述的第一边缘过孔13a和13b的形状相同或不同的形状，第二边缘过孔14a和14b的形状不限于任何特定形状。
第一部分P1和第二部分P2可在长度方向L上彼此分开，中央部分P3在多层主体101的上表面上介于第一部分P1和第二部分P2之间。根据本公开的第一示例性实施例，聚合物基钝化层L可被应用到中央部分P3。
根据本公开的第一示例性实施例，由于除了第一外电极11和第二外电极12外，多层薄膜电容器100还包括第一边缘过孔13a、13b和第二边缘过孔14a、14b，因此过孔密度(例如，在给定(或单位)空间中的过孔的数量)可以较高，电容器的ESR可以较低。此外，可通过在将晶圆切割为单独的多层薄膜电容器之前在晶圆级阵列中的切割工具(例如，锯)路径所通过的多层主体101的上表面的边缘处或与所述边缘相邻(或沿着所述边缘)设置第一边缘过孔13a、13b和第二边缘过孔14a、14b来提高工艺效率。
第二示例性实施例
将参照图2描述根据本公开的第二示例性实施例的多层薄膜电容器200。多层薄膜电容器200可在一些方面与图1A中的多层薄膜电容器100类似，因此可参照其来最好地理解多层薄膜电容器200，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。
参照图2，第一外电极21和第二外电极22可设置在多层主体201的上表面上。具体来说，第一外电极21可设置在第一部分P1中，第二外电极22可设置在第二部分P2中。
根据第二示例性实施例，第一边缘过孔23c和第二边缘过孔24c可设置在多层主体201的上表面的在长度方向L上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)。第一边缘过孔23c和第二边缘过孔24c的结构可与过孔13a和13b类似。第一边缘过孔23c可连接到第一外电极21，第一边缘过孔23c可设置在其中设置有第一外电极21的第一部分P1中。第二边缘过孔24c可连接到第二外电极22，第二边缘过孔24c可设置在其中设置有第二外电极22的第二部分P2中。
由于第一边缘过孔23c和第二边缘过孔24c设置在多层主体201的上表面的在长度方向上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)，因此第一边缘过孔23c和第二边缘过孔24c可设置在相对较大的面积之上。因此，第一边缘过孔23c和第二边缘过孔24c可被构造为可在宽度方向W上延长的长边缘过孔。结果，可增大第一内电极层和第二内电极层暴露到过孔23c和24c的面积。
第三示例性实施例
将参照图3描述根据本公开的第三示例性实施例的多层薄膜电容器300。多层薄膜电容器300可在一些方面与图1A和图2中的多层薄膜电容器100和200类似，因此可参照其来最好地理解多层薄膜电容器300，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。
参照图3，第一外电极31和第二外电极32可设置在多层主体301的上表面上。具体来说，第一外电极31可设置在第一部分P1中，第二外电极32可设置在第二部分P2中。
根据第三示例性实施例，第一边缘过孔33a、33b及33c和第二边缘过孔34a、34b及34c可设置在多层主体301的上表面的在长度方向上的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)以及设置在多层主体301的在宽度方向W上的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)。第一边缘过孔33a、33b及33c和第二边缘过孔34a、34b及34c的结构可与过孔13a和13b类似。多个第一边缘过孔33a、33b及33c可连接到第一外电极31，多个第一边缘过孔33a、33b及33c可设置在其中设置有第一外电极31的第一部分P1中。多个第二边缘过孔34a、34b及34c可连接到第二外电极32，多个第二边缘过孔34a、34b及34c可设置在其中设置有第二外电极32的第二部分P2中。
第一边缘过孔33a和33b可设置在多层主体301的第一部分P1中的在宽度方向W上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)，第一边缘过孔33c可在第一部分P1中设置在多层主体301的与长度方向L垂直地延伸的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)。第一边缘过孔33a和33b可以是在长度方向L上延长的长边缘过孔，第一边缘过孔33c可以是在宽度方向W上延长的长边缘过孔。
类似地，第二边缘过孔34a和34b可设置在多层主体301的第二部分P2中的在宽度方向W上的相对边缘处或与所述相对边缘相邻设置(或沿着所述相对边缘设置)，第二边缘过孔34c可在第二部分P2中设置在多层主体301的与长度方向L垂直地延伸的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)。第二边缘过孔34a和34b可以是在长度方向L上延长的长边缘过孔，第二边缘过孔34c可以是在宽度方向W上延长的长边缘过孔。
由于根据第三示例性实施例的多层薄膜电容器300的过孔密度比根据上面描述的第一示例性实施例和/或第二示例性实施例的多层薄膜电容器100和/或200的过孔密度相对地高，因此ESR可比第一示例性实施例和/或第二示例性实施例中的ESR相对地低。
第四示例性实施例
接下来，将参照图4描述根据本公开的第四示例性实施例的多层薄膜电容器400。多层薄膜电容器400可包括与多层薄膜电容器300中的第一边缘过孔33c和第二边缘过孔34c类似的第一边缘过孔43c和第二边缘过孔44c。
根据图4所示的第四示例性实施例的多层薄膜电容器400可包括第一中央过孔45和第二中央过孔46。第一中央过孔45和第二中央过孔46的结构可与过孔13a和13b的结构类似。
参照图4，多个第一中央过孔45和多个第二中央过孔46可设置在中央部分P3中，中央部分P3在多层主体401的长度方向上介于第一部分P1与第二部分P2之间。
第一中央过孔45可连接到第一外电极41，并且可包括设置为在长度方向L上彼此分开预定间距且限定第一中央过孔组45G的一个或更多个第一中央过孔45a和45b(示出每者中的一个)。多个第一中央过孔组45G可在宽度方向W上彼此分开地设置。第一中央过孔45的数量不限于任何特定数量，并且可基于电容器的期望特性、应用和设计来选择。
第二中央过孔46可连接到第二外电极42，并且可包括设置为在长度方向L上彼此分开预定间距且限定第二中央过孔组46G的一个或更多个第二中央过孔46a和46b(示出每者中的一个)。多个第二中央过孔组46G可在宽度方向W上彼此分开地设置。如所示出的，第一中央过孔组45G和第二中央过孔组46G可在宽度方向W上交替地设置。第二中央过孔46的数量不限于任何特定数量，并且可基于电容器的期望特性、应用和设计来选择。
第一中央过孔组45G和第二中央过孔组46G可设置为在多层主体401的长度方向L上彼此偏移预定间距T。换句话说，过孔45a和46a的中心不在同一直线上(不共线)，过孔45b和46b的中心不在同一直线上(不共线)。中央过孔45和46可设置为使得空间利用率被优化。预定间距T不限于特定值，而是可基于电容器的期望特性、工艺条件等来选择。为了讨论的目的，过孔45和46的中心可意指其中在最下面的内电极层(过孔连接到最下面的内电极层)中形成过孔的区域的中心点。
接下来，将描述根据本公开的第五示例性实施例至第十一示例性实施例的多层薄膜电容器500至1100。根据第五示例性实施例至第十一示例性实施例的多层薄膜电容器500至1100可共同包括根据第四示例性实施例的多层薄膜电容器400中包括的第一中央过孔45和第二中央过孔46。多层薄膜电容器500至1100可在一些方面与上面的图1A、图2、图3和图4中的多层薄膜电容器100-400类似，因此可参照其来最好地理解多层薄膜电容器500至1100，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。
第五示例性实施例
图5是根据第五示例性实施例的多层薄膜电容器500的示意性平面图。多层薄膜电容器500可在一些方面与图1A、图2、图3和图4中的多层薄膜电容器100-400类似，因此可参照其来最好地理解多层薄膜电容器500，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。参照图5，多层薄膜电容器500可包括设置在第一部分P1中的第一外电极51、设置在第二部分P2中的第二外电极52以及设置在中央部分P3中的第一中央过孔45和第二中央过孔46。第一外电极51与第一中央过孔45可彼此连接(例如，电连接)，第二外电极52与第二中央过孔46可彼此连接(例如，电连接)。
与多层薄膜电容器400类似，第一中央过孔45可包括设置为在长度方向L上彼此分开预定间距且限定第一中央过孔组45G的一个或更多个第一中央过孔45a和45b(示出每者中的一个)。多个第一中央过孔组45G可在宽度方向W上彼此分开地设置。类似地，第二中央过孔46可包括设置为在长度方向L上彼此分开预定间距且限定第二中央过孔组46G的一个或更多个第二中央过孔46a和46b(示出每者中的一个)。多个第二中央过孔组46G可在宽度方向W上彼此分开地设置。
多层薄膜电容器500还可包括第一中央边缘过孔57和第二中央边缘过孔58。结果，多层薄膜电容器500的过孔密度较高且ESR较低。
参照图5，第一中央边缘过孔57可在中央部分P3中设置在多层主体501的在宽度方向W上彼此相对的两个边缘中的一个边缘处或与所述两个边缘中的一个边缘相邻设置(或沿着所述两个边缘中的一个边缘设置)，并且可连接到第一外电极51。第一中央边缘过孔57可位于第一中央过孔组45G的第一中央过孔45a和45b之间。第一中央边缘过孔57可在长度方向和宽度方向上与第一中央过孔45a和45b偏移预定间距。换句话说，第一中央边缘过孔57与第一中央过孔45a和45b的中心不共线。
尽管第一中央边缘过孔57示出为具有与第一中央过孔45a和45b的形状类似的形状，但是第一中央边缘过孔57以及第一中央过孔45a和45b的形状不限于此，过孔57、45a和45b可基于应用、设计和空间限制而具有期望的形状(相同或不同)。
第二中央边缘过孔58可在中央部分P3中设置在多层主体501的在宽度方向W上与具有第一中央边缘过孔57的边缘相对的边缘处或与具有第一中央边缘过孔57的边缘相对的边缘相邻设置(或沿着具有第一中央边缘过孔57的边缘相对的边缘设置)。第二中央边缘过孔58可连接到第二外电极52且位于第二中央过孔组46G的第二中央过孔46a和46b之间。第二中央边缘过孔58可在长度方向和宽度方向上与第二中央过孔46a和46b偏移预定间距。换句话说，第二中央边缘过孔58与第二中央过孔46a和46b的中心不共线。如所示出的，第一中央过孔组45G和第二中央过孔组46G可在宽度方向W上交替地设置。
尽管第二中央边缘过孔58示出为具有与第二中央过孔46a和46b的形状类似的形状，但是第二中央边缘过孔58和第二中央过孔46a和46b的形状不限于此，过孔58、46a和46b可基于应用、设计和空间限制而具有期望的形状(相同或不同)。
第六示例性实施例
将参照图6描述根据本公开的第六示例性实施例的多层薄膜电容器600。多层薄膜电容器600可在一些方面与图5中的多层薄膜电容器500类似，因此可参照其来最好地理解多层薄膜电容器600，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。图6的多层薄膜电容器600还可包括分别位于第一部分P1和第二部分P2中的第一边缘过孔63b和第二边缘过孔64a。
第一边缘过孔63b可与第一中央过孔45和第一中央边缘过孔57一起连接到第一外电极61，第二边缘过孔64a可与第二中央过孔46和第二中央边缘过孔58一起连接到第二外电极62。
第一边缘过孔63b可在第一部分P1中设置在多层主体601的在宽度方向W上彼此相对的两个边缘中的一个边缘处或与所述两个边缘中的一个边缘相邻设置(或沿着所述两个边缘中的一个边缘设置)。然而，第一边缘过孔63b的位置不限于此，第一边缘过孔63b可位于第一部分P1中的任何期望位置处。尽管第一边缘过孔63b示出为位于第一部分P1的与中央部分P3相邻的区域中并且位于多层主体601的在宽度方向W上彼此相对的两个边缘中的一个边缘处或与所述两个边缘中的一个边缘相邻(或沿着所述两个边缘中的一个边缘)，但是第一边缘过孔63b的位置不限于此。
类似地，第二边缘过孔64a可在第二部分P2中设置在多层主体601的在宽度方向W上的与具有第一边缘过孔63b的边缘相对的边缘处或与具有第一边缘过孔63b的边缘相对的边缘相邻设置(或沿着具有第一边缘过孔63b的边缘相对的边缘设置)。然而，第二边缘过孔64a的位置不限于此，第二边缘过孔64a可位于第二部分P2中的任何期望位置。尽管第二边缘过孔64a示出为位于第二部分P2的与中央部分P3相邻的区域中并且位于多层主体601的与具有第一边缘过孔63b的边缘相对的边缘处或与具有第一边缘过孔63b的边缘相对的边缘相邻设置(或沿着具有第一边缘过孔63b的边缘相对的边缘设置)，但第二边缘过孔64a的位置不限于此。
第七示例性实施例
图7示出根据本公开的第七示例性实施例的多层薄膜电容器700。多层薄膜电容器700可在一些方面与图5和图6中的多层薄膜电容器500和600类似，因此可参照其来最好地理解多层薄膜电容器700，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。多层薄膜电容器700可包括分别位于第一部分P1和第二部分P2中的作为长边缘过孔的第一边缘过孔73b和第二边缘过孔74a。
第一边缘过孔73b和第二边缘过孔74a可分别连接到第一外电极71和第二外电极72。
参照图7，第一边缘过孔73b和第二边缘过孔74a在长度方向L上的延伸可大于在宽度方向W上的延伸，因此第一边缘过孔73b和第二边缘过孔74a可具有长轴和短轴可不同的横截面形状。结果，第一边缘过孔73b和第二边缘过孔74a的第一内电极层和第二内电极层所暴露到其的面积可相对较大。
第八示例性实施例
图8示出根据本公开的第八示例性实施例的多层薄膜电容器800。多层薄膜电容器800可在一些方面与图5-图7中的多层薄膜电容器500-700类似，因此可参照其来最好地理解多层薄膜电容器800，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。除了第一外电极81和第一中央过孔45外，多层薄膜电容器800还可包括连接到第一外电极81的第一边缘过孔83c和第一中央边缘过孔57，并且除了第二外电极82和第二中央过孔46外，多层薄膜电容器800还可包括连接到第二外电极82的第二边缘过孔84c和第二中央边缘过孔58。
参照图8，第一边缘过孔83c可在第一部分P1中设置在多层主体801的沿着宽度方向W延伸的上边缘处或与所述上边缘相邻设置(或沿着所述上边缘设置)。第一边缘过孔83c可以是在宽度方向上延长的长边缘过孔。多层薄膜电容器800还可包括第二边缘过孔84c，第二边缘过孔84c在第二部分P2中设置在多层主体801的与具有第一边缘过孔83c的上边缘相对的下边缘处或与所述下边缘相邻设置。第二边缘过孔84c可以是在宽度方向W上延长的长边缘过孔。
第九示例性实施例
图9示出根据本公开的第九示例性实施例的多层薄膜电容器900。多层薄膜电容器900可在一些方面与图5-图8中的多层薄膜电容器500-800类似，因此可参照其来最好地理解多层薄膜电容器900，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。多层薄膜电容器900可包括如上面描述的图6的多层薄膜电容器600中的第一边缘过孔63b和第二边缘过孔64a。多层薄膜电容器900还可包括如图8的多层薄膜电容器800中的第一边缘过孔83c和第二边缘过孔84c。
与多层薄膜电容器600和800相比，多层薄膜电容器900具有相对较高的过孔密度，从而多层薄膜电容器900可具有较低的ESR。
第十示例性实施例
图10示出根据本公开的第十示例性实施例的多层薄膜电容器1000。多层薄膜电容器1000可在一些方面与图5-图9中的多层薄膜电容器500-900类似，因此可参照其来最好地理解多层薄膜电容器1000，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。多层薄膜电容器1000可包括如上面描述的图7的多层薄膜电容器700中的第一边缘过孔73b和第二边缘过孔74a。多层薄膜电容器1000还可包括如上面所述的图8的多层薄膜电容器800中的第一边缘过孔83c和第二边缘过孔84c。
与多层薄膜电容器700和800相比，多层薄膜电容器1000具有相对较高的过孔密度，从而多层薄膜电容器1000可具有较低的ESR。
第十一示例性实施例
图11示出根据本公开的第十一示例性实施例的多层薄膜电容器1100。多层薄膜电容器1100可在一些方面与图3-图10中的多层薄膜电容器300-1000类似，因此可参照其来最好地理解多层薄膜电容器1100，其中，相同的标号指示相同的组件，并且不再对相同的组件进行详细的描述。如所示出的，在多层薄膜电容器1100中，过孔可设置在多层主体1101的上表面的所有边缘处或与所述所有边缘相邻设置(或沿着所述所有边缘设置)。
多层薄膜电容器1100可包括第一外电极111以及如图3的多层薄膜电容器300中的设置在第一部分P1中且连接到第一外电极111的多个第一边缘过孔33a、33b和33c。多层薄膜电容器1100还可包括第二外电极112以及如图3的多层薄膜电容器300中的设置在第二部分P2中且连接到第二外电极112的多个第二边缘过孔34a、34b和34c。中央部分P3可介于第一部分P1与第二部分P2之间，并且包括在宽度方向W上彼此分开地设置的多个第一中央过孔组45G。每个第一中央过孔组45G可包括设置为在长度方向L上彼此分开预定间距的一个或更多个第一中央过孔45a和45b(示出每者中的一个)。中央部分P3还可包括在宽度方向W上彼此分开地设置的多个第二中央过孔组46G。第一中央过孔组45G和第二中央过孔组46G可在宽度方向上交替地设置。每个第二中央过孔组46G可包括设置为在长度方向L上彼此分开预定间距的一个或更多个第二中央过孔46a和46b(示出每者中的一个)。第一中央过孔组45G和第二中央过孔组46G可设置为在长度方向L上偏移。换句话说，过孔45a和46a的中心不共线，过孔45b和46b的中心不共线。中央部分P3可包括第一中央边缘过孔57和第二中央边缘过孔58，第一中央边缘过孔57和第二中央边缘过孔58分别连接到第一外电极111和第二外电极112并且彼此相对地设置在多层主体1101的在宽度方向W上彼此相对的边缘处或与所述边缘相邻。
根据所述的第一示例性实施例至第十一示例性实施例的多层薄膜电容器100-1100包括设置在多层主体的边缘处或与所述边缘相邻设置(或沿着所述边缘设置)的过孔，结果，与根据现有技术的薄膜电容器相比，多层薄膜电容器可具有低的ESR特性。通常，随着多层薄膜电容器中的过孔的数量增加，多层薄膜电容器中的ESR减小。以示例的方式，由于与多层薄膜电容器100-1000中的过孔的数量相比，多层薄膜电容器1100具有最大数量的过孔，因此与多层薄膜电容器100-1000的ESR相比，多层薄膜电容器1100可具有最小的ESR。
如上所阐述的，根据本公开的示例性实施例，公开了通过增加过孔的数量而用于减小ESR的多层薄膜电容器构造。
虽然上面已经示出和描述了示例性实施例，但是对本领域技术人员将显而易见的是，在不脱离如由所附的权利要求限定的本公开的范围的情况下，可以对做出修改和变型。
Claims (13)
1.一种多层薄膜电容器，包括：
多层主体，具有在长度方向上彼此相对的第一表面和第二表面、在宽度方向上彼此相对的第三表面和第四表面以及在厚度方向上彼此相对的上表面和下表面，并且具有堆叠结构，所述堆叠结构包括在所述厚度方向上交替地堆叠的多个第一内电极层和多个第二内电极层且包括介于相邻的第一内电极层和第二内电极层之间的介电层；
第一外电极，连接到所述多个第一内电极层并设置在所述多层主体的所述上表面的第一部分中；
第二外电极，连接到所述多个第二内电极层并设置在所述多层主体的所述上表面的第二部分中，所述第二部分在所述长度方向上与所述第一部分分开预定间距；
第一边缘过孔，连接到所述第一外电极并在所述第一部分中设置在所述多层主体的所述上表面的至少一个边缘处；
第二边缘过孔，连接到所述第二外电极并在所述第二部分中设置在所述多层主体的所述上表面的至少一个边缘处，及
多个第一中央过孔和多个第二中央过孔，位于所述多层主体的所述上表面的中央部分中，所述中央部分设置在所述第一部分和所述第二部分之间，其中，
所述多个第一中央过孔连接到所述第一外电极，
所述多个第二中央过孔连接到所述第二外电极，并且
所述多个第一中央过孔和所述多个第二中央过孔在所述宽度方向上交替地设置。
2.根据权利要求1所述的多层薄膜电容器，其中，所述多个第一中央过孔与所述多个第二中央过孔在所述长度方向上偏移预定间距。
3.根据权利要求1所述的多层薄膜电容器，其中，所述第一边缘过孔在所述第一部分中设置在所述多层主体的在所述宽度方向上彼此相对的两个边缘中的至少一个边缘处或与所述两个边缘中的至少一个边缘相邻设置。
4.根据权利要求1所述的多层薄膜电容器，其中，所述第二边缘过孔在所述第二部分中设置在所述多层主体的在所述宽度方向上彼此相对的两个边缘中的至少一个边缘处或与所述两个边缘中的至少一个边缘相邻设置。
5.根据权利要求1所述的多层薄膜电容器，其中，所述第一边缘过孔在所述第一部分中设置在所述多层主体的设置在所述长度方向上的边缘处或与所述边缘相邻设置。
6.根据权利要求1所述的多层薄膜电容器，其中，所述第二边缘过孔在所述第二部分中设置在所述多层主体的设置在所述长度方向上的边缘处或与所述边缘相邻设置。
7.一种多层薄膜电容器，包括：
多层主体，具有在长度方向上彼此相对的第一表面和第二表面、在宽度方向上彼此相对的第三表面和第四表面以及在厚度方向上彼此相对的上表面和下表面，并且具有堆叠结构，所述堆叠结构包括在所述厚度方向上交替地堆叠的多个第一内电极层和多个第二内电极层且包括介于相邻的第一内电极层和第二内电极层之间的介电层；
第一外电极，连接到所述多个第一内电极层并设置在所述多层主体的所述上表面的第一部分中；
第二外电极，连接到所述多个第二内电极层并设置在所述多层主体的所述上表面的第二部分中，所述第二部分与所述第一部分在所述长度方向上分开预定间距；
多个第一中央过孔和多个第二中央过孔，设置在所述多层主体的所述上表面的位于所述第一部分与所述第二部分之间的中央部分中，并且分别连接到所述第一外电极和所述第二外电极；
第一中央边缘过孔，在所述中央部分中设置在所述多层主体的在所述宽度方向上彼此相对的两个边缘中的第一边缘处，并且连接到所述第一外电极；及
第二中央边缘过孔，在所述中央部分中设置在所述多层主体的与所述两个边缘中的所述第一边缘相对的第二边缘处，并且连接到所述第二外电极。
8.根据权利要求7所述的多层薄膜电容器，所述多层薄膜电容器还包括第一边缘过孔，所述第一边缘过孔连接到所述第一外电极，所述第一边缘过孔在所述第一部分中设置在以下边缘中的至少一个边缘处或者与所述至少一个边缘相邻设置：所述多层主体的在所述宽度方向上彼此相对的所述第一边缘和所述第二边缘以及所述多层主体的设置在所述长度方向上的边缘。
9.根据权利要求7所述的多层薄膜电容器，所述多层薄膜电容器还包括第二边缘过孔，所述第二边缘过孔连接到所述第二外电极，所述第二边缘过孔在所述第二部分中设置在以下边缘中的至少一个边缘处或者与所述至少一个边缘相邻设置：所述多层主体的在所述宽度方向上彼此相对的所述第一边缘和所述第二边缘以及所述多层主体的设置在所述长度方向上的边缘。
10.根据权利要求7所述的多层薄膜电容器，其中，所述第一中央过孔与所述第二中央过孔在所述宽度方向上交替地设置，所述第一中央过孔与所述第二中央过孔在所述长度方向上偏移预定间距。
11.根据权利要求7所述的多层薄膜电容器，其中，所述第一中央边缘过孔设置在相邻的第一中央过孔之间，所述第一中央过孔设置为在所述长度方向上彼此分开预定间距。
12.根据权利要求7所述的多层薄膜电容器，其中，所述第二中央边缘过孔设置在相邻的第二中央过孔之间，所述第二中央过孔设置为在所述长度方向上彼此分开预定间距。
13.根据权利要求7所述的多层薄膜电容器，其中，所述第一中央边缘过孔设置为与和其相邻的所述第一中央过孔在所述长度方向和所述宽度方向上偏移预定间距，所述第二中央边缘过孔设置为与和其相邻的所述第二中央过孔在所述长度方向和所述宽度方向上偏移预定间距。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2016-0149983 | 2016-11-11 | ||
| KR1020160149983A KR101933414B1 (ko) | 2016-11-11 | 2016-11-11 | 다층 박막 커패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108074741A CN108074741A (zh) | 2018-05-25 |
| CN108074741B true CN108074741B (zh) | 2020-03-27 |
Family
ID=62108029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711089220.6A Active CN108074741B (zh) | 2016-11-11 | 2017-11-08 | 多层薄膜电容器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10418179B2 (zh) |
| KR (1) | KR101933414B1 (zh) |
| CN (1) | CN108074741B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100492560C (zh) * | 2000-04-14 | 2009-05-27 | 松下电器产业株式会社 | 叠层体,电容器,电子零件及其制造方法和制造装置 |
| EP2924730A1 (en) * | 2014-03-25 | 2015-09-30 | Ipdia | Capacitor structure |
| CN105469985A (zh) * | 2014-09-30 | 2016-04-06 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3489729B2 (ja) | 1999-11-19 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
| KR20060134277A (ko) | 2005-06-22 | 2006-12-28 | 삼성전기주식회사 | 내장형 상하전극 적층부품 및 그의 제조 방법 |
| JP2008294008A (ja) | 2005-07-15 | 2008-12-04 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
| JP4930602B2 (ja) | 2007-12-14 | 2012-05-16 | 株式会社村田製作所 | 薄膜積層キャパシタの製造方法 |
| US9076600B2 (en) | 2012-03-27 | 2015-07-07 | Tdk Corporation | Thin film capacitor |
| KR101380309B1 (ko) * | 2012-05-23 | 2014-04-02 | 주식회사 동부하이텍 | 커패시터 및 그 형성 방법 |
| JP2014011419A (ja) * | 2012-07-03 | 2014-01-20 | Taiyo Yuden Co Ltd | コンデンサ |
| JP6430686B2 (ja) | 2012-10-30 | 2018-11-28 | 株式会社村田製作所 | 薄膜キャパシタおよびその製造方法 |
| KR20160000753A (ko) | 2014-06-25 | 2016-01-05 | 삼성전기주식회사 | 박막형 커패시터 소자 및 이의 제조 방법 |
| WO2016158228A1 (ja) | 2015-04-02 | 2016-10-06 | 太陽誘電株式会社 | 薄膜キャパシタ |
| KR101792414B1 (ko) | 2016-05-19 | 2017-11-01 | 삼성전기주식회사 | 박막 커패시터 및 그 제조방법 |
-
2016
- 2016-11-11 KR KR1020160149983A patent/KR101933414B1/ko active IP Right Grant
-
2017
- 2017-08-14 US US15/676,425 patent/US10418179B2/en active Active
- 2017-11-08 CN CN201711089220.6A patent/CN108074741B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100492560C (zh) * | 2000-04-14 | 2009-05-27 | 松下电器产业株式会社 | 叠层体,电容器,电子零件及其制造方法和制造装置 |
| EP2924730A1 (en) * | 2014-03-25 | 2015-09-30 | Ipdia | Capacitor structure |
| CN105469985A (zh) * | 2014-09-30 | 2016-04-06 | 株式会社村田制作所 | 陶瓷电子部件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101933414B1 (ko) | 2018-12-28 |
| CN108074741A (zh) | 2018-05-25 |
| KR20180052879A (ko) | 2018-05-21 |
| US10418179B2 (en) | 2019-09-17 |
| US20180137983A1 (en) | 2018-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468187B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| US10867752B2 (en) | Capacitor and method of manufacturing the same | |
| KR101024652B1 (ko) | 캐패시터 구조체 | |
| CN108022754B (zh) | 多层薄膜电容器 | |
| CN108807669B (zh) | 电容器和具有该电容器的板 | |
| US11197372B2 (en) | Capacitor having through hole structure and manufacturing method therefor | |
| JPWO2016158228A1 (ja) | 薄膜キャパシタ | |
| US10529495B2 (en) | Thin-film capacitor | |
| US20190172646A1 (en) | Multilayer capacitor | |
| US10381337B2 (en) | Capacitor | |
| US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| US10332682B2 (en) | Thin-film capacitor having vias connected to respective electrode layers | |
| CN108074741B (zh) | 多层薄膜电容器 | |
| US10199166B2 (en) | Capacitor | |
| US10297389B2 (en) | Thin-film capacitor having asymmetric shaped vias | |
| US10199167B2 (en) | Thin-film ceramic capacitor | |
| KR101872613B1 (ko) | 다층 박막 커패시터 | |
| JP2018206839A (ja) | 薄膜コンデンサ | |
| US10319526B2 (en) | Thin-film capacitor | |
| JP5461128B2 (ja) | スタック型ｍｉｍキャパシタおよびその製造方法 | |
| JP2007013211A (ja) | 半導体装置 | |
| CN113841211B (zh) | 电容器 | |
| KR102345117B1 (ko) | 적층형 커패시터 | |
| KR101853196B1 (ko) | 박막 커패시터 | |
| JP2022162417A (ja) | 薄膜キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |