WO2019026771A1 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
WO2019026771A1
WO2019026771A1 PCT/JP2018/028129 JP2018028129W WO2019026771A1 WO 2019026771 A1 WO2019026771 A1 WO 2019026771A1 JP 2018028129 W JP2018028129 W JP 2018028129W WO 2019026771 A1 WO2019026771 A1 WO 2019026771A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon nitride
capacitor
substrate
film
lower electrode
Prior art date
Application number
PCT/JP2018/028129
Other languages
English (en)
French (fr)
Inventor
弘 松原
泉谷　淳子
真臣 原田
武史 香川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2019026771A1 publication Critical patent/WO2019026771A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Definitions

  • the present invention relates to a capacitor.
  • MIM Metal Insulator Metal
  • the MIM capacitor is a capacitor having a parallel plate structure in which an insulator is sandwiched between a lower electrode and an upper electrode.
  • Patent Document 1 discloses a technique for providing a thin film capacitor (thin film MIM capacitor) capable of sufficiently improving the electrical characteristics and functions.
  • the lower electrode 3, the dielectric film 4, the upper electrodes 5A and 5B, the third electrode 6, the protective layer 7, and the terminal electrode 8 are sequentially stacked on the substrate 2 (Summary).
  • Patent Document 1 by providing the third electrode 6 electrically connected to the lower electrode 3, the cross-sectional area of the current path is increased, the series equivalent resistance (ESR) is reduced, and the Q value is improved.
  • ESR series equivalent resistance
  • Patent Document 1 exemplifies a SiN film as a material of the dielectric film 4 (paragraph 0026).
  • Si 3 N 4 When a silicon nitride film is used as the dielectric layer thin film, its composition is generally Si 3 N 4 .
  • Si 3 N 4 film when the Si 3 N 4 film is formed directly on the lower electrode, many defects exist in the Si 3 N 4 film, and there is a problem that the Q value does not become sufficiently high. This problem may occur similarly when depositing a Si 3 N 4 film directly on the substrate.
  • the present invention has been made in view of such circumstances, and it is an object of the present invention to provide a capacitor having an improved Q value when a silicon nitride film is used as a dielectric film.
  • a capacitor according to one aspect of the present invention includes a substrate, a lower electrode formed on the substrate, a dielectric film formed on the substrate or the lower electrode, and an upper portion formed on the dielectric film.
  • the dielectric film is composed of two or more layers of silicon nitride films having different composition ratios of Si atoms and N atoms, and the composition of Si atoms and N atoms in the silicon nitride film layer on the lower electrode side The ratio Si / N is larger than the Si / N composition ratio of the silicon nitride film layer on the upper electrode side.
  • FIG. 7 is a process cross-sectional view of the capacitor in accordance with the embodiment;
  • FIG. 7 is a process cross-sectional view of the capacitor in accordance with the embodiment;
  • FIG. 7 is a process cross-sectional view of the capacitor in accordance with the embodiment;
  • FIG. 7 is a process cross-sectional view of the capacitor in accordance with the embodiment;
  • FIG. 7 is a process cross-sectional view of the capacitor in accordance with the embodiment;
  • FIG. 1 is a cross-sectional view of a capacitor according to the present embodiment.
  • FIG. 2 is a cross-sectional view showing the details of the dielectric film.
  • An insulating film 2 is formed on the substrate 1, and a lower electrode 3 is formed on the insulating film 2.
  • a dielectric film 4 covering the lower electrode 3 is formed on the insulating film 2 and the lower electrode 3.
  • An upper electrode 5 is formed on a part of the dielectric film 4.
  • a protective layer 6 is formed on the dielectric film 4 and the upper electrode 5, and an opening 6 a for exposing the upper electrode 5 and an opening 6 b for exposing a part of the lower electrode 3 are formed in the protective layer 6. It is done.
  • a first terminal electrode 7a and a second terminal electrode 7b are formed on the protective layer 6 so as to embed the openings 6a and 6b of the protective layer 6, respectively.
  • the first terminal electrode 7 a is connected to the upper electrode 5, and the second terminal electrode 7 b is connected to the lower electrode 3.
  • the first terminal electrode 7a and the second terminal electrode 7b are simply referred to as the terminal electrode 7 when it is not necessary to distinguish them.
  • the dielectric film 4 of the capacitor is composed of two or more layers of silicon nitride films having different composition ratios of Si atoms and N atoms.
  • the composition ratio Si / N of Si atoms and N atoms in the silicon nitride film layer 4a on the lower electrode 3 side is larger than the Si / N composition ratio of the silicon nitride film layer 4b on the upper electrode 5 side.
  • FIG. 2 shows the case of a two-layer silicon nitride film, three or more layers may be used. In the case of three or more layers, the Si / N composition ratio of the silicon nitride film of each layer is preferably larger as the layer is closer to the lower electrode.
  • the Si / N composition ratio of the silicon nitride film can be quantified by an analysis method such as SIMS (Secondary Ion Mass Spectrometry), for example.
  • SIMS Single Ion Mass Spectrometry
  • the defect density in the film of the silicon nitride film is reduced as described later, and the Q value of the capacitor is improved.
  • an example of the material and thickness of each layer which comprises the capacitor of this embodiment is demonstrated.
  • the material of the substrate 1 is not limited, but a semiconductor substrate such as a silicon substrate or a gallium arsenide substrate, or an insulating substrate such as glass or alumina is preferable.
  • the length of the long side of the substrate 1 is 200 ⁇ m to 600 ⁇ m, and the length of the short side is 100 ⁇ m to 300 ⁇ m.
  • the thickness of the substrate is not limited, but is preferably 100 ⁇ m or more and 300 ⁇ m or less. If the thickness of the substrate is smaller than 100 ⁇ m, the mechanical strength of the substrate is weakened, and therefore, in the manufacture of a capacitor described later, the wafer may be cracked or chipped during back grinding or dicing.
  • the thickness of the substrate When the thickness of the substrate is thicker than 300 ⁇ m, it becomes thicker than the vertical and horizontal lengths of the capacitor, which makes it difficult to handle the capacitor during mounting. Further, the thickness of the entire capacitor including the substrate is preferably 100 ⁇ m or more and 300 ⁇ m or less.
  • the material of the insulating film 2 is not limited, an insulating film made of SiO 2 , SiN, Al 2 O 3 , HfO 2 , Ta 2 O 5 , ZrO 2 or the like is preferable.
  • the thickness of the insulating film is not limited, but it is preferable that the thickness be 0.1 ⁇ m or more as long as the substrate and the capacitor formed on the substrate can be insulated.
  • the material of the lower electrode 3 is not limited, but a metal made of Cu, Ag, Au, Al, Ni, Cr, Ti or the like or a conductor containing these metals is preferable.
  • the thickness of the lower electrode is not limited, but is preferably 0.5 ⁇ m to 10 ⁇ m, and more preferably 1 ⁇ m to 6 ⁇ m. When the thickness of the lower electrode is smaller than 0.5 ⁇ m, the resistance of the electrode is increased to affect the high frequency characteristics of the capacitor. When the lower electrode thickness is larger than 10 ⁇ m, the stress of the electrode weakens the mechanical strength of the device, and the capacitor may be distorted.
  • the dielectric film 4 is composed of two or more layers of silicon nitride films having different composition ratios of Si atoms and N atoms, as shown in FIG.
  • the composition ratio Si / N of Si atoms and N atoms in the silicon nitride film layer 4a on the lower electrode 3 side is larger than the Si / N composition ratio of the silicon nitride film layer 4b on the upper electrode 5 side.
  • FIG. 2 shows a clear boundary between the silicon nitride film layer 4a and the silicon nitride film layer 4b, the boundary between the layers may not be present.
  • There may be another dielectric film such as a silicon oxide film between the lower electrode 3 and the dielectric film 4.
  • the composition ratio Si / N of silicon atoms to nitrogen atoms in the first silicon nitride film layer 4a (lower electrode side) is larger than 0.75, preferably 1.0 or more, and the film thickness is 5 nm or more and less than 100 nm. preferable.
  • the Si / N composition ratio is 0.75 or less, the effect of reducing the defect density is weak.
  • the film thickness is smaller than 5 nm, the effect of reducing the defect density in the film described later is reduced.
  • the film thickness is 100 nm or more, it is difficult to achieve both the size reduction and the capacity increase of the capacitor.
  • the electrode area is limited by the element size.
  • the composition ratio Si / N of silicon atoms to nitrogen atoms in the second layer (upper electrode side) of the silicon nitride film layer 4b is smaller than the Si / N composition ratio of the first layer silicon nitride film layer 4a.
  • the film thickness of the second silicon nitride film layer 4 b is preferably 50 nm or more and 3 ⁇ m or less. When the film thickness is smaller than 50 nm, the insulation resistance is deteriorated. In addition, when the film thickness is larger than 3 ⁇ m, the mechanical stress of the element is weakened by the film stress, and the element is distorted.
  • the silicon nitride film can be formed by a sputtering method or a CVD method.
  • the material of the upper electrode 5 is not limited, but a metal made of Cu, Ag, Au, Al, Ni, Cr, Ti or the like or a conductor containing such a metal is preferable.
  • the thickness of the upper electrode 5 is not limited, but is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, more preferably 2 ⁇ m or more and 6 ⁇ m or less, for the same reason as the lower electrode 3.
  • the thickness of the lower electrode 3 is preferably thicker than the thickness of the upper electrode 5.
  • the length of the lower electrode 3 is longer than the length of the upper electrode 5. Therefore, when the thickness of the lower electrode 3 is thin, the equivalent series resistance (ESR) becomes large.
  • the material of the protective layer 6 is not particularly limited, but a resin material such as polyimide is preferable.
  • the thickness of the protective layer 6 is not limited, but is preferably 1 ⁇ m to 20 ⁇ m. When the thickness of the protective layer is smaller than 1 ⁇ m, the capacitance between the first terminal electrode 7 a sandwiching the protective layer 6 and the lower electrode 3 is the capacitance between the lower electrode 3 and the upper electrode 5 sandwiching the dielectric film 4. The voltage fluctuation and the frequency characteristic of the capacitance sandwiching the protective layer 6 affect the entire capacitor. If the thickness of the protective layer 6 is to be thicker than 20 ⁇ m, a high viscosity protective layer material is required, which makes it difficult to control the thickness, which causes a variation in capacitor capacitance.
  • the peripheral edge of the protective layer 6 may be located between the end of the diced substrate 1 and the side wall of the dielectric film 4 covering the lower electrode 3 when viewed from the top.
  • the dielectric film thickness of the side wall portion of the lower electrode 3 may be thin or not deposited in the step portion, and when the capacitor according to the present embodiment is solder-mounted, the solder and the lower electrode 3 contact Can be avoided.
  • the material of the terminal electrode 7 is not limited, but is preferably a material having a lower resistivity than the materials of the lower electrode 3 and the upper electrode 5 and is preferably a metal made of Cu, Al or the like. This is because it is possible to reduce the resistance.
  • the outermost surface of the terminal electrode 7 may be Au or Sn.
  • the defect density of the silicon nitride film 4 which is a dielectric film can be reduced by forming the silicon nitride film layer 4a having a large Si / N composition ratio on the lower electrode side (in the initial stage of film formation). Can be improved.
  • the reason is as follows.
  • the silicon nitride film is an amorphous film composed of Si atoms and N atoms, but it is considered that the defect density of the silicon nitride film increases as the addition amount of N atoms which are hetero atoms to the Si atoms increases.
  • the density of defects in the film in the silicon nitride film near the lower electrode / silicon nitride film interface can be reduced by decreasing the N atomic weight of the layer near the lower electrode 3, ie, the silicon nitride film layer at the initial stage of film formation (Si / N increased). Is considered to be reduced. Furthermore, since there are few defects in the first silicon nitride film layer 4a (film having a large Si / N composition ratio), the first silicon nitride film layer 4b having a small Si / N composition ratio is also formed. It is considered that the defect density in the film is reduced as compared with the case where there is no. From the above, the defect density of the entire silicon nitride film is reduced, the dielectric loss is reduced, and the Q value of the capacitor is improved.
  • One type is a production example of the first embodiment, which is a laminated structure of two silicon nitride films having different Si / N composition ratios.
  • the other two types are respectively composed of only the dielectric silicon nitride film layer on the upper electrode side of the above production example and only the dielectric silicon nitride film layer on the lower electrode side of the above production example ing.
  • the film thickness was made equal to that of the production example of the first embodiment.
  • the three types of capacitors were manufactured under the same conditions except for the dielectric silicon nitride film layer.
  • the dielectric film is constituted only by the silicon nitride film having a large Si / N composition ratio, and the band gap is small, so the leakage current is large to a fatal level as a capacitor.
  • the leak current is large, the Q value is improved as compared to Comparative Example 1, and the in-film defect density reduction in the silicon nitride film having a large Si / N composition ratio and the Q The effect of value improvement is suggested.
  • the film stress as the whole silicon nitride film is relaxed, and the mechanical strength of the device is improved.
  • the film stress of the entire silicon nitride film is alleviated, whereby the occurrence of cracks is suppressed and the reliability of the device is improved.
  • the reason is as follows.
  • the film stress of the silicon nitride film changes depending on the composition ratio of Si atoms to N atoms, shifts in the compression direction as the Si / N composition ratio increases, and shifts in the tension direction as the Si / N composition ratio decreases. Do.
  • the silicon nitride film layer 4a having a large Si / N composition ratio and the silicon nitride film layer 4b having a small Si / N composition ratio are stacked, film stress in each layer is canceled, and the silicon nitride film as a whole is formed. The film stress is relieved.
  • the presence of the silicon nitride film layer 4a having a large Si / N composition ratio can prevent corrosion of the lower electrode 3 due to moisture, and the long-term reliability of the device can be improved.
  • the silicon nitride film layer is a dielectric film and also has a function as a moisture resistant film of the lower electrode 3.
  • a silicon nitride film having a large Si / N composition ratio has a high effect of suppressing moisture permeation (this Is described together with an example in the patent document "JP-A-2013-34230", and hence the moisture resistance of the lower electrode 3 is improved by the presence of the silicon nitride film layer 4a having a large Si / N composition ratio. It is.
  • the insulating film 2 is formed on the substrate 1.
  • the insulating film 2 is preferably an insulating film made of SiO 2 , SiN, or Al 2 O 3 .
  • the insulating film 2 can be formed by a sputtering method or a CVD (chemical vapor deposition) method.
  • the thickness of the insulating film 2 is preferably 0.1 ⁇ m or more.
  • a pattern of the lower electrode 3 is formed on the insulating film 2.
  • the lower electrode 3 for example, a metal made of Cu, Ag, Au, Al, or a conductor containing these is deposited.
  • the thickness of the lower electrode 3 is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 2 to 6 ⁇ m.
  • a semi-additive method is used. In the semi-additive process, a seed layer is formed by sputtering or electroless plating, a resist pattern that opens a part of the seed layer is formed by photolithography, and a lower electrode material is formed in the opening by electroless plating. The resist is stripped and finally the seed layer at the portion where the lower electrode material is not formed is removed.
  • the dielectric film 4 is formed on the entire surface of the substrate including the region of the lower electrode 3, and patterning is performed to form an opening 4c for exposing a part of the dielectric film 4.
  • the patterning is performed by, for example, photolithography and etching.
  • dielectric film 4 is formed of two or more silicon nitride film layers 4a and 4b having different composition ratios of Si atoms and N atoms. Specifically, the composition ratio Si / N of Si atoms to N atoms in the silicon nitride film layer 4a on the lower electrode 3 side is larger than the Si / N composition ratio of the silicon nitride film layer 4b on the upper electrode 5 side. Dielectric film 4 is formed.
  • Such a dielectric film can be formed by sputtering or CVD.
  • the composition of Si and N is mainly performed by changing the mixing ratio of the Si material gas and the N material gas.
  • SiH 4 is used as the Si material gas
  • N 2 , NH 3 , or a mixed gas thereof is used as the N material gas.
  • a pattern of the upper electrode 5 is formed on a part of the dielectric film 4.
  • the upper electrode 5 for example, a metal made of Cu, Ag, Au, Al or a conductor containing these is deposited.
  • the thickness of the upper electrode 5 is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 2 to 6 ⁇ m.
  • a semi-additive method is used.
  • the protective layer 6 is deposited and patterned to form an opening 6 a for exposing the upper electrode 5 in the protective layer 6 and an opening 6 b for exposing the dielectric film 4.
  • a resin material such as polyimide is deposited.
  • the thickness of the protective layer 6 is preferably 1 to 20 ⁇ m.
  • a resist pattern is formed on the protective layer 6 by photolithography, and unnecessary portions of the protective layer 6 are etched using the resist pattern as a mask.
  • first terminal electrode 7a and the second terminal electrode 7b are formed to embed the openings 6a and 6b of the protective layer 6, respectively.
  • the first terminal electrode 7 a and the second terminal electrode 7 b are formed only in the formation region of the lower electrode 3.
  • the first terminal electrode 7a and the second terminal electrode 7b are formed only on the upper surface of the protective layer 6, and the first terminal electrode 7a and the second terminal electrode 7b are not formed on the side walls of the protective layer 6.
  • Cu or Al is used as the terminal electrode 7.
  • the terminal electrode 7 made of Cu or Al can be formed by sputtering or plating.
  • the terminal electrode 7 is preferably plated with Ni / Au.
  • the capacitor according to the present embodiment is manufactured as described above.
  • FIG. 9 is a top view of the capacitor according to the second embodiment.
  • FIG. 10 is a cross-sectional view of the capacitor according to the second embodiment.
  • the capacitor according to the second embodiment includes, as an upper electrode, a first upper electrode 5a and a second upper electrode 5b which are separately formed on the dielectric film 4.
  • the terminal electrode 7 includes a first terminal electrode 7a connected to the first upper electrode 5a and a second terminal electrode 7b connected to the second upper electrode 5b.
  • the capacitor according to the second embodiment is a capacitor in which two capacitors formed between the first upper electrode 5a and the lower electrode 3 and between the second upper electrode 5b and the lower electrode 3 are connected in series. There is. Therefore, the combined capacitance of the capacitors is smaller than the capacitance value of each capacitor.
  • the capacitor according to the first embodiment when configuring a capacitor with a small capacity, it is necessary to reduce the area of the upper electrode 5, and in this case, the contact resistance at the interface between the upper electrode 5 and the first terminal electrode 7a increases. There is a possibility of lowering the Q value of the capacitor.
  • the second embodiment even in the case of configuring a small-capacity capacitor, the area of the upper electrodes 5a and 5b need not be reduced, so the contact resistance is reduced even in the small-capacity capacitor. And the Q value does not decrease.
  • the capacitor according to the second embodiment has a left-right symmetric structure, it is not necessary to care about the capacitor direction at the time of packaging or mounting. In addition, since the effective dielectric film thickness is doubled, the insulation can be improved.
  • FIG. 11 is a cross-sectional view of the capacitor according to the third embodiment.
  • a plurality of trenches are formed in the region of the substrate 1 where the lower electrode 3 and the dielectric film 4 are formed, and a concavo-convex structure is formed.
  • An insulating film 2, a lower electrode 3, a dielectric film 4, and an upper electrode 5 are sequentially formed to cover the trench of the substrate 1.
  • the surface area of the lower electrode 3 to be capacitively coupled is increased. And the capacitance value of the capacitor can be increased.
  • the capacitor according to the third embodiment is manufactured as follows. First, a resist pattern is formed on the substrate 1, and a plurality of trenches 1 a are formed in the substrate 1 by anisotropic dry etching using the resist pattern as a mask. Thereafter, the steps shown in FIGS. 3 to 8 may be performed as in the first embodiment.
  • FIG. 12 is a cross-sectional view of the capacitor according to the fourth embodiment.
  • a pyramidal texture structure is formed on the substrate 1.
  • the insulating film 2, the lower electrode 3, the dielectric film 4, and the upper electrode 5 are sequentially formed so as to cover the slopes of the pyramid of the substrate 1.
  • the surface area of the lower electrode 3 to be capacitively coupled is increased. And the capacitance value of the capacitor can be increased. Further, since the angular theta 1 between two sides forming the inclined surface of the pyramid of Figure 12 is greater than 90 °, the stress of the upper electrode 5 and the lower electrode 3 is reduced as compared with the third embodiment.
  • a silicon substrate as a substrate material.
  • the texture structure formed on the substrate 1 can be formed by immersing the silicon substrate of (100) plane in an alkaline solution such as NaOH or KOH to expose the (111) plane.
  • an alkaline solution such as NaOH or KOH
  • angle theta 1 between two sides forming the inclined surface of the pyramid of Figure 12 becomes about 110 °.
  • the steps shown in FIGS. 3 to 8 may be performed as in the first embodiment.
  • FIG. 13 is a cross-sectional view of the capacitor in accordance with the fifth embodiment.
  • the fifth embodiment is an example in which the lower electrode 3 a is formed on the back surface of the substrate 1.
  • lower electrode 3a is formed on the back surface of substrate 1, and dielectric film 4 is formed on the front surface side of substrate 1 with two or more silicon nitride film layers 4a and 4b having different composition ratios of Si atoms and N atoms. Is formed. Specifically, the composition ratio Si / N of Si atoms to N atoms in the silicon nitride film layer 4a on the substrate 1 side is larger than the Si / N composition ratio of the silicon nitride film layer 4b on the upper electrode 5 side.
  • Trenches 1 a are formed in the region of the substrate 1 where the dielectric film 4 is to be formed.
  • An upper electrode 5 is formed on the dielectric film 4, and a first terminal electrode 7 a is formed on the upper electrode 5.
  • a protective layer 6 is formed on the substrate 1 and the first terminal electrode 7 a, and an opening for exposing the first terminal electrode 7 a is formed in the protective layer 6.
  • a silicon nitride film of two or more layers having different composition ratios of Si atoms and N atoms as a dielectric film.
  • dielectric layer 4 formed of layers 4a and 4b the defect density in the silicon nitride film can be reduced, and the Q value of the capacitor can be improved.
  • the capacitor 10 according to the present embodiment is formed on the substrate 1, the lower electrode 3 formed on the substrate 1, the dielectric film 4 formed on the substrate 1 or on the lower electrode 3, and the dielectric film 4.
  • the dielectric film 4 is composed of two or more layers of silicon nitride films having different composition ratios of Si atoms and N atoms, and the silicon nitride film layer 4a on the substrate side or the lower electrode side.
  • the composition ratio Si / N of Si atoms and N atoms is larger than the Si / N composition ratio of the silicon nitride film layer 4b on the upper electrode side (FIGS. 1 and 2).
  • the defect density of the dielectric film 4 composed of the silicon nitride film is reduced, and the Q value can be improved.
  • the stress of the silicon nitride film is relieved, and the mechanical strength of the device is improved.
  • the Si / N composition ratio of the silicon nitride film layer having the largest Si / N composition ratio is greater than 0.75.
  • the defect density of the dielectric film 4 made of a silicon nitride film is further reduced, and the Q value can be further improved.
  • a trench 1a may be formed in the region of the substrate 1 where the dielectric film 4 is to be formed (FIG. 11). Thereby, the surface area of the lower electrode 3 capacitively coupled can be increased, and the capacitance value of the capacitor can be increased.
  • a pyramid structure may be formed in the region of the substrate 1 where the dielectric film 4 is formed (FIG. 12). Thereby, the surface area of the lower electrode 3 capacitively coupled can be increased, and the capacitance value of the capacitor can be increased.
  • each embodiment described above is for making an understanding of this invention easy, and is not for limiting and interpreting this invention.
  • the present invention can be modified / improved without departing from the gist thereof, and the present invention also includes the equivalents thereof. That is, those in which persons skilled in the art appropriately modify the design of each embodiment are also included in the scope of the present invention as long as they have the features of the present invention.
  • each element included in each embodiment and its arrangement, material, conditions, shape, size, and the like are not limited to those illustrated, and can be appropriately changed.
  • the dimensional composition ratio in the drawings is not limited to the illustrated composition ratio.
  • Each embodiment is an exemplification, and it goes without saying that partial replacement or combination of the configurations shown in different embodiments is possible, and these are also included in the scope of the present invention as long as they include the features of the present invention. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

誘電体膜としてシリコン窒化膜を用いた場合において、Ｑ値を向上させたキャパシタを提供する。　本発明の一側面に係るキャパシタは、基板と、基板に形成された下部電極と、前記基板上又は下部電極上に形成された誘電体膜と、誘電体膜上に形成された上部電極と、を備え、誘電体膜はＳｉ原子とＮ原子の組成比の異なる２層以上のシリコン窒化膜で構成され、かつ、基板側又は下部電極側のシリコン窒化膜層のＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎが上部電極側のシリコン窒化膜層のＳｉ／Ｎ組成比率よりも大きい。

Description

キャパシタ
　本発明は、キャパシタに関する。
　半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）キャパシタがよく知られている。ＭＩＭキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
　例えば特許文献１には、電気的な特性や機能を十分に高めることができる薄膜コンデンサ（薄膜ＭＩＭキャパシタ）を提供する技術について開示されている。特許文献１に記載の薄膜コンデンサ１は、基板２上に、下部電極３、誘電体膜４、上部電極５Ａ，５Ｂ、第３の電極６、保護層７、及び端子電極８が、順次積層されてなるものである（要約書）。特許文献１では、下部電極３と電気的に接続された第３の電極６を設ける事により電流経路の断面積を増加させ、直列等価抵抗（ＥＳＲ）を低下させ、Ｑ値の向上を図っている。特許文献１には、誘電体膜４の材料としてＳｉＮ膜が例示されている（段落００２６）。
特開２０１２－１５３２６号公報
　誘電体層薄膜としてシリコン窒化膜を用いる場合、その組成は一般にＳｉ３Ｎ４である。この場合に下部電極上に直接Ｓｉ３Ｎ４膜を成膜すると、Ｓｉ３Ｎ４膜中に欠陥が多く存在し、Ｑ値が十分高くならないという問題がある。この問題は、基板上に直接Ｓｉ３Ｎ４膜を成膜する場合にも同様に発生し得る。
　本発明はこのような事情に鑑みてなされたものであり、誘電体膜としてシリコン窒化膜を用いた場合において、Ｑ値を向上させたキャパシタを提供することを目的とする。
　本発明の一側面に係るキャパシタは、基板と、前記基板に形成された下部電極と、前記基板上又は前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、を備え、前記誘電体膜はＳｉ原子とＮ原子の組成比の異なる２層以上のシリコン窒化膜で構成され、かつ、下部電極側のシリコン窒化膜層のＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎが上部電極側のシリコン窒化膜層のＳｉ／Ｎ組成比率よりも大きい。
　本発明によれば、誘電体膜としてシリコン窒化膜を用いた場合において、Ｑ値を向上させたキャパシタを提供することができる。
本実施形態に係るキャパシタの断面図である。 誘電体膜の詳細を示す断面図である。 本実施形態に係るキャパシタの工程断面図である。 本実施形態に係るキャパシタの工程断面図である。 本実施形態に係るキャパシタの工程断面図である。 本実施形態に係るキャパシタの工程断面図である。 本実施形態に係るキャパシタの工程断面図である。 本実施形態に係るキャパシタの工程断面図である。 第２実施形態に係るキャパシタの上面図である。 第２実施形態に係るキャパシタの断面図である。 第３実施形態に係るキャパシタの断面図である。 第４実施形態に係るキャパシタの断面図である。 第５実施形態に係るキャパシタの断面図である。
（第１実施形態）
　図１は、本実施形態に係るキャパシタの断面図である。図２は、誘電体膜の詳細を示す断面図である。
　基板１上には絶縁膜２が形成されており、絶縁膜２上に下部電極３が形成されている。絶縁膜２及び下部電極３上には、下部電極３を被覆する誘電体膜４が形成されている。誘電体膜４上の一部には上部電極５が形成されている。誘電体膜４及び上部電極５上には保護層６が形成されており、保護層６には上部電極５を露出させる開口部６ａと、下部電極３の一部を露出させる開口部６ｂが形成されている。保護層６の開口部６ａ，６ｂをそれぞれ埋め込むように保護層６上には第１端子電極７ａ及び第２端子電極７ｂが形成されている。第１端子電極７ａは上部電極５に接続されており、第２端子電極７ｂは下部電極３に接続されている。なお、第１端子電極７ａ及び第２端子電極７ｂを区別する必要がない場合には、単に端子電極７という。
　本実施形態では、キャパシタの誘電体膜４は、図２に示すようにＳｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜から構成されている。下部電極３側のシリコン窒化膜層４ａのＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎは、上部電極５側のシリコン窒化膜層４ｂのＳｉ／Ｎ組成比率よりも大きい。なお、図２は２層シリコン窒化膜の場合を示しているが、３層以上でも構わない。３層以上の場合には、各層のシリコン窒化膜のＳｉ／Ｎ組成比率は、下部電極に近い層ほど大きいことが好ましい。なお、シリコン窒化膜のＳｉ／Ｎ組成比率は、例えばＳＩＭＳ（Secondary Ion Mass Spectrometry）などの分析手法によって定量化できる。誘電体膜４が上記のように構成されることにより、後述するように、シリコン窒化膜の膜中欠陥密度が低減されるため、キャパシタのＱ値が向上する。以下、本実施形態のキャパシタを構成する各層の材料及び厚さの一例について説明する。
　基板１の材料に限定はないが、シリコン基板やガリウム砒素基板等の半導体基板、ガラスやアルミナ等の絶縁性基板が好ましい。例えば、基板１の長辺の長さは２００μｍ～６００μｍ、短辺の長さは１００μｍ～３００μｍである。また、基板の厚さに限定はないが、１００μｍ以上３００μｍ以下が好ましい。基板の厚さが１００μｍより薄い場合、基板の機械的強度が弱くなるため、後述するキャパシタの製造において、バックグラインドやダイシング時にウエハに割れや欠けが生じる。基板の厚さが３００μｍより厚い場合、キャパシタの縦、横の長さよりも厚くなってしまい、キャパシタの実装時のハンドリングが難しくなる。また、基板を含めたキャパシタ全体の厚さは、１００μｍ以上３００μｍ以下が好ましい。
　絶縁膜２の材料に限定はないが、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２等からなる絶縁膜が好ましい。絶縁膜の厚さに限定はないが、基板とその上部に形成されるキャパシタが絶縁できればよく、０．１μｍ以上であることが好ましい。
　下部電極３の材料に限定はないが、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。下部電極の厚さに限定はないが、０．５μｍ以上１０μｍ以下が好ましく、１μｍ以上６μｍ以下がさらに好ましい。下部電極厚が０．５μｍより薄い場合、電極の抵抗が大きくなり、キャパシタの高周波特性に影響を及ぼす。下部電極厚が１０μｍより厚い場合、電極の応力によって素子の機械的強度が弱くなり、キャパシタが歪む可能性がある。
　誘電体膜４は、図２に示すようにＳｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜から構成されている。下部電極３側のシリコン窒化膜層４ａのＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎは、上部電極５側のシリコン窒化膜層４ｂのＳｉ／Ｎ組成比率よりも大きい。図２では、シリコン窒化膜層４ａとシリコン窒化膜層４ｂとの明確な境界を示しているが、各層の境界がなくてもよい。なお、下部電極３と誘電体膜４との間に、シリコン酸化膜等の他の誘電体膜があってもよい。
　１層目（下部電極側）のシリコン窒化膜層４ａのシリコン原子と窒素原子の組成比率Ｓｉ／Ｎは０．７５より大きく、好ましくは１．０以上であり、膜厚は５ｎｍ以上１００ｎｍ未満が好ましい。Ｓｉ／Ｎ組成比率が０．７５以下の場合、欠陥密度の低減効果が弱くなる。膜厚が５ｎｍより薄い場合、後述する膜中欠陥密度の低減効果が低くなるためである。また膜厚が１００ｎｍ以上の場合、キャパシタの小型化と大容量化を両立させる事が難しくなる。電極面積は素子サイズで制限されるためである。
　２層目（上部電極側）のシリコン窒化膜層４ｂのシリコン原子と窒素原子の組成比率Ｓｉ／Ｎは１層目シリコン窒化膜層４ａのＳｉ／Ｎ組成比率よりも小さくなるように形成する。また、２層目のシリコン窒化膜層４ｂの膜厚は５０ｎｍ以上３μｍ以下が好ましい。膜厚が５０ｎｍより薄い場合、絶縁耐性が悪化するためである。また、膜厚が３μｍより厚い場合、膜応力によって素子の機械的強度が弱くなり、歪むためである。シリコン窒化膜は、スパッタリング法やＣＶＤ法で形成することができる。
　上部電極５の材料に限定はないが、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等からなる金属又はこれらの金属を含む導電体が好ましい。上部電極５の厚さは、限定はないが、下部電極３と同様の理由から、０．５μｍ以上１０μｍ以下が好ましく、２μｍ以上６μｍ以下がさらに好ましい。また、下部電極３の厚さは上部電極５の厚さよりも厚いことが好ましい。下部電極３の長さは上部電極５の長さより長い。このため、下部電極３の厚さが薄い場合、等価直列抵抗（ＥＳＲ）が大きくなるためである。
　保護層６の材料に特に限定はないが、ポリイミド等の樹脂材料が好ましい。保護層６の厚さに限定はないが、１μｍ以上２０μｍ以下が好ましい。保護層の厚さが１μｍより薄い場合、保護層６を挟んだ第１端子電極７ａと下部電極３の間の容量が、誘電体膜４を挟んだ下部電極３と上部電極５の間の容量と比較して大きくなり、保護層６を挟んだ容量の電圧変動や周波数特性がキャパシタ全体に影響を及ぼす。保護層６の厚さを２０μｍより厚くしようとすると、高粘度の保護層材料が必要となり、厚さの制御が難しく、キャパシタ容量にばらつきを生じる要因となる。また、保護層６の周縁は、上面から見た場合、ダイシングした基板１の端部と下部電極３を覆う誘電体膜４の側壁の間にあってもよい。下部電極３の側壁部の誘電体膜厚は薄くなったり、段差部分で堆積していないことがあり、本実施形態に係るキャパシタが、はんだ実装される際に、はんだと下部電極３が接触することを回避することができる。
　端子電極７の材料に限定はないが、下部電極３及び上部電極５の材料よりも抵抗率の低い材料であることが好ましく、ＣｕやＡｌ等からなる金属であることが好ましい。これにより抵抗を下げることが可能となるからである。また、端子電極７の最表面は、ＡｕやＳｎであってもよい。
　本実施形態では、下部電極側（成膜初期）にＳｉ／Ｎ組成比率の大きなシリコン窒化膜層４ａを形成する事により、誘電体膜であるシリコン窒化膜４の欠陥密度を低減でき、Ｑ値を向上できる。理由は以下の通りである。シリコン窒化膜はＳｉ原子とＮ原子で構成されるアモルファス膜であるが、Ｓｉ原子にとって異原子であるＮ原子の添加量が多くなるほど、シリコン窒化膜の欠陥密度は増加すると考えられる。下部電極３に近い層、すなわち成膜初期のシリコン窒化膜層のＮ原子量を少なく（Ｓｉ／Ｎを大きく）した事で、下部電極／シリコン窒化膜界面近傍のシリコン窒化膜中の膜中欠陥密度が低減されると考えられる。さらに、１層目のシリコン窒化膜層４ａ（Ｓｉ／Ｎ組成比率の大きな膜）の欠陥が少ないため、その後成膜されるＳｉ／Ｎ組成比率の小さなシリコン窒化膜層４ｂについても、１層目が無い場合と比べて、膜中欠陥密度が低減されると考えられる。以上の事から、シリコン窒化膜全体の欠陥密度が低減され、誘電損失が減るため、キャパシタのＱ値が向上する。
　本実施形態の効果を確認するため、誘電体シリコン窒化膜層の成膜条件のみを変更した３種類のキャパシタを作製した。１種類は第１実施形態の作製例であり、Ｓｉ／Ｎ組成比率の異なる２層のシリコン窒化膜の積層構造である。それ以外の２種類（比較例１、２）はそれぞれ、上記作製例の上部電極側の誘電体シリコン窒化膜層のみ、および上記作製例の下部電極側の誘電体シリコン窒化膜層のみで構成されている。膜厚は第１実施形態の作製例と同等とした。なお、この３種類のキャパシタについて、誘電体シリコン窒化膜層以外はすべて同条件で作製した。
　３種類のキャパシタの誘電体シリコン窒化膜層成膜時のＳｉＨ４とＮＨ３ガスの流量比、誘電体シリコン窒化膜層の膜厚、誘電体シリコン窒化膜層のＳｉ／Ｎ組成比、キャパシタ容量値、キャパシタＱ値（相対値）、ＤＣ１００Ｖ印加時のキャパシタ電流値（耐圧評価）を表１に示す。なお、誘電体シリコン窒化膜層成膜においては、全て同一のプラズマＣＶＤ装置を用いて成膜を行い、３種類のキャパシタ間で成膜温度・電極間距離・圧力は同一条件下で成膜を実施した。
Figure JPOXMLDOC01-appb-T000001
　第１実施形態の作製例と比較例１より、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜とＳｉ／Ｎ組成比率の小さいシリコン窒化膜（一般的なＳｉ３Ｎ４膜とほぼ同等の組成比）を積層させる事で、Ｓｉ／Ｎ組成比率の小さいシリコン窒化膜のみで誘電体膜を構成するキャパシタと比べて、Ｑ値が向上している事が確認できる。
　また比較例２では、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜のみで誘電体膜を構成しており、バンドギャップが小さくなるため、キャパシタとしては致命的なレベルまでリーク電流が大きくなっている。一方で比較例２ではリーク電流が大きいにも関わらずＱ値が比較例１と比べると向上しており、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜での膜中欠陥密度低減およびそれに起因するＱ値改善の効果が示唆される。
　別の効果として、Ｓｉ／Ｎ組成比率の異なるシリコン窒化膜層４ａ，４ｂを積層する事により、シリコン窒化膜全体としての膜応力が緩和され、素子の機械的強度が向上する。また、シリコン窒化膜全体の膜応力が緩和される事でクラック発生が抑制され、素子の信頼性が向上する。理由は以下の通りである。シリコン窒化膜の膜応力は、Ｓｉ原子とＮ原子の組成比によって変化し、Ｓｉ／Ｎ組成比率が大きくなるにつれて圧縮方向にシフトし、逆にＳｉ／Ｎ組成比率が小さくなるにつれて引張方向にシフトする。本実施形態では、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜層４ａとＳｉ／Ｎ組成比率の小さいシリコン窒化膜層４ｂを積層させたため、各層での膜応力がキャンセルし、シリコン窒化膜全体としての膜応力が緩和される。
　さらに別の効果として、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜層４ａがある事により、下部電極３の湿気による腐食を防止する事ができ、素子の長期信頼性が向上する。シリコン窒化膜層は誘電体膜であると同時に、下部電極３の耐湿膜としての機能も併せ持っているが、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜は透湿を抑制する効果が高く（この事は特許文献「特開：２０１３－３４２３０」に実施例と共に記載されている）、それ故、Ｓｉ／Ｎ組成比率の大きいシリコン窒化膜層４ａがある事で下部電極３の耐湿性が向上するためである。
　次に、本実施形態に係るキャパシタの製造方法について図３～図８を参照して説明する。
　図３に示すように、基板１上に絶縁膜２を形成する。絶縁膜２は、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３からなる絶縁膜が好ましい。絶縁膜２は、スパッタリング法やＣＶＤ（化学的気相堆積）法で形成することができる。絶縁膜２の厚さは、０．１μｍ以上であることが好ましい。
　次に、図４に示すように、絶縁膜２上に下部電極３のパターンを形成する。下部電極３として、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌからなる金属又はこれらを含む導電体を堆積する。下部電極３の厚さは、０．５μｍ以上１０μｍ以下が好ましく、２～６μｍがさらに好ましい。下部電極３のパターン形成の方法に限定はないが、例えばセミアディティブ工法を使用する。セミアディティブ工法では、スパッタリングや無電解めっきによりシード層を成膜し、フォトリソグラフィ技術によりシード層の一部を開口するレジストパターンを形成し、無電解めっきにより開口部に下部電極材料を形成し、レジストを剥離し、最後に下部電極材料が形成されていない部位のシード層を除去する。
　次に、図５に示すように、下部電極３の領域を含む基板全面に誘電体膜４を形成し、パターニングを行って、誘電体膜４の一部を露出させる開口部４ｃを形成する。パターニングは、例えばフォトリソグラフィ及びエッチングにより行う。この誘電体膜４の形成において、Ｓｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜層４ａ，４ｂからなる誘電体膜４を形成する。具体的には、下部電極３側のシリコン窒化膜層４ａのＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎが、上部電極５側のシリコン窒化膜層４ｂのＳｉ／Ｎ組成比率よりも大きくなるように誘電体膜４を形成する。このような誘電体膜は、スパッタリング法やＣＶＤ法で形成することができる。例えばプラズマＣＶＤ法を採用する場合、ＳｉとＮの組成は、主としてＳｉ材料ガスとＮ材料ガスの混合比を変えることにより行われる。例えば、Ｓｉ材料ガスとして、ＳｉＨ４が用いられ、Ｎ材料ガスとしてＮ２、ＮＨ３、又はその混合ガスが用いられる。プラズマＣＶＤによる成膜途中で一度プラズマをオフして、Ｓｉ材料ガスとＮ材料ガスの混合比を変えて、再びプラズマをオンにすることにより、Ｓｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜層を形成できる。また、プラズマをオンしたまま、Ｓｉ材料ガスとＮ材料ガスの混合比を連続的に変化させる事でも形成できる。
　次に、図６に示すように、誘電体膜４の一部に上部電極５のパターンを形成する。上部電極５として、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌからなる金属又はこれらを含む導電体を堆積する。上部電極５の厚さは、０．５μｍ以上１０μｍ以下が好ましく、２～６μｍがさらに好ましい。上部電極５のパターン形成の方法に限定はないが、下部電極３と同様に、例えばセミアディティブ工法を使用する。
　次に、図７に示すように、保護層６を堆積し、パターニングを行って、保護層６に上部電極５を露出させる開口部６ａと、誘電体膜４を露出させる開口部６ｂとを形成する。例えば、保護層６として、ポリイミド等の樹脂材料を堆積する。保護層６の厚さは、１～２０μｍが好ましい。パターニングでは、フォトリソグラフィ技術により保護層６上にレジストパターンを形成し、レジストパターンをマスクとして保護層６の不要な部分をエッチングする。
　次に、図８に示すように、保護層６の開口部６ａ，６ｂをそれぞれ埋め込む第１端子電極７ａ及び第２端子電極７ｂのパターンを形成する。本実施形態では、第１端子電極７ａ及び第２端子電極７ｂを下部電極３の形成領域内にのみ形成する。また、保護層６の上面のみに第１端子電極７ａ及び第２端子電極７ｂを形成し、保護層６の側壁に第１端子電極７ａ及び第２端子電極７ｂを形成しないことが好ましい。また、できるだけ上部電極５の全面に接続するように第１端子電極７ａをパターン形成することが好ましい。端子電極７として、例えばＣｕ又はＡｌを用いる。Ｃｕ又はＡｌからなる端子電極７は、スパッタリングやめっきで形成することができる。また、端子電極７はＮｉ／Ａｕをめっきすることが好ましい。端子電極７のパターン形成の方法に限定はないが、下部電極３と同様に、例えばセミアディティブ工法を使用する。
　以上のようにして本実施形態に係るキャパシタが製造される。
（第２実施形態）
　第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　図９は、第２実施形態に係るキャパシタの上面図である。図１０は、第２実施形態に係るキャパシタの断面図である。
　第２実施形態に係るキャパシタは、上部電極として、誘電体膜４上に離間して形成された第１上部電極５ａ及び第２上部電極５ｂを備える。端子電極７は、第１上部電極５ａに接続された第１端子電極７ａ、及び、第２上部電極５ｂに接続された第２端子電極７ｂを備える。
　第２実施形態に係るキャパシタは、第１上部電極５ａと下部電極３の間、及び、第２上部電極５ｂと下部電極３の間で形成された２つのキャパシタが直列接続されたキャパシタとなっている。このため、キャパシタの合成容量は、各キャパシタの容量値よりも小さくなる。
　第１実施形態に係るキャパシタにおいて、小容量のキャパシタを構成する場合、上部電極５の面積を小さくする必要があり、この場合、上部電極５及び第１端子電極７ａの界面の接触抵抗が増加し、キャパシタのＱ値を低下させる可能性がある。これに対して、第２実施形態では、小容量のキャパシタを構成する場合であっても、上部電極５ａ，５ｂの面積を小さくする必要はないことから、小容量のキャパシタにおいても接触抵抗を小さくする事ができ、Ｑ値が低下しない。
　また、第２実施形態に係るキャパシタは、左右対称構造であるため、包装時や実装時にキャパシタ方向を気にしなくてよい。また、実効的な誘電体膜厚が２倍になるため、絶縁性を向上することができる。
（第３実施形態）
　図１１は、第３実施形態に係るキャパシタの断面図である。
　第３実施形態では、下部電極３及び誘電体膜４が形成される基板１の領域には、複数のトレンチが形成されており、凹凸構造をなしている。基板１のトレンチを被覆するように、絶縁膜２、下部電極３、誘電体膜４、上部電極５が順に形成されている。
　第３実施形態によれば、下部電極３及び誘電体膜４が形成される基板１の領域には、複数のトレンチが形成されていることから、容量結合する下部電極３の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
　第３実施形態に係るキャパシタは、下記のようにして製造される。まず、基板１上にレジストパターンを形成し、当該レジストパターンをマスクとした異方性ドライエッチングにより、基板１に複数のトレンチ１ａを形成する。その後、第１実施形態と同様に図３～図８に示した工程を経ればよい。
（第４実施形態）
　図１２は、第４実施形態に係るキャパシタの断面図である。
　第４実施形態では、基板１にピラミッド形状のテクスチャ構造が形成されている。これにより、第４実施形態では、基板１のピラミッドの斜面を被覆するように、絶縁膜２、下部電極３、誘電体膜４、上部電極５が順に形成されている。
　第４実施形態によれば、下部電極３及び誘電体膜４が形成される基板１の領域には、複数のピラミッド構造が形成されていることから、容量結合する下部電極３の表面積を増大させることができ、キャパシタの容量値を増大させることができる。また、図１２内のピラミッドの斜面をなす二辺の間の角θ１が９０°よりも大きいため、上部電極５や下部電極３の応力が第３実施形態と比較して緩和される。
　第４実施形態に係るキャパシタを製造するには、基板材料としてシリコン基板を使用することが好ましい。基板１に形成されるテクスチャ構造は、（１００）面のシリコン基板をＮａＯＨやＫＯＨ等のアルカリ溶液に浸漬し、（１１１）面を露出させることで形成することができる。（１１１）面が出ると、図１２内のピラミッドの斜面をなす二辺の間の角θ１は、１１０°程度となる。その後、第１実施形態と同様に図３～図８に示した工程を経ればよい。
（第５実施形態）
　図１３は、第５実施形態に係るキャパシタの断面図である。第５実施形態は、下部電極３ａが基板１の裏面に形成されている例である。
　すなわち、基板１の裏面に下部電極３ａが形成されており、基板１の表面側に、Ｓｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜層４ａ，４ｂからなる誘電体膜４が形成されている。具体的には、基板１側のシリコン窒化膜層４ａのＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎは、上部電極５側のシリコン窒化膜層４ｂのＳｉ／Ｎ組成比率よりも大きい。誘電体膜４が形成される基板１の領域にはトレンチ１ａが形成されている。誘電体膜４上には上部電極５が形成されており、上部電極５上には第１端子電極７ａが形成されている。基板１及び第１端子電極７ａ上には保護層６が形成されており、保護層６には第１端子電極７ａを露出させる開口部が形成されている。
　第5実施形態によれば、下部電極３ａが基板１の裏面に裏面電極として形成されるキャパシタ構造においても、誘電体膜として、Ｓｉ原子とＮ原子の組成比率の異なる２層以上のシリコン窒化膜層４ａ，４ｂからなる誘電体層４を採用することにより、シリコン窒化膜の膜中欠陥密度が低減され、キャパシタのＱ値が向上させることができる。
　以上、本発明の例示的な実施形態について説明した。
　本実施形態に係るキャパシタ１０は、基板１と、基板１に形成された下部電極３と、基板１上又は下部電極３上に形成された誘電体膜４と、誘電体膜４上に形成された上部電極５と、を備え、誘電体膜４はＳｉ原子とＮ原子の組成比の異なる２層以上のシリコン窒化膜で構成され、かつ、基板側又は下部電極側のシリコン窒化膜層４ａのＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎが上部電極側のシリコン窒化膜層４ｂのＳｉ／Ｎ組成比率よりも大きい（図１，２）。これにより、シリコン窒化膜から構成される誘電体膜４の欠陥密度が低減され、Ｑ値を向上させる事ができる。
また、シリコン窒化膜の応力が緩和され、素子の機械的強度が向上する。
　好ましくは、最もＳｉ／Ｎ組成比率の大きいシリコン窒化膜層のＳｉ／Ｎ組成比率が０．７５より大きい。これにより、シリコン窒化膜からなる誘電体膜４の欠陥密度がさらに低減され、Ｑ値をさらに向上させる事ができる。
　誘電体膜４が形成される基板１の領域には、トレンチ１ａが形成されていてもよい（図１１）。これにより、容量結合する下部電極３の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
　誘電体膜４が形成される基板１の領域には、ピラミッド構造が形成されていてもよい（図１２）。これにより、容量結合する下部電極３の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
　なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。さらに、図面の寸法組成比率は図示の組成比率に限られるものではない。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１…基板、１ａ，１ｂ…トレンチ、２…絶縁膜、３…下部電極、４…誘電体膜、４ａ，４ｂ…シリコン窒化膜層、４ｃ…開口部、５…上部電極、６…保護層、６ａ，６ｂ…開口部、７…端子電極、７ａ…第１端子電極、７ｂ…第２端子電極、１０…キャパシタ。

Claims (4)

  1. 　基板と、
    　前記基板に形成された下部電極と、
    　前記基板上又は前記下部電極上に形成された誘電体膜と、
    　前記誘電体膜上に形成された上部電極と、
    を備え、
    　前記誘電体膜はＳｉ原子とＮ原子の組成比の異なる２層以上のシリコン窒化膜で構成され、かつ、基板側又は下部電極側のシリコン窒化膜層のＳｉ原子とＮ原子の組成比率Ｓｉ／Ｎが上部電極側のシリコン窒化膜層のＳｉ／Ｎ組成比率よりも大きい、
    キャパシタ。
  2. 　最もＳｉ／Ｎ組成比率の大きいシリコン窒化膜層のＳｉ／Ｎ組成比率が０．７５より大きい、
    請求項１に記載のキャパシタ。
  3. 　前記誘電体膜が形成される前記基板の領域には、トレンチが形成されている、
    請求項１又は２に記載のキャパシタ。
  4. 前記誘電体膜が形成される前記基板の領域には、ピラミッド構造が形成されている、
    請求項１又は２に記載のキャパシタ。
PCT/JP2018/028129 2017-07-31 2018-07-26 キャパシタ WO2019026771A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-147838 2017-07-31
JP2017147838 2017-07-31

Publications (1)

Publication Number Publication Date
WO2019026771A1 true WO2019026771A1 (ja) 2019-02-07

Family

ID=65233839

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/028129 WO2019026771A1 (ja) 2017-07-31 2018-07-26 キャパシタ

Country Status (1)

Country Link
WO (1) WO2019026771A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103270A (zh) * 2020-11-10 2020-12-18 晶芯成(北京)科技有限公司 Mim电容器及其制造方法
WO2021149688A1 (ja) * 2020-01-20 2021-07-29 株式会社村田製作所 半導体装置及び容量装置
WO2022239722A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置、マッチング回路及びフィルタ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223154A (ja) * 1985-07-23 1987-01-31 Mitsubishi Electric Corp 半導体記憶装置とその製造方法
JPH0745475A (ja) * 1993-06-29 1995-02-14 Hitachi Ltd 薄膜コンデンサ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223154A (ja) * 1985-07-23 1987-01-31 Mitsubishi Electric Corp 半導体記憶装置とその製造方法
JPH0745475A (ja) * 1993-06-29 1995-02-14 Hitachi Ltd 薄膜コンデンサ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149688A1 (ja) * 2020-01-20 2021-07-29 株式会社村田製作所 半導体装置及び容量装置
JPWO2021149688A1 (ja) * 2020-01-20 2021-07-29
CN114981904A (zh) * 2020-01-20 2022-08-30 株式会社村田制作所 半导体装置以及电容装置
JP7363928B2 (ja) 2020-01-20 2023-10-18 株式会社村田製作所 半導体装置及び容量装置
CN112103270A (zh) * 2020-11-10 2020-12-18 晶芯成(北京)科技有限公司 Mim电容器及其制造方法
WO2022239722A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置、マッチング回路及びフィルタ回路

Similar Documents

Publication Publication Date Title
US11101072B2 (en) Capacitor with limited substrate capacitance
CN111524704B (zh) 陶瓷电子组件
US9196674B2 (en) Insulation layer to improve capacitor breakdown voltage
US11587738B2 (en) Capacitor
US11502161B2 (en) Metal insulator metal capacitor structure having high capacitance
WO2019026771A1 (ja) キャパシタ
US20220367610A1 (en) Metal insulator metal capacitor structure having high capacitance
US7745280B2 (en) Metal-insulator-metal capacitor structure
US10903003B2 (en) Capacitor component
TWI430301B (zh) 薄膜元件之製造方法
US20150140778A1 (en) Method for manufacturing metal-insulator-metal capacitor structure
US20220059646A1 (en) Capacitor
US10403709B2 (en) Method for manufacturing semiconductor device
JP7197001B2 (ja) キャパシタ
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
WO2021020322A1 (ja) トレンチキャパシタ
CN114823640B (zh) Tddb性能提升的金属电容结构及其制造方法
US20220139795A1 (en) Semiconductor device
US11271074B2 (en) Capacitor and method for manufacturing the same
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
KR101832561B1 (ko) 공진기 패키지 및 이의 제조방법
CN117116919A (zh) 半导体结构及其形成方法
TWI492365B (zh) 一種金屬－絕緣體－金屬電容結構
JP2009021514A (ja) 積層型薄膜キャパシタおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18842383

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18842383

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP