CN114981904A - 半导体装置以及电容装置 - Google Patents

半导体装置以及电容装置 Download PDF

Info

Publication number
CN114981904A
CN114981904A CN202180009644.5A CN202180009644A CN114981904A CN 114981904 A CN114981904 A CN 114981904A CN 202180009644 A CN202180009644 A CN 202180009644A CN 114981904 A CN114981904 A CN 114981904A
Authority
CN
China
Prior art keywords
layer
dielectric layer
electrode
dimension
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180009644.5A
Other languages
English (en)
Other versions
CN114981904B (zh
Inventor
香川武史
原田真臣
松原弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114981904A publication Critical patent/CN114981904A/zh
Application granted granted Critical
Publication of CN114981904B publication Critical patent/CN114981904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置以及电容装置。半导体装置1具备：半导体基板10，具有在厚度方向T上对置的第一主面10a以及第二主面10b；以及电路层20，设置于半导体基板10的第一主面10a上，电路层20具有：第一电极层22，设置于半导体基板10侧；第二电极层24，与第一电极层22对置设置；电介质层23，在剖面中设置于第一电极层22与第二电极层24之间；以及第一外部电极27，经由未设置有电介质层23的第一区域电连接于第一电极层22，电介质层23的第一区域侧的端部23a(23b)在第一电极层22侧的面与第一电极层22接触，在电介质层23中，端部23a(23b)的厚度方向T上的尺寸Ta(Tb)比位于第一电极层22与第二电极层24之间的电极间部23c的厚度方向T上的尺寸Tc小。

Description

半导体装置以及电容装置
技术领域
本发明涉及半导体装置以及电容装置。
背景技术
作为用于半导体集成电路的代表性的电容器元件，例如，已知有MIM(MetalInsulator Metal：金属-绝缘体-金属)电容器(Capacitor)。MIM电容器是具有用下部电极和上部电极夹持电介质层的平行平板型的结构的电容器。
例如，在专利文献1中，公开了一种电子部件，其中，具备：电路元件，形成于基板上；电极层，与电路元件连接；保护层，覆盖电极层；以及端子电极，经由贯穿保护层的导通孔导体与电极层连接，并且设置于保护层的上部，端子电极的一端位于保护层的侧壁面上。
专利文献1：日本特开2011-44613号公报。
在专利文献1所记载的电子部件中，若电介质层的厚度变大、例如变为0.1μm以上，则电介质层的内部应力变大。因此，在设置于电介质层的开口附近，有在电介质层与下部电极之间产生剥离的情况。其结果是，由于对电容器元件的特性造成负面影响，因此存在可靠性降低的情况。另外，在电介质层的开口附近，若在电介质层与下部电极之间产生剥离，则有在连接于下部电极的第一电极与电介质层之间也产生剥离的情况。
发明内容
本发明是为了解决上述的问题而完成的，目的在于提供防止电介质层的剥离的半导体装置。另外，本发明的目的在于提供防止电介质层的剥离的电容装置。
本发明的半导体装置的特征在于，具备：半导体基板，具有在厚度方向上对置的第一主面以及第二主面；以及电路层，设置于上述半导体基板的上述第一主面上，上述电路层具有：第一电极层，设置于上述半导体基板侧；第二电极层，与上述第一电极层对置设置；电介质层，在剖面中设置于上述第一电极层与上述第二电极层之间；第一外部电极，经由未设置有上述电介质层的第一区域电连接于上述第一电极层，上述电介质层的上述第一区域侧的端部在上述第一电极层侧的面与上述第一电极层接触，在上述电介质层中，上述端部的上述厚度方向上的尺寸比位于上述第一电极层与上述第二电极层之间的电极间部的上述厚度方向上的尺寸小。
本发明的电容装置的特征在于，具备：基板，具有在厚度方向上对置的第一主面以及第二主面；以及电路层，设置于上述基板的上述第一主面上，上述电路层具有：第一电极层，设置于上述基板侧；第二电极层，与上述第一电极层对置设置；电介质层，在剖面中设置于上述第一电极层与上述第二电极层之间；第一外部电极，经由未设置有上述电介质层的第一区域电连接于上述第一电极层，上述电介质层的上述第一区域侧的端部在上述第一电极层侧的面与上述第一电极层接触，在上述电介质层中，上述端部的上述厚度方向上的尺寸比位于上述第一电极层与上述第二电极层之间的电极间部的上述厚度方向上的尺寸小。
根据本发明，能够提供防止电介质层的剥离的半导体装置。另外，根据本发明，能够提供防止电介质层的剥离的电容装置。
附图说明
图1是示出本发明的实施方式1的半导体装置的平面示意图。
图2是示出与图1中的线段A1-A2对应的部分的剖面示意图。
图3是示出图2中的电介质层的端部的另一实施例的剖面示意图。
图4是示出图2中的电介质层的端部的又一实施例的剖面示意图。
图5是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图6是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图7是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图8是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图9是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图10是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图11是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图12是示出本发明的实施方式2的半导体装置的剖面示意图。
图13是示出图12中的电介质层的端部的另一实施例的剖面示意图。
图14是示出图12中的电介质层的端部的又一实施例的剖面示意图。
图15是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图16是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图17是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图18是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图19是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图20是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图21是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图22是本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
图23是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
具体实施方式
以下，对本发明的半导体装置和本发明的电容装置进行说明。此外，本发明不限定于以下的构成，也可以在不脱离本发明的主旨的范围适当地变更。另外，将以下记载的各个优选的构成组合多个而成的构成也是本发明。
以下所示的各实施方式为例示，不言而喻，能够进行不同的实施方式中示出的构成的部分置换或者组合。在实施方式2及以后，省略关于与实施方式1共通的事项的记载，主要对不同点进行说明。特别是，对于相同的构成带来的相同的作用效果，不在每个实施方式中依次提及。在以下的说明中，在不特别区分各实施方式的情况下，仅称为“本发明的半导体装置”以及“本发明的电容装置”。
[实施方式1]
本发明的半导体装置的特征在于，具备：半导体基板，具有在厚度方向上对置的第一主面以及第二主面；以及电路层，设置于半导体基板的第一主面上，电路层具有：第一电极层，设置于半导体基板侧；第二电极层，与第一电极层对置设置；电介质层，在剖面中设置于第一电极层与第二电极层之间；以及第一外部电极，经由未设置有电介质层的第一区域电连接于第一电极层，电介质层的第一区域侧的端部在第一电极层侧的面与第一电极层接触，在电介质层中，端部的厚度方向上的尺寸比位于第一电极层与第二电极层之间的电极间部的厚度方向上的尺寸小。另外，在本发明的半导体装置中，第一区域也可以是设置于电介质层的开口，电介质层的端部也可以是包围开口的边缘部。另外，在本发明的半导体装置中，在电介质层的端部，开口侧的厚度方向上的尺寸也可以比与开口相反侧的厚度方向上的尺寸小。进一步地，在本发明的半导体装置中，在电介质层中，端部的厚度方向上的尺寸也可以随着朝向开口的中心而连续地变小。以下，将这样的例子作为本发明的实施方式1的半导体装置进行说明。
图1是示出本发明的实施方式1的半导体装置的平面示意图。图2是示出与图1中的线段A1-A2对应的部分的剖面示意图。
在本说明书中，如图1、图2等所示，将半导体装置的长度方向、宽度方向、以及厚度方向分别设为以箭头L、箭头W、以及箭头T确定的方向。这里，长度方向L、宽度方向W、以及厚度方向T相互正交。
如图1以及图2所示，半导体装置1具有半导体基板10和电路层20。
半导体基板10具有在厚度方向T上对置的第一主面10a以及第二主面10b。第一主面10a以及第二主面10b在厚度方向T上相互对置。
作为半导体基板10的构成材料，例如，可举出Si(硅)、SiGe(硅锗)等半导体。
半导体基板10的电阻率优选为10-5Ω·cm以上且105Ω·cm以下。
半导体基板10的长度方向L上的尺寸优选为200μm以上且600μm以下。
半导体基板10的宽度方向W上的尺寸优选为100μm以上且300μm以下。
半导体基板10的厚度方向T上的尺寸优选为100μm以上且250μm以下。
电路层20设置于半导体基板10的第一主面10a上。电路层20具有绝缘层21、第一电极层22、电介质层23、第二电极层24、保护层26、第一外部电极27以及第二外部电极28。
电路层20的厚度方向T上的尺寸优选为30μm以上且70μm以下。电路层20的厚度方向T上的尺寸通过以下尺寸确定：从绝缘层21的半导体基板10侧的表面至第一外部电极27以及第二外部电极28的最外表面中的位于最靠近与半导体基板10相反侧的表面为止的尺寸。
绝缘层21设置于半导体基板10的第一主面10a的整面上。此外，绝缘层21也可以设置于半导体基板10的第一主面10a的一部分上，但需要设置于与第一电极层22重叠的区域。例如，在通过热氧化法使半导体基板10的第一主面10a氧化，或通过溅射法或者化学蒸镀(CVD)法成膜，从而在半导体基板10的第一主面10a的整面上暂时形成绝缘层后，若通过蚀刻法除去该绝缘层的一部分，则能够将绝缘层21设置于半导体基板10的第一主面10a的一部分上。
作为绝缘层21的构成材料，例如可举出SiO、SiO2(均为氧化硅)、SiN(氮化硅)、Al2O3(氧化铝)、HfO2(氧化铪)、Ta2O5(氧化钽)、ZrO2(氧化锆)等。
绝缘层21也可以是单层结构，也可以是包含由上述的材料构成的多个层的多层结构。
绝缘层21的厚度方向T上的尺寸优选为0.5μm以上且3μm以下。
第一电极层22设置于电路层20的半导体基板10侧，这里，设置于绝缘层21的与半导体基板10相反侧的表面上。
第一电极层22也可以设置至与半导体基板10的端部分离的位置为止。更具体而言，第一电极层22的端部也可以位于比半导体基板10的端部靠近内侧的位置。在图1所示那样的俯视面中，第一电极层22的端部与半导体基板10的端部的距离优选为5μm以上且30μm以下。
作为第一电极层22的构成材料，例如可举出Al(铝)、Si(硅)、Cu(铜)、Ag(银)、Au(金)、Ni(镍)、Cr(铬)、Ti(钛)等金属。第一电极层22的构成材料也可以是包含至少一种上述的金属的合金，作为其具体例，可举出AlSi(铝-硅合金)、AlCu(铝-铜合金)、AlSiCu(铝-硅-铜合金)等。
第一电极层22也可以是单层结构，也可以是包含由上述的材料构成的多个导电体层的多层结构。
第一电极层22的厚度方向T上的尺寸T1优选为0.3μm以上且10μm以下，更优选为0.5μm以上且5μm以下。
在图2所示那样的剖面中，电介质层23设置于第一电极层22与第二电极层24之间。另外，电介质层23被设置为在除了开口23h以外的部分覆盖第一电极层22，电介质层23的端部也设置于从第一电极层22的端部至半导体基板10的端部的绝缘层21的表面上。
作为电介质层23的构成材料，例如可举出SiN(氮化硅)、SiO2(氧化硅)、SiON(氮氧化硅)、Al2O3(氧化铝)、HfO2(氧化铪)、Ta2O5(氧化钽)等。其中，电介质层23优选包含SiN(氮化硅)。
关于电介质层23的结构的详细内容，在后叙述。
第二电极层24与第一电极层22对置而设置。更具体而言，第二电极层24设置于电介质层23的与半导体基板10相反侧的表面上，隔着电介质层23与第一电极层22对置。
作为第二电极层24的构成材料，例如可举出Al(铝)、Si(硅)、Cu(铜)、Ag(银)、Au(金)、Ni(镍)、Cr(铬)、Ti(钛)等金属。第二电极层24的构成材料也可以是包含至少一种上述的金属的合金，作为其具体例，可举出AlSi(铝-硅合金)、AlCu(铝-铜合金)、AlSiCu(铝-硅-铜合金)等。
第二电极层24也可以是单层结构，也可以是包含由上述的材料构成的多个导电体层的多层结构。
第二电极层24的厚度方向T上的尺寸T2优选为0.3μm以上且10μm以下，更优选为0.5μm以上且5μm以下。
在半导体装置1中，由第一电极层22、电介质层23以及第二电极层24构成电容器元件。更具体而言，在第一电极层22、电介质层23以及第二电极层24重叠的区域中形成电容器元件的电容。电容器元件也可以是图2所示那样的堆叠型，也可以是沟槽型。
保护层26设置于电介质层23的与半导体基板10相反侧的表面上，延伸为覆盖第二电极层24的端部。另外，在保护层26中，在与电介质层23的开口23h(与第一电极层22重叠的开口)重叠的位置和与第二电极层24重叠的位置分别设置有开口。通过设置保护层26，从而电容器元件、特别是电介质层23被充分保护以免受水分影响。
作为保护层26的构成材料，例如可举出聚酰亚胺树脂、聚苯并恶唑树脂、苯并环丁烯树脂、阻焊剂中的树脂等树脂。
保护层26的厚度方向T上的尺寸优选为1μm以上且20μm以下。
第一外部电极27电连接于第一电极层22。更具体而言，分别设置于电介质层23以及保护层26的开口通过沿着厚度方向T连通从而延伸，第一外部电极27经由该开口电连接于第一电极层22。另外，第一外部电极27在沿着长度方向L以及宽度方向W的面上与第二电极层24分离，因此未电连接于第二电极层24。另外，第一外部电极27在电路层20的与半导体基板10相反侧的表面引出至与第二外部电极28分离的位置。
第一外部电极27也可以是单层结构，也可以是多层结构。
在第一外部电极27为单层结构的情况下，作为其构成材料，例如可举出Au(金)、Ag(银)、Cu(铜)、Pd(钯)、Ni(镍)、Ti(钛)、Al(铝)、包含至少一种这些金属的合金等。
在第一外部电极27为多层结构的情况下，第一外部电极27也可以从半导体基板10侧依次具有种子层、第一镀敷层以及第二镀敷层。
作为第一外部电极27的种子层，例如可举出由Ti(钛)构成的导电体层与由Cu(铜)构成的导电体层的层叠体(Ti/Cu)等。
作为第一外部电极27的第一镀敷层的构成材料，例如可举出Ni(镍)等。
作为第一外部电极27的第二镀敷层的构成材料，例如可举出Au(金)、Sn(锡)等。
第二外部电极28电连接于第二电极层24。更具体而言，设置于保护层26的开口沿着厚度方向T延伸，第二外部电极28经由该开口电连接于第二电极层24。另外，第二外部电极28在沿着长度方向L以及厚度方向T的面上与第一电极层22分离，从而未电连接于第一电极层22。另外，第二外部电极28在电路层20的与半导体基板10相反侧的表面引出至与第一外部电极27分离的位置。
第二外部电极28也可以是单层结构，也可以是多层结构。
在第二外部电极28为单层结构的情况下，作为其构成材料，例如可举出Au(金)、Ag(银)、Cu(铜)、Pd(钯)、Ni(镍)、Ti(钛)、Al(铝)、包含至少一种这些金属的合金等。
在第二外部电极28为多层结构的情况下，第二外部电极28也可以从半导体基板10侧依次具有种子层、第一镀敷层以及第二镀敷层。
作为第二外部电极28的种子层，例如可举出由Ti(钛)构成的导电体层与由Cu(铜)构成的导电体层的层叠体(Ti/Cu)等。
作为第二外部电极28的第一镀敷层的构成材料，例如可举出Ni(镍)等。
作为第二外部电极28的第二镀敷层的构成材料，例如可举出Au(金)、Sn(锡)等。
第一外部电极27的构成材料与第二外部电极28的构成材料也可以相互相同，也可以相互不同。
以下，对电介质层23的结构的详细情况进行说明。
如图1以及图2所示，设置于电介质层23的开口23h也称为未设置有电介质层23的第一区域。电介质层23的包围开口23h的边缘部(内周缘部)在图1所示那样的俯视面中为环状，在图2所示那样的剖面中，其一部分表示为电介质层23的开口23h侧的端部23a以及端部23b。
如图2所示，电介质层23的开口23h侧的端部23a在第一电极层22侧的面与第一电极层22接触。
在电介质层23中，端部23a的厚度方向T上的尺寸Ta比位于第一电极层22与第二电极层24之间的电极间部23c的厚度方向T上的尺寸Tc小。换言之，电介质层23的端部23a是指：在图2所示那样的剖面中存在于从虚线F1所示的位置向第一外部电极27侧的部分、即厚度方向T上的尺寸Ta比尺寸Tc小的部分。在图2所示的半导体装置1中，电介质层23的端部23a重叠于开口23h内的第一外部电极27。
电介质层23的端部23a的厚度方向T上的尺寸Ta比电极间部23c的厚度方向T上的尺寸Tc小，由此，开始剥离的担忧较高的端部23a的内部应力变小。因此，在电介质层23的开口23h附近，防止电介质层23的端部23a与第一电极层22之间的剥离。相同地，也防止电介质层23的端部23a与第一外部电极27之间的剥离。通过以上内容，电容器元件的特性不恶化，因此防止可靠性的降低。
特别是，在电介质层23的端部23a，开口23h侧的厚度方向T上的尺寸比与开口23h相反侧的厚度方向T上的尺寸小。由此，开始剥离的担忧更高的端部23a的开口23h侧的前端的内部应力变小。因此，更可靠地防止电介质层23的开口23h附近的剥离。
作为电介质层23的开口23h侧的端部，除了端部23a以外，还存在在图2所示那样的剖面中与端部23a对置的端部23b。
如图2所示，电介质层23的开口23h侧的端部23b在第一电极层22侧的面与第一电极层22接触。
在电介质层23中，端部23b的厚度方向T上的尺寸Tb比电极间部23c的厚度方向T上的尺寸Tc小。换言之，电介质层23的端部23b是指：在图2所示那样的剖面中存在于从虚线F2向第一外部电极27侧的部分、即厚度方向T上的尺寸Tb比尺寸Tc小的部分。在图2所示的半导体装置1中，电介质层23的端部23b重叠于开口23h内的第一外部电极27。
电介质层23的端部23b的厚度方向T上的尺寸Tb比电极间部23c的厚度方向T上的尺寸Tc小，由此，开始剥离的担忧较高的端部23b的内部应力变小。因此，在电介质层23的开口23h附近，防止电介质层23的端部23b与第一电极层22之间的剥离。相同地，也防止电介质层23的端部23b与第一外部电极27之间的剥离。通过以上内容，电容器元件的特性不恶化，因此防止可靠性的降低。
特别是，在电介质层23的端部23b，开口23h侧的厚度方向T上的尺寸比与开口23h相反侧的厚度方向T上的尺寸小。由此，开始剥离的担忧更高的端部23b的开口23h侧的前端的内部应力变小。因此，更可靠地防止电介质层23的开口23h附近的剥离。
在图2所示的半导体装置1中，在电介质层23，端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb双方均比电极间部23c的厚度方向T上的尺寸Tc小，但只要端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb的一方比电极间部23c的厚度方向T上的尺寸Tc小即可。从防止电介质层23的开口23h附近的剥离的观点来看，优选端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb两方均比电极间部23c的厚度方向T上的尺寸Tc小。
首先，对电介质层23的端部23a的详细情况进行说明。
如图2所示，在电介质层23中，端部23a的厚度方向T上的尺寸Ta随着朝向开口23h的中心而连续地变小。更具体而言，电介质层23的端部23a与第一电极层22，电介质层23的端部23a的剖面形状为锥形形状，这里，为所谓的线形锥形形状。
对于电介质层23的端部23a，优选锥形形状的倾斜角度θa为30°以上且60°以下。电介质层23的端部23a中的锥形形状的倾斜角度θa在图2所示那样的剖面中是指与第一电极层22接触的边和与第一外部电极27接触的边所成的角度。
对于电介质层23的端部23a，优选锥形形状的厚度方向T上的尺寸为零的位置和尺寸为最大的位置的从第二外部电极28朝向第一外部电极27的长度方向L上的距离La为电极间部23c的厚度方向T上的尺寸Tc的50％以上。另外，优选距离La为电极间部23c的厚度方向T上的尺寸Tc的200％以下。
对于电介质层23的端部23a，优选锥形形状的厚度方向T上的尺寸为零的位置和尺寸为最大的位置的从第二外部电极28朝向第一外部电极27的长度方向L上的距离La为开口23h的直径D的1％以上。另外，优选距离La为开口23h的直径D的50％以下。如图1以及图2所示，电介质层23的开口23h的直径D是指开口23h的最大直径。
对于电介质层23的端部23a，作为厚度方向T上的尺寸Ta随着朝向开口23h的中心而连续地变小的实施方式，其剖面形状除了图2所示那样的线形锥形形状以外，例如，也可以是下述那样的锥形形状。
图3是示出图2中的电介质层的端部的另一实施例的剖面示意图。在图3中，示出电介质层的开口附近。如图3所示，电介质层23的端部23a的剖面形状是所谓的指数函数锥形形状。
图4是示出图2中的电介质层的端部的又一实施例的剖面示意图。在图4中，示出电介质层的开口附近。如图4所示，电介质层23的端部23a的剖面形状是所谓的抛物线锥形形状。
接下来，对电介质层23的端部23b的详细情况进行说明。
如图2所示，在电介质层23中，端部23b的厚度方向T上的尺寸Tb随着朝向开口23h的中心而连续地变小。更具体而言，电介质层23的端部23b与第一电极层22接触，电介质层23的端部23b的剖面形状为锥形形状，这里为所谓的线形锥形形状。
对于电介质层23的端部23b，优选锥形形状的倾斜角度θb为30°以上且60°以下。电介质层23的端部23b中的锥形形状的倾斜角度θb在图2所示那样的剖面中是指与第一电极层22接触的边和与第一外部电极27接触的边所成的角度。
对于电介质层23的端部23b，优选锥形形状的厚度方向T上的尺寸为零的位置和尺寸为最大的位置的从第二外部电极28朝向第一外部电极27的长度方向L上的距离Lb为电极间部23c的厚度方向T上的尺寸Tc的50％以上。另外，优选距离Lb为电极间部23c的厚度方向T上的尺寸Tc的200％以下。
对于电介质层23的端部23b，优选锥形形状的厚度方向T上的尺寸为零的位置和尺寸为最大的位置的从第二外部电极28朝向第一外部电极27的长度方向L上的距离Lb为开口23h的直径D的1％以上。另外，优选距离Lb为开口23h的直径D的50％以下。
对于电介质层23的端部23b，作为厚度方向T上的尺寸Tb随着朝向开口23h的中心而连续地变小的实施方式，其剖面形状除了图2所示那样的线形锥形形状以外，例如，也可以是图3所示那样的指数函数锥形形状、图4所示那样的抛物线锥形形状。
为了确保第一电极层22与第一外部电极27的连接，在电介质层23中，距离La与距离Lb的和(La+Lb)比开口23h的直径D小。
在电介质层23中，位于电路层20的外周缘的外周缘部23d的厚度方向T上的尺寸Td优选比电极间部23c的厚度方向T上的尺寸Tc小。在电路层20的外周缘，有在电介质层23的外周缘部23d与绝缘层21之间产生剥离的情况。与此相对，通过如上述那样电介质层23的外周缘部23d的厚度方向T上的尺寸Td较小，从而电介质层23的外周缘部23d的内部应力变小。因此，在电路层20的外周缘，防止电介质层23的外周缘部23d与绝缘层21之间的剥离。
电介质层23的电极间部23c的厚度方向T上的尺寸Tc也可以为1μm以上。以往，若为了调整电容器元件的电容而增大电介质层的电极间部的厚度方向上的尺寸，例如使其为0.1μm以上，则由于电介质层的内部应力变大而容易产生电介质层的开口附近的剥离。进一步地，根据本发明人的研究可知，若使电介质层的电极间部的厚度方向上的尺寸为1μm以上，则显著产生电介质层的开口附近的剥离。与此相对，在半导体装置1中，如上述那样，由于电介质层23的端部23a以及端部23b的内部应力变小，因此在电介质层23的电极间部23c的厚度方向T上的尺寸Tc较大的情况下，具体而言，即使电介质层23的电极间部23c的厚度方向T上的尺寸Tc为1μm以上，也防止电介质层23的开口23h附近的剥离。
电介质层23的电极间部23c的厚度方向T上的尺寸Tc也可以为第一电极层22的厚度方向T上的尺寸T1，或者第二电极层24的厚度方向T上的尺寸T2同等以上。根据本发明人的研究可知，以往，若电介质层的电极间部的厚度方向上的尺寸为第一电极层的厚度方向上的尺寸，或者第二电极层的厚度方向上的尺寸同等以上，则电介质层的内部应力显著变大，因此显著产生电介质层的开口附近的剥离。与此相对，在半导体装置1中，如上述那样，由于电介质层23的端部23a以及端部23b的内部应力变小，因此即使电介质层23的电极间部23c的厚度方向T上的尺寸Tc为第一电极层22的厚度方向T上的尺寸T1，或者第二电极层24的厚度方向T上的尺寸T2同等以上，也防止电介质层23的开口23h附近的剥离。
关于电介质层23的尺寸以及角度、电介质层23的开口23h的直径、第一电极层22的尺寸以及第二电极层24的尺寸，能够通过以下方式进行测量：首先，在图1所示那样的俯视面中确认电介质层23的开口23h的直径D为最大的位置后，对在该位置进行切断得到的图2所示那样的剖面，通过扫描式电子显微镜(SEM)、透射式电子显微镜(TEM)等进行解析。此外，关于电介质层23的电极间部23c的厚度方向T上的尺寸Tc，在图2所示那样的剖面中，确定为五个部位的测量值的平均值。
在半导体装置1中，也可以在电介质层23与保护层26之间以及第二电极层24与保护层26之间设置耐湿保护层。更具体而言，也可以设置从电介质层23的与半导体基板10相反侧的表面上延伸为覆盖第二电极层24的端部的耐湿保护层。在该情况下，在耐湿保护层中，在与电介质层23以及保护层26的开口(与第一电极层22重叠的开口)重叠的位置和与保护层26的开口(与第二电极层24重叠的开口)重叠的位置分别设置开口。通过设置耐湿保护层，从而电容器元件、特别是电介质层23的耐湿性提高。
作为耐湿保护层的构成材料，例如可举出SiN(氮化硅)、SiO2(氧化硅)等。
在半导体装置1中，也可以设置有从保护层26的与半导体基板10相反侧的表面上延伸为覆盖第一外部电极27的端部和第二外部电极28的端部的与保护层26不同的追加保护层。在该情况下，在追加保护层中，在使第一外部电极27的一部分露出的位置和使第二外部电极28的一部分露出的位置分别设置开口。通过设置追加保护层，从而在将半导体装置1安装至布线基板时，能够经由设置于追加保护层的开口，可靠地使第一外部电极27以及第二外部电极28分别与焊料接触。
作为追加保护层的构成材料，例如，可举出聚酰亚胺树脂、聚苯并恶唑树脂、苯并环丁烯树脂、阻焊剂中的树脂等树脂。
图2所示的半导体装置1例如通过以下的方法制造。图5、图6、图7、图8、图9、图10以及图11是用于对本发明的实施方式1的半导体装置的制造方法的一个例子进行说明的剖面示意图。
＜绝缘层的形成＞
如图5所示，例如，通过热氧化法、溅射法、或者化学蒸镀法，在半导体基板10的第一主面10a上形成绝缘层21。
＜第一电极层的形成＞
例如，通过溅射法，在绝缘层21的与半导体基板10相反侧的表面上形成由第一电极层22的构成材料构成的导电体层。之后，通过组合光刻法以及蚀刻法进行导电体层的图案化，从而形成图6所示那样的第一电极层22。更具体而言，将第一电极层22形成至与半导体基板10的端部分离的位置为止。
＜电介质层的形成＞
如图7所示，例如，通过溅射法或者化学蒸镀法形成电介质层23，以便覆盖第一电极层22。
＜第二电极层的形成＞
例如，通过溅射法，在电介质层23的与半导体基板10相反侧的表面上形成由第二电极层24的构成材料构成的导电体层。之后，例如，通过组合光刻法以及蚀刻法进行导电体层的图案化，从而形成图8所示那样的第二电极层24。更具体而言，将第二电极层24形成为隔着电介质层23与第一电极层22对置。
＜电介质层的开口的形成＞
通过对电介质层23例如进行各向异性蚀刻，从而如图9所示，形成剖面形状为锥形形状并且使第一电极层22的一部分露出的开口23h。这样的各向异性蚀刻例如通过在对电介质层23进行等离子体蚀刻时，一边在侧壁上形成来自堆积性气体的反应物的堆积物一边进行从而实现。
通过以上过程，电介质层23的端部23a在第一电极层22侧的面与第一电极层22接触，并且其剖面形状为锥形形状，因此端部23a的厚度方向上的尺寸Ta随着朝向开口23h的中心而连续地变小。因此，电介质层23的端部23a的厚度方向上的尺寸Ta比电极间部23c的厚度方向上的尺寸Tc小。
另外，由于电介质层23的端部23b在第一电极层22侧的面与第一电极层22接触，并且其剖面形状为锥形形状，因此端部23b的厚度方向上的尺寸Tb随着朝向开口23h的中心而连续地变小。因此，电介质层23的端部23b的厚度方向上的尺寸Tb比电极间部23c的厚度方向上的尺寸Tc小。
＜保护层的形成＞
例如，通过旋涂法，在图9所示的结构体的与半导体基板10相反侧的表面上形成由保护层26的构成材料构成的层。之后，例如，在保护层26的构成材料为感光性的情况下仅使用光刻法进行该层的图案化，另外，在保护层26的构成材料为非感光性的情况下组合光刻法以及蚀刻法进行该层的图案化，由此，形成图10所示那样的保护层26。更具体而言，形成保护层26，以便在与用于使第一电极层22的一部分露出的电介质层23的开口23h重叠的位置和使第二电极层24的一部分露出的位置分别设置开口。
＜外部电极的形成＞
如图11所示，例如，通过组合镀敷处理以及光刻法来形成第一外部电极27以及第二外部电极28。更具体而言，形成第一外部电极27，以便经由分别设置于电介质层23以及保护层26的开口电连接于第一电极层22。另外，形成第二外部电极28，以便经由设置于保护层26的开口电连接于第二电极层24。
通过以上过程，在半导体基板10的第一主面10a上形成图11所示那样的电路层20。第一外部电极27在电路层20的与半导体基板10相反侧的表面引出至与第二外部电极28分离的位置。另外，第二外部电极28在电路层20的与半导体基板10相反侧的表面引出至与第一外部电极27分离的位置。
作为以上过程的结果，制造图2(图11)所示的半导体装置1。
以上，对制造一个半导体装置1的情况进行了说明，但也可以在相同的半导体基板10的第一主面10a上形成多个电路层20后，利用切割等将半导体基板10切断并单片化，从而同时制造多个半导体装置1。
本发明的电容装置的特征在于，具备：基板，具有在厚度方向上对置的第一主面以及第二主面；以及电路层，设置于基板的第一主面上，电路层具有：第一电极层，设置于基板侧；第二电极层，与第一电极层对置设置；电介质层，在剖面中设置于第一电极层与第二电极层之间；以及第一外部电极，经由未设置有电介质层的第一区域电连接于第一电极层，电介质层的第一区域侧的端部在第一电极层侧的面与第一电极层接触，在电介质层中，端部的厚度方向上的尺寸比位于第一电极层与第二电极层之间的电极间部的厚度方向上的尺寸小。
本发明的实施方式1的电容装置除了并不将供电路层在第一主面上设置的基板的种类限定为半导体基板以外，与本发明的实施方式1的半导体装置相同。
在本发明的实施方式1的电容装置中，作为基板，例如除了Si(硅)、SiGe(硅锗)等的半导体基板以外，可举出氧化铝等的陶瓷基板、玻璃陶瓷基板、玻璃基板、蓝宝石、MgO(氧化镁)、SrTiO(钛酸锶)等的单晶基板等。
在本发明的实施方式1的电容装置中，也与本发明的实施方式1的半导体装置相同地，防止电介质层的开口附近的剥离。
[实施方式2]
在本发明的半导体装置中，在电介质层，端部的厚度方向上的尺寸也可以随着朝向开口的中心而分阶段地变小。以下将这样的例子作为本发明的实施方式2的半导体装置进行说明。本发明的实施方式2的半导体装置除了电介质层的结构以外，与本发明的实施方式1的半导体装置相同。
图12是示出本发明的实施方式2的半导体装置的剖面示意图。
如图12所示，电介质层23的开口23h侧的端部23a在第一电极层22侧的面与第一电极层22接触。
在电介质层23中，端部23a的厚度方向T上的尺寸Ta比电极间部23c的厚度方向T上的尺寸Tc小。
如图12所示，电介质层23的开口23h侧的端部23b在第一电极层22侧的面与第一电极层22接触。
在电介质层23中，端部23b的厚度方向T上的尺寸Tb比电极间部23c的厚度方向T上的尺寸Tc小。
通过电介质层23的端部23a以及端部23b具有上述的结构，从而内部应力变小，由此防止电介质层23的开口23h附近的剥离。
在图12所示的半导体装置1中，在电介质层23，端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb双方均比电极间部23c的厚度方向T上的尺寸Tc小，但端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb的一方比电极间部23c的厚度方向T上的尺寸Tc小即可。从防止电介质层23的开口23h附近的剥离的观点来看，优选端部23a的厚度方向T上的尺寸Ta与端部23b的厚度方向T上的尺寸Tb双方均比电极间部23c的厚度方向T上的尺寸Tc小。
首先，对电介质层23的端部23a的详细情况进行说明。
如图12所示，在电介质层23中，端部23a的厚度方向T上的尺寸Ta随着朝向开口23h的中心而分阶段地变小。更具体而言，电介质层23的端部23a与第一电极层22接触，电介质层23的端部23a的剖面形状为阶梯形状。在图12所示那样的剖面中，电介质层23的端部23a的表面23as与第一电极层22的表面之间存在阶梯差，其阶数为一阶。
在图12所示那样的剖面中，电介质层23的端部23a的表面23as优选为平坦面，但这里，构成端部23a的电介质层也可以为具有后述的第二电介质层23B的厚度方向T上的尺寸的±10％以内的阶梯差的面。
电介质层23至少在电极间部23c具有多层结构，在电介质层23中，构成端部23a的层数也可以比构成电极间部23c的层数少。在图12所示的半导体装置1中，电介质层23在电极间部23c具有第一电介质层23A以及第二电介质层23B层叠的双层结构。另外，在电介质层23中，构成端部23a的层数为一层第二电介质层23B，比作为构成电极间部23c的层数的两层少。通过电介质层23具有这样的结构，从而容易实现端部23a的厚度方向T上的尺寸Ta随着朝向开口23h的中心而分阶段地变小的实施方式。此外，在电介质层23中，端部23a也可以具有多层结构。例如，在电介质层23中，在端部23a具有双层结构的情况下，电极间部23c具有三层以上的多层结构即可。
接下来，对电介质层23的端部23b的详细情况进行说明。
如图12所示，在电介质层23中，端部23b的厚度方向T上的尺寸Tb随着朝向开口23h的中心而分阶段地变小。更具体而言，电介质层23的端部23b与第一电极层22接触，电介质层23的端部23b的剖面形状为阶梯形状。在图12所示那样的剖面中，在电介质层23的端部23b的表面23bs与第一电极层22的表面之间存在阶梯差，其阶数为一阶。
在图12所示那样的剖面中，电介质层23的端部23b的表面23bs优选为平坦面，但这里，构成端部23b的电介质层也可以是具有后述的第二电介质层23B的厚度方向T上的尺寸的±10％以内的阶梯差的面。
电介质层23至少在电极间部23c具有多层结构，在电介质层23中，构成端部23b的层数也可以比构成电极间部23c的层数少。在图12所示的半导体装置1中，电介质层23在电极间部23c具有第一电介质层23A以及第二电介质层23B层叠的双层结构。另外，在电介质层23中，构成端部23b的层数为一层第二电介质层23B，比作为构成电极间部23c的层数的两层少。通过电介质层23具有这样的结构，从而容易实现端部23b的厚度方向T上的尺寸Tb随着朝向开口23h的中心而分阶段地变小的实施方式。此外，在电介质层23中，也可以端部23b具有多层结构。例如，在电介质层23中，在端部23b具有双层结构的情况下，电极间部23c具有三层以上的多层结构即可。
以下，对电介质层23具有多层结构的情况进行说明。
电介质层23的多层结构所包含的多个层也可以由相同的材料构成。在图12所示的半导体装置1中，第一电介质层23A以及第二电介质层23B也可以由相同的材料构成。这样的相同的材料优选从由SiN(氮化硅)、SiO2(氧化硅)、SiON(氮氧化硅)、Al2O3(氧化铝)、HfO2(氧化铪)、以及Ta2O5(氧化钽)构成的组选择。
在电介质层23的多层结构所包含的多个层由相同的材料构成的情况下，这里，在第一电介质层23A以及第二电介质层23B由相同的材料构成的情况下，若通过透射式电子显微镜(TEM)观察图12所示那样的剖面，则能够确认由相同的材料构成的第一电介质层23A以及第二电介质层23B的界面。
电介质层23的多层结构所包含的多个层也可以由不同的材料构成。在图12所示的半导体装置1中，第一电介质层23A以及第二电介质层23B也可以由不同的材料构成。这样的不同的材料优选从由SiN(氮化硅)、SiO2(氧化硅)、SiON(氮氧化硅)、Al2O3(氧化铝)、HfO2(氧化铪)、以及Ta2O5(氧化钽)构成的组选择。
在电介质层23的多层结构所包含的多个层由不同的材料构成的情况下，在电介质层23中，优选电极间部23c的第一电极层22侧的层由SiO2(氧化硅)构成，并且端部23a的第一电极层22侧的层由SiN(氮化硅)构成。在图12所示的半导体装置1中，在电介质层23，优选电极间部23c的第一电极层22侧的层、即第一电介质层23A由SiO2(氧化硅)构成，并且端部23a的第一电极层22侧的层、即第二电介质层23B由SiN(氮化硅)构成。
另外，在电介质层23的多层结构所包含的多个层由不同的材料构成的情况下，在电介质层23中，优选电极间部23c的第一电极层22侧的层由SiO2(氧化硅)构成，并且端部23b的第一电极层22侧的层由SiN(氮化硅)构成。在图12所示的半导体装置1中，在电介质层23，优选电极间部23c的第一电极层22侧的层、即第一电介质层23A由SiO2(氧化硅)构成，并且端部23b的第一电极层22侧的层、即第二电介质层23B由SiN(氮化硅)构成。
通过电介质层23的多层结构由上述那样的材料构成，从而电介质层23的第一电极层22侧的部分与第一电极层22的热膨胀系数容易接近，因此充分防止电介质层23与第一电极层22之间的剥离。
对于电介质层23的端部23a以及端部23b，各自的台阶数也可以为图12所示那样的一阶，也可以为两阶以上。
电介质层23的端部23a以及端部23b也可以为图13或者图14所示那样的结构。
图13是示出图12中的电介质层的端部的另一实施例的剖面示意图。在图13中，示出电介质层的开口附近。在图13所示的电介质层23中，由于第二电介质层23B覆盖至第一电介质层23A的侧面，因此在形成第二电介质层23B时，不会对第一电介质层23A造成损伤。另外，对第一电介质层23A以及第二电介质层23B各自的构成材料没有限制，也可以由相同的材料构成，也可以由不同的材料构成。对于图13所示的电介质层23的端部23a以及端部23b，也与图12所示的电介质层23的端部23a以及端部23b相同地，防止剥离。
图14是示出图12中的电介质层的端部的又一实施例的剖面示意图。在图14中，示出电介质层的开口附近。在图14所示的电介质层23中，由于第二电介质层23B未覆盖至第一电介质层23A的侧面，因此在形成第二电介质层23B时，存在对第一电介质层23A造成损伤的担忧。另外，对第一电介质层23A以及第二电介质层23B的各自的构成材料存在限制，需要由不同的材料构成。对于图14所示的电介质层23的端部23a以及端部23b，也与图12所示的电介质层23的端部23a以及端部23b相同地，防止剥离。
图12所示的半导体装置1例如通过以下的方法制造。图15、图16、图17、图18、图19、图20、图21、图22以及图23是用于对本发明的实施方式2的半导体装置的制造方法的一个例子进行说明的剖面示意图。
＜绝缘层的形成＞
如图15所示，例如，通过热氧化法、溅射法或者化学蒸镀法，在半导体基板10的第一主面10a上形成绝缘层21。
＜第一电极层的形成＞
例如，通过溅射法，在绝缘层21的与半导体基板10相反侧的表面上形成由第一电极层22的构成材料构成的导电体层。之后，通过组合光刻法以及蚀刻法进行导电体层的图案化，从而形成图16所示那样的第一电极层22。更具体而言，将第一电极层22形成至与半导体基板10的端部分离的位置为止。
＜第一电介质层的形成＞
如图17所示，例如，通过溅射法或者化学蒸镀法形成第一电介质层23A，以便覆盖第一电极层22。
＜第一电介质层的开口的形成＞
对于第一电介质层23A，例如，组合光刻法以及蚀刻法进行图案化。由此，在第一电介质层23A形成图18所示那样的使第一电极层22的一部分露出的开口。
＜第二电介质层的形成＞
如图19所示，例如，通过溅射法或者化学蒸镀法，在图18所示的结构体的与半导体基板10相反侧的表面上形成第二电介质层23B。
＜第二电极层的形成＞
例如，通过溅射法，在第二电介质层23B的与半导体基板10相反侧的表面上形成由第二电极层24的构成材料构成的导电体层。之后，例如，通过组合光刻法以及蚀刻法进行导电体层的图案化，从而形成图20所示那样的第二电极层24。更具体而言，将第二电极层24形成为隔着第一电介质层23A以及第二电介质层23B与第一电极层22对置。
＜第二电介质层的开口的形成＞
对于第二电介质层23B，例如，组合光刻法以及蚀刻法进行图案化。由此，如图21所示，在第二电介质层23B形成使第一电极层22的一部分在第一电介质层23A的开口内露出的开口。
通过以上过程，电介质层23的端部23a在第一电极层22侧的面与第一电极层22接触，并且其剖面形状为阶梯形状。电介质层23的端部23a的厚度方向上的尺寸Ta比电极间部23c的厚度方向上的尺寸Tc小。
另外，电介质层23的端部23b在第一电极层22侧的面与第一电极层22接触，并且其剖面形状为阶梯形状。电介质层23的端部23b的厚度方向上的尺寸Tb比电极间部23c的厚度方向上的尺寸Tc小。
如以上那样，在层叠第一电介质层23A以及第二电介质层23B形成电介质层23的情况下，优选在第一电介质层23A以及第二电介质层23B中，将一方形成为朝向长度方向的外侧残留内部应力，将另一方形成为朝向长度方向的内侧残留内部应力。通过这样形成第一电介质层23A以及第二电介质层23B，从而在第一电介质层23A与第二电介质层23B之间内部应力容易相互抵消，因此有助于防止电介质层23的剥离。
＜保护层的形成＞
例如，通过旋涂法，在图21所示的结构体的与半导体基板10相反侧的表面上形成由保护层26的构成材料构成的层。之后，例如，在保护层26的构成材料为感光性的情况下仅使用光刻法进行该层的图案化，，另外，在保护层26的构成材料为非感光性的情况下组合光刻法以及蚀刻法进行该层的图案化，由此，形成图22所示那样的保护层26。更具体而言，形成保护层26，以便在与用于使第一电极层22的一部分露出的电介质层23的开口23h重叠的位置和使第二电极层24的一部分露出的位置分别设置开口。
＜外部电极的形成＞
如图23所示，例如，通过组合镀敷处理以及光刻法来形成第一外部电极27以及第二外部电极28。更具体而言，形成第一外部电极27，以便经由分别设置于电介质层23以及保护层26的开口电连接于第一电极层22。另外，形成第二外部电极28，以便经由设置于保护层26的开口电连接于第二电极层24。
通过以上过程，在半导体基板10的第一主面10a上形成图23所示那样的电路层20。第一外部电极27在电路层20的与半导体基板10相反侧的表面引出至与第二外部电极28分离的位置。另外，第二外部电极28在电路层20的与半导体基板10相反侧的表面引出至与第一外部电极27分离的位置。
作为以上过程的结果，制造图12(图23)所示的半导体装置1。
本发明的实施方式2的电容装置除了并不将供电路层设置于第一主面上的基板的种类限定为半导体基板以外，与本发明的实施方式2的半导体装置相同。
作为本发明的实施方式2的电容装置中的基板，可举出与本发明的实施方式1的电容装置中的基板相同的基板。
在本发明的实施方式2的电容装置中，也与本发明的实施方式2的半导体装置相同地，防止电介质层的开口附近的剥离。
在本发明的实施方式1的半导体装置、本发明的实施方式1的电容装置、本发明的实施方式2的半导体装置以及本发明的实施方式2的电容装置中，第一外部电极与第一电极层经由设置于电介质层的开口电连接，但并不限于电介质层的开口，经由未设置有电介质层的第一区域电连接即可。例如，在图2所示的半导体装置1中，由于若电介质层23至少存在于电极间部23c则能够构成电容器元件，因此电介质层23也可以不延伸至第一外部电极27侧。在该情况下，电介质层23的端部23a因保护层26而与第一外部电极27分离，也可以与电极间部23c接触。另外，由于在电介质层23未设置有开口，因此不存在端部23b。
附图标记的说明
1 半导体装置
10 半导体基板
10a 半导体基板的第一主面
10b 半导体基板的第二主面
20 电路层
21 绝缘层
22 第一电极层
23 电介质层
23a、23b 电介质层的端部
23as、23bs 电介质层的端部的表面
23c 电介质层的电极间部
23d 电介质层的外周缘部
23h 电介质层的开口(第一区域)
23A 第一电介质层
23B 第二电介质层
24 第二电极层
26 保护层
27 第一外部电极
28 第二外部电极
D 电介质层的开口的直径
F1、F2 虚线
L 长度方向
La、Lb 锥形形状的厚度方向上的尺寸为零的位置和尺寸为最大的位置的长度方向上的距离
T厚度方向
Ta、Tb 电介质层的端部的厚度方向上的尺寸
Tc 电介质层的电极间部的厚度方向上的尺寸
Td 电介质层的外周缘部的厚度方向上的尺寸
T1 第一电极层的厚度方向上的尺寸
T2 第二电极层的厚度方向上的尺寸
W 宽度方向
θa、θb 锥形形状的倾斜角度。

Claims (19)

1.一种半导体装置，其特征在于，具备：
半导体基板，具有在厚度方向上对置的第一主面以及第二主面；以及
电路层，设置于所述半导体基板的所述第一主面上，
所述电路层具有：第一电极层，设置于所述半导体基板侧；第二电极层，与所述第一电极层对置设置；电介质层，在剖面中设置于所述第一电极层与所述第二电极层之间；第一外部电极，经由未设置有所述电介质层的第一区域电连接于所述第一电极层，
所述电介质层的所述第一区域侧的端部在所述第一电极层侧的面与所述第一电极层接触，
在所述电介质层中，所述端部的所述厚度方向上的尺寸比位于所述第一电极层与所述第二电极层之间的电极间部的所述厚度方向上的尺寸小。
2.根据权利要求1所述的半导体装置，其中，
所述第一区域是设置于所述电介质层的开口，
所述电介质层的所述端部是包围所述开口的边缘部。
3.根据权利要求2所述的半导体装置，其中，
在所述电介质层的所述端部，所述开口侧的所述厚度方向上的尺寸比与所述开口相反侧的所述厚度方向上的尺寸小。
4.根据权利要求3所述的半导体装置，其中，
在所述电介质层中，所述端部的所述厚度方向上的尺寸随着朝向所述开口的中心而连续地变小。
5.根据权利要求3所述的半导体装置，其中，
在所述电介质层中，所述端部的所述厚度方向上的尺寸随着朝向所述开口的中心而分阶段地变小。
6.根据权利要求4所述的半导体装置，其中，
所述电介质层的所述端部的剖面形状为锥形形状。
7.根据权利要求6所述的半导体装置，其中，
所述锥形形状的倾斜角度为30°以上且60°以下。
8.根据权利要求6或7所述的半导体装置，其中，
具有电连接于所述第二电极层的第二外部电极，
所述锥形形状的所述厚度方向上的尺寸为零的位置和尺寸为最大的位置的从所述第二外部电极朝向所述第一外部电极的长度方向上的距离为所述电极间部的所述厚度方向上的尺寸的50％以上。
9.根据权利要求6～8中任一项所述的半导体装置，其中，
具有电连接于所述第二电极层的第二外部电极，
所述锥形形状的所述厚度方向上的尺寸为零的位置和尺寸为最大的位置的从所述第二外部电极朝向所述第一外部电极的长度方向上的距离为所述开口的直径的1％以上。
10.根据权利要求5所述的半导体装置，其中，
所述电介质层至少在所述电极间部具有多层结构，
在所述电介质层中，构成所述端部的层数比构成所述电极间部的层数少。
11.根据权利要求10所述的半导体装置，其中，
构成所述电介质层的所述端部的层数为一层。
12.根据权利要求10或11所述的半导体装置，其中，
所述电介质层的所述多层结构所包含的多个层由相同的材料构成。
13.根据权利要求10或11所述的半导体装置，其中，
所述电介质层的所述多层结构所包含的多个层由不同的材料构成。
14.根据权利要求13所述的半导体装置，其中，
所述不同的材料从由SiN、SiO2、SiON、Al2O3、HfO2、以及Ta2O5构成的组中选择。
15.根据权利要求14所述的半导体装置，其中，
在所述电介质层中，所述电极间部的所述第一电极层侧的层由SiO2构成，且所述端部的所述第一电极层侧的层由SiN构成。
16.根据权利要求1～15中任一项所述的半导体装置，其中，
在所述电介质层中，位于所述电路层的外周缘的外周缘部的所述厚度方向上的尺寸比所述电极间部的所述厚度方向上的尺寸小。
17.根据权利要求1～16中任一项所述的半导体装置，其中，
所述电介质层的所述电极间部的所述厚度方向上的尺寸为1μm以上。
18.根据权利要求1～17中任一项所述的半导体装置，其中，
所述电介质层的所述电极间部的所述厚度方向上的尺寸为与所述第一电极层的所述厚度方向上的尺寸，或者所述第二电极层的所述厚度方向上的尺寸同等以上。
19.一种电容装置，其特征在于，具备：
基板，具有沿厚度方向相对的第一主面以及第二主面；以及
电路层，设置于所述基板的所述第一主面上，
所述电路层具有：第一电极层，设置于所述基板侧；第二电极层，与所述第一电极层对置设置；电介质层，在剖面中设置于所述第一电极层与所述第二电极层之间；第一外部电极，经由未设置有所述电介质层的第一区域电连接于所述第一电极层，
所述电介质层的所述第一区域侧的端部在所述第一电极层侧的面与所述第一电极层接触，
在所述电介质层中，所述端部的所述厚度方向上的尺寸比位于所述第一电极层与所述第二电极层之间的电极间部的所述厚度方向上的尺寸小。
CN202180009644.5A 2020-01-20 2021-01-19 半导体装置以及电容装置 Active CN114981904B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020006848 2020-01-20
JP2020-006848 2020-01-20
PCT/JP2021/001714 WO2021149688A1 (ja) 2020-01-20 2021-01-19 半導体装置及び容量装置

Publications (2)

Publication Number Publication Date
CN114981904A true CN114981904A (zh) 2022-08-30
CN114981904B CN114981904B (zh) 2024-07-05

Family

ID=76992976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180009644.5A Active CN114981904B (zh) 2020-01-20 2021-01-19 半导体装置以及电容装置

Country Status (4)

Country Link
US (1) US20220336155A1 (zh)
JP (1) JP7363928B2 (zh)
CN (1) CN114981904B (zh)
WO (1) WO2021149688A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230335579A1 (en) * 2020-06-29 2023-10-19 Tdk Corporation Thin film capacitor, its manufacturing method, and electronic circuit substrate having the thin film capacitor
WO2024014351A1 (ja) * 2022-07-13 2024-01-18 株式会社村田製作所 キャパシタ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079513A (ja) * 2003-09-03 2005-03-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2005191182A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
CN101197210A (zh) * 2006-12-05 2008-06-11 泉州市火炬电子元件厂 多层陶瓷电容器及其制造方法
US20100246089A1 (en) * 2009-03-31 2010-09-30 Tdk Corporation Method of manufacturing thin film capacitor and thin film capacitor
CN101896985A (zh) * 2007-12-14 2010-11-24 株式会社村田制作所 薄膜叠层电容器的制造方法
CN103098199A (zh) * 2010-09-13 2013-05-08 株式会社村田制作所 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
US9761655B1 (en) * 2016-06-20 2017-09-12 International Business Machines Corporation Stacked planar capacitors with scaled EOT
WO2019026771A1 (ja) * 2017-07-31 2019-02-07 株式会社村田製作所 キャパシタ
JPWO2018003445A1 (ja) * 2016-06-28 2019-03-07 株式会社村田製作所 キャパシタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP2008153497A (ja) 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2016219588A (ja) * 2015-05-20 2016-12-22 イビデン株式会社 薄膜キャパシタ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079513A (ja) * 2003-09-03 2005-03-24 Seiko Epson Corp 半導体装置及びその製造方法
JP2005191182A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
CN101197210A (zh) * 2006-12-05 2008-06-11 泉州市火炬电子元件厂 多层陶瓷电容器及其制造方法
CN101896985A (zh) * 2007-12-14 2010-11-24 株式会社村田制作所 薄膜叠层电容器的制造方法
US20100246089A1 (en) * 2009-03-31 2010-09-30 Tdk Corporation Method of manufacturing thin film capacitor and thin film capacitor
CN103098199A (zh) * 2010-09-13 2013-05-08 株式会社村田制作所 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
US9761655B1 (en) * 2016-06-20 2017-09-12 International Business Machines Corporation Stacked planar capacitors with scaled EOT
JPWO2018003445A1 (ja) * 2016-06-28 2019-03-07 株式会社村田製作所 キャパシタ
WO2019026771A1 (ja) * 2017-07-31 2019-02-07 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
WO2021149688A1 (ja) 2021-07-29
CN114981904B (zh) 2024-07-05
JP7363928B2 (ja) 2023-10-18
US20220336155A1 (en) 2022-10-20
JPWO2021149688A1 (zh) 2021-07-29

Similar Documents

Publication Publication Date Title
US20220336155A1 (en) Semiconductor device and capacitance device
KR100388590B1 (ko) 반도체 장치
US11217395B2 (en) Capacitor
JP6372640B2 (ja) キャパシタ
US20220384113A1 (en) Capacitor
WO2018003445A1 (ja) キャパシタ
US20220376036A1 (en) Semiconductor device and module
US8164160B2 (en) Semiconductor device
US11476055B2 (en) Thin film capacitor and method of manufacturing the same
US20190244761A1 (en) Capacitor
KR102068809B1 (ko) 박막 커패시터 및 박막 커패시터의 제조방법
US10847317B2 (en) Electronic component
US20240063252A1 (en) Semiconductor device and module
US11282917B2 (en) Semiconductor device and method of manufacturing the same
US20240071687A1 (en) Semiconductor device and module
US20230098377A1 (en) Chip parts
JP7156369B2 (ja) キャパシタ集合体
CN112151494B (zh) 一种半导体器件及其形成方法
US20240071691A1 (en) Semiconductor device
CN117153827A (zh) 高压电容器及其制造方法，集成器件
CN117280433A (zh) 半导体装置
JPH05144808A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant