JPWO2018003445A1 - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- JPWO2018003445A1 JPWO2018003445A1 JP2018525004A JP2018525004A JPWO2018003445A1 JP WO2018003445 A1 JPWO2018003445 A1 JP WO2018003445A1 JP 2018525004 A JP2018525004 A JP 2018525004A JP 2018525004 A JP2018525004 A JP 2018525004A JP WO2018003445 A1 JPWO2018003445 A1 JP WO2018003445A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- substrate
- lower electrode
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 description 44
- 239000011241 protective layer Substances 0.000 description 28
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004140 HfO Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- -1 SiO 2 Chemical class 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
Abstract
上部電極、基板、下部電極からなる基板容量の発生を防止したキャパシタを提供する。本発明の一側面に係るキャパシタは、基板と、基板上に形成された下部電極と、下部電極上に形成された誘電体膜と、誘電体膜上の一部に形成された上部電極と、上部電極に接続する第1端子電極と、を備え、上部電極及び第1端子電極は、第1端子電極側からキャパシタを見た平面視において、下部電極の形成領域内に形成されている。
Description
本発明は、キャパシタに関する。
半導体集積回路に用いられる代表的なキャパシタ素子として、例えばMIM(Metal Insulator Metal)キャパシタがよく知られている。MIMキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
例えば特許文献1には、絶縁特性及びリーク電流特性の劣化を防止する薄膜MIMキャパシタを提供する技術について開示されている。特許文献1に記載の薄膜MIMキャパシタは、基板と、該基板上に形成された貴金属からなる下部電極と、該下部電極上に形成された誘電体層薄膜と、該誘電体薄膜上に形成された貴金属からなる上部電極と、を有する。
キャパシタは、上部電極及び下部電極を、外部と電気的に接続させるための端子電極を備える。しかしながら、上部電極に接続する端子電極が下部電極の形成領域を超えて延在した場合、上部電極に繋がる端子電極と下部電極が接近し、基板を挟んで容量結合する場合がある。この結果、上部電極、誘電体膜、下部電極からなる真正容量と並列接続した、上部電極、基板、下部電極からなる浮遊容量が生じる。上部電極、基板、下部電極からなる浮遊容量を基板容量という。
上部電極と下部電極との間に電圧が印加されたときに基板容量の変動が顕在化する。容量変動が起こると、キャパシタが所望の電荷を貯めることができないため、キャパシタが実装された電子回路が動作不良となる。また、電子回路を複数の周波数で動作させる場合、動作周波数で基板容量が真正容量や浮遊容量と比較して大きく変動すると、所望の電荷を貯めることができないことがある。この結果、キャパシタが実装された電子回路が動作不良となる。
本発明はこのような事情に鑑みてなされたものであり、上部電極、基板、下部電極からなる基板容量の発生を防止したキャパシタを提供することを目的とする。
本発明の一側面に係るキャパシタは、基板と、基板上に形成された下部電極と、下部電極上に形成された誘電体膜と、誘電体膜上の一部に形成された上部電極と、上部電極に接続する第1端子電極と、を備え、上部電極及び第1端子電極は、第1端子電極側からキャパシタを見た平面視において、下部電極の形成領域内に形成されている。
本発明によれば、上部電極、基板、下部電極からなる基板容量の発生を防止することができる。
(第1実施形態)
図1は、本実施形態に係るキャパシタの構成要素の形成領域を示す平面図である。図2は、本実施形態に係るキャパシタの断面図である。
図1は、本実施形態に係るキャパシタの構成要素の形成領域を示す平面図である。図2は、本実施形態に係るキャパシタの断面図である。
基板1上には絶縁膜2が形成されており、絶縁膜2上に下部電極3が形成されている。絶縁膜2及び下部電極3上には、下部電極3を被覆する誘電体膜4が形成されている。誘電体膜4上の一部には上部電極5が形成されている。誘電体膜4及び上部電極5上には保護層6が形成されており、保護層6には上部電極5を露出させる開口部6aと、下部電極3の一部を露出させる開口部6bが形成されている。保護層6の開口部6a,6bをそれぞれ埋め込むように保護層6上には第1端子電極7a及び第2端子電極7bが形成されている。第1端子電極7aは上部電極5に接続されており、第2端子電極7bは下部電極3に接続されている。なお、第1端子電極7a及び第2端子電極7bを区別する必要がない場合には、単に端子電極7という。
本実施形態では、上部電極5及び第1端子電極7aは、端子電極7側からキャパシタを見た平面視において(図1)、下部電極3の形成領域内に形成されている。また、第2端子電極7bも、端子電極7側からキャパシタを見た平面視において、下部電極3の形成領域内に形成されている。また、上部電極5は、端子電極7側からキャパシタを見た平面視において、第1端子電極7aの形成領域内に形成されている。以下、本実施形態のキャパシタを構成する各層の材料及び厚さの一例について説明する。
基板1の材料に限定はないが、シリコン基板やガリウム砒素基板等の半導体基板、ガラスやアルミナ等の絶縁性基板が好ましい。例えば、基板1の長辺の長さは200μm〜600μm、短辺の長さは100μm〜300μmである。また、基板の厚さに限定はないが、5μm以上300μm以下が好ましい。基板の厚さが5μmより薄い場合、基板の機械的強度が弱くなるため、後述するキャパシタの製造において、バックグラインドやダイシング時にウエハに割れや欠けが生じる。基板の厚さが300μmより厚い場合、キャパシタの縦、横の長さよりも厚くなってしまい、キャパシタの実装時のハンドリングが難しくなる。
また、基板を含めたキャパシタ全体の厚さは、10μm以上300μm以下が好ましい。
また、基板を含めたキャパシタ全体の厚さは、10μm以上300μm以下が好ましい。
絶縁膜2の材料に限定はないが、SiO2、SiN、Al2O3、HfO2、Ta2O5、ZrO2等からなる絶縁膜が好ましい。絶縁膜の厚さに限定はないが、基板とその上部に形成されるキャパシタが絶縁できればよく、0.05μm以上であることが好ましい。
下部電極3の材料に限定はないが、Cu、Ag、Au、Al、Ni、Cr、Ti等からなる金属又はこれらの金属を含む導電体が好ましい。下部電極の厚さに限定はないが、0.5μm以上10μm以下が好ましく、2μm以上6μm以下がさらに好ましい。下部電極厚が0.5μmより薄い場合、電極の抵抗が大きくなり、キャパシタの高周波特性に影響を及ぼす。下部電極厚が10μmより厚い場合、電極の応力によって素子の機械的強度が弱くなり、キャパシタが歪む可能性がある。
誘電体膜4の材料に限定はないが、SiO2、SiN、Al2O3、HfO2、Ta2O5、ZrO2等の酸化物、窒化物が好ましい。誘電体膜の厚さは、特に限定はないが、0.1μm以上1.5μm以下が好ましい。
上部電極5の材料に限定はないが、Cu、Ag、Au、Al、Ni、Cr、Ti等からなる金属又はこれらの金属を含む導電体が好ましい。上部電極5の厚さは、限定はないが、下部電極3と同様の理由から、0.5μm以上10μm以下が好ましく、2μm以上6μm以下がさらに好ましい。また、下部電極3の厚さは上部電極5の厚さよりも厚いことが好ましい。下部電極3の長さは上部電極5の長さより長い。このため、下部電極3の厚さが薄い場合、等価直列抵抗(ESR)が大きくなるためである。
保護層6の材料に特に限定はないが、ポリイミド等の樹脂材料が好ましい。保護層6の厚さに限定はないが、1μm以上20μm以下が好ましい。保護層の厚さが1μmより薄い場合、保護層6を挟んだ第1端子電極7aと下部電極3の間の容量が、誘電体膜4を挟んだ下部電極3と上部電極5の間の容量と比較して大きくなり、保護層6を挟んだ容量の電圧変動や周波数特性がキャパシタ全体に影響を及ぼす。保護層6の厚さを20μmより厚くしようとすると、高粘度の保護層材料が必要となり、厚さの制御が難しく、キャパシタ容量にばらつきを生じる要因となる。また、保護層6の周縁は、上面から見た場合、ダイシングした基板1の端部と下部電極3を覆う誘電体膜4の側壁の間にあってもよい。下部電極3の側壁部の誘電体膜厚は薄くなったり、段差部分で堆積していないことがあり、本実施形態に係るキャパシタが、はんだ実装される際に、はんだと下部電極3が接触することを回避することができる。
端子電極7の材料に限定はないが、下部電極3及び上部電極5の材料よりも抵抗率の低い材料であることが好ましく、CuやAl等からなる金属であることが好ましい。これにより抵抗を下げることが可能となるからである。また、端子電極7の最表面は、AuやSnであってもよい。
本実施形態では、上部電極5及び第1端子電極7aは、端子電極7側からキャパシタを見た平面視において、下部電極3の形成領域内に形成されている(図1)。換言すれば、上部電極5及び第1端子電極7aは、キャパシタを上から見た平面視において、下部電極3の周縁で画定される領域内にのみ形成されている。このような構造にすることによって、電圧印加時に、上部電極5と第1端子電極7aから出る電気力線は、誘電体膜4と保護層6を通って、図2の断面図において上部電極5と第1端子電極7aの下方に形成される下部電極3に入る。第1端子電極7aは下部電極3の外側に形成されていないため、上部電極5と下部電極3は基板1を挟んだ容量結合をしない。
これに対して図3に示す比較例の構造では、第1端子電極7aは下部電極3の形成領域を超えて延在している。このため、電圧印加時に、上部電極5と第1端子電極7aから出る電気力線の一部が、誘電体膜4、保護層6、絶縁膜2及び基板1を通って、下部電極3に入る。この結果、上部電極5、誘電体膜4、下部電極3からなる真正容量と並列接続した、上部電極5、基板1、下部電極3からなる浮遊容量である基板容量Caが生じる。上部電極5と下部電極3との間に電圧が印加されたときに基板容量Caの変動が顕在化する。容量変動が起こると、キャパシタが所望の電荷を貯めることができないため、キャパシタが実装された電子回路が動作不良となる。また、電子回路を複数の周波数で動作させる場合、動作周波数で基板容量が真正容量や浮遊容量と比較して大きく変動すると、所望の電荷を貯めることができないことがある。この結果、キャパシタが実装された電子回路が動作不良となる。
本実施形態によれば、上述したように、上部電極5と下部電極3は基板1を挟んだ容量結合をしないため、電圧が印加されたときに基板容量の変動が全体の容量に影響しない。また、本実施形態の構造とすることによって、基板容量が顕在化しないため、基板容量が全体のキャパシタ容量の周波数特性に影響しない。
また、本実施形態では、端子電極7は保護層6の側壁部分に形成されていないため、平坦な形状をしている。端子電極7が保護層6の側壁に形成される場合、端子電極7を形成する金属膜が側壁の段差で途切れたり、電圧印加時に電界が集中して、キャパシタの絶縁耐性に悪影響がある。保護層6の上面にのみ平坦な端子電極7を形成することにより、キャパシタの絶縁耐性を向上させることができる。
さらに、本実施形態では、上部電極5は、端子電極7側からキャパシタを見た平面視において、第1端子電極7aの形成領域内に形成されている。上部電極5が端子電極7の形成領域を超えて延在すると、上部電極5の延在部の存在により、真正容量に直列接続される等価直列抵抗(ESR)や等価直列インダクタンス(ESL)が大きくなり、Q値が低下する。本実施形態によれば、上部電極5は第1端子電極7aの形成領域内に形成されていることから、等価直列抵抗(ESR)や等価直列インダクタンス(ESL)を低減でき、Q値を向上させることができる。
次に、本実施形態に係るキャパシタの製造方法について図4〜図9を参照して説明する。
図4に示すように、基板1上に絶縁膜2を形成する。絶縁膜2は、SiO2、SiN、Al2O3からなる絶縁膜が好ましい。絶縁膜2は、スパッタリング法やCVD(化学的気相堆積)法で形成することができる。絶縁膜2の厚さは、0.1μm以上であることが好ましい。
次に、図5に示すように、絶縁膜2上に下部電極3のパターンを形成する。下部電極3として、例えば、Cu、Ag、Au、Alからなる金属又はこれらを含む導電体を堆積する。下部電極3の厚さは、0.5μm以上10μm以下が好ましく、2〜6μmがさらに好ましい。下部電極3のパターン形成の方法に限定はないが、例えばセミアディティブ工法を使用する。セミアディティブ工法では、スパッタリングや無電解めっきによりシード層を成膜し、フォトリソグラフィ技術によりシード層の一部を開口するレジストパターンを形成し、無電解めっきにより開口部に下部電極材料を形成し、レジストを剥離し、最後に下部電極材料が形成されていない部位のシード層を除去する。
次に、図6に示すように、下部電極3の領域を含む基板全面に誘電体膜4を形成し、パターニングを行って、誘電体膜4の一部を露出させる開口部4aを形成する。誘電体膜4として、例えば、SiO2、SiN、Al2O3、HfO2、Ta2O5等の酸化物又は窒化物を0.1μm以上1.5μm以下の厚さで形成する。誘電体膜4は、スパッタリング法やCVD法で形成することができる。パターニングは、例えばフォトリソグラフィ及びエッチングにより行う。
次に、図7に示すように、誘電体膜4の一部に上部電極5のパターンを形成する。上部電極5として、例えば、Cu、Ag、Au、Alからなる金属又はこれらを含む導電体を堆積する。上部電極5の厚さは、0.5μm以上10μm以下が好ましく、2〜6μmがさらに好ましい。上部電極5のパターン形成の方法に限定はないが、下部電極3と同様に、例えばセミアディティブ工法を使用する。
次に、図8に示すように、保護層6を堆積し、パターニングを行って、保護層6に上部電極5を露出させる開口部6aと、誘電体膜4を露出させる開口部6bとを形成する。例えば、保護層6として、ポリイミド等の樹脂材料を堆積する。保護層6の厚さは、1〜20μmが好ましい。パターニングでは、フォトリソグラフィ技術により保護層6上にレジストパターンを形成し、レジストパターンをマスクとして保護層6の不要な部分をエッチングする。
次に、図9に示すように、保護層6の開口部6a,6bをそれぞれ埋め込む第1端子電極7a及び第2端子電極7bのパターンを形成する。本実施形態では、第1端子電極7a及び第2端子電極7bを下部電極3の形成領域内にのみ形成する。また、保護層6の上面のみに第1端子電極7a及び第2端子電極7bを形成し、保護層6の側壁に第1端子電極7a及び第2端子電極7bを形成しないことが好ましい。また、できるだけ上部電極5の全面に接続するように第1端子電極7aをパターン形成することが好ましい。端子電極7として、例えばCu又はAlを用いる。Cu又はAlからなる端子電極7は、スパッタリングやめっきで形成することができる。また、端子電極7はNi/Auをめっきすることが好ましい。端子電極7のパターン形成の方法に限定はないが、下部電極3と同様に、例えばセミアディティブ工法を使用する。
以上のようにして本実施形態に係るキャパシタが製造される。
(第2実施形態)
第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図10は、第2実施形態に係るキャパシタの断面図である。
第2実施形態では、下部電極3が形成される基板1の領域には、複数のトレンチが形成されており、凹凸構造をなしている。基板1のトレンチを被覆するように、絶縁膜2、下部電極3、誘電体膜4、上部電極5が順に形成されている。
第2実施形態では、下部電極3が形成される基板1の領域には、複数のトレンチが形成されており、凹凸構造をなしている。基板1のトレンチを被覆するように、絶縁膜2、下部電極3、誘電体膜4、上部電極5が順に形成されている。
第2実施形態によれば、下部電極3が形成される基板1の領域には、複数のトレンチが形成されていることから、容量結合する下部電極3の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
第2実施形態に係るキャパシタは、下記のようにして製造される。まず、基板1上にレジストパターンを形成し、当該レジストパターンをマスクとした異方性ドライエッチングにより、基板1に複数のトレンチ1aを形成する。その後、第1実施形態と同様に図4〜図9に示した工程を経ればよい。
(第3実施形態)
図11は、第3実施形態に係るキャパシタの断面図である。
第3実施形態では、基板1にピラミッド形状のテクスチャ構造が形成されている。これにより、第3実施形態では、基板1のピラミッドの斜面を被覆するように、絶縁膜2、下部電極3、誘電体膜4、上部電極5が順に形成されている。
図11は、第3実施形態に係るキャパシタの断面図である。
第3実施形態では、基板1にピラミッド形状のテクスチャ構造が形成されている。これにより、第3実施形態では、基板1のピラミッドの斜面を被覆するように、絶縁膜2、下部電極3、誘電体膜4、上部電極5が順に形成されている。
第3実施形態によれば、下部電極3が形成される基板1の領域には、複数のピラミッド構造が形成されていることから、容量結合する下部電極3の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
第3実施形態に係るキャパシタを製造するには、基板材料としてシリコン基板を使用することが好ましい。基板1に形成されるテクスチャ構造は、(100)面のシリコン基板をNaOHやKOH等のアルカリ溶液に浸漬し、(111)面を露出させることで形成することができる。(111)面が出ると、図11内のピラミッドの斜面をなす二辺の間の角θ1は、110°程度となる。
その後、第1実施形態と同様に図4〜図9に示した工程を経ればよい。
その後、第1実施形態と同様に図4〜図9に示した工程を経ればよい。
以上、本発明の例示的な実施形態について説明した。
本実施形態に係るキャパシタ10は、基板1と、基板1上に形成された下部電極3と、下部電極3上に形成された誘電体膜4と、誘電体膜4上の一部に形成された上部電極5と、上部電極5に接続する第1端子電極7aと、を備え、上部電極5及び第1端子電極7aは、第1端子電極7a側からキャパシタ10を見た平面視において、下部電極3の形成領域内に形成されている(図2)。これにより、電圧印加時に、上部電極5と第1端子電極7aから出る電気力線は、誘電体膜4と保護層6を通って、図2の断面図において上部電極5と第1端子電極7aの下方に形成される下部電極3に入る。第1端子電極7aは下部電極3の外側に形成されていないため、上部電極5と下部電極3は基板1を挟んだ容量結合をしない。このように、上部電極5と下部電極3は基板1を挟んだ容量結合をしないため、電圧が印加されたときに基板容量の変動が全体の容量に影響しない。また、本実施形態の構造とすることによって、基板容量が顕在化しないため、基板容量が全体のキャパシタ容量の周波数特性に影響しない。
例えば、下部電極3に接続する第2端子電極7bをさらに備え、第2端子電極7bは、第1端子電極7a側からキャパシタ10を見た平面視において、下部電極3の形成領域内に形成されている(図2)。このように、第1端子電極7a及び第2端子電極7bの双方が下部電極3の形成領域内に形成されることにより、下地の段差の影響を受けずに平坦な端子電極7となる。この結果、端子電極7を形成する金属膜が側壁の段差で途切れたり、電圧印加時に電界が集中して、キャパシタの絶縁耐性が低下することを防止できる。
好ましくは、上部電極5は、第1端子電極7a側からキャパシタ10を見た平面視において、第1端子電極7aの形成領域内に形成されている(図2)。これにより、真正容量に直列接続される等価直列抵抗(ESR)や等価直列インダクタンス(ESL)を低減でき、Q値を向上させることができる。
好ましくは、下部電極3が形成される基板1の領域には、トレンチ1aが形成されている(図10)。これにより、容量結合する下部電極3の表面積を増大させることができ、キャパシタの容量値を増大させることができる。
例えば、トレンチ1bの内壁はテーパー形状をなしている(図11)。これにより、トレンチの内壁が垂直な場合と比べて、トレンチの内壁を被覆するように形成される下部電極3及び上部電極5の応力が低減される。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。さらに、図面の寸法比率は図示の比率に限られるものではない。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
1…基板
1a,1b…トレンチ
2…絶縁膜
3…下部電極
4…誘電体膜
4a…開口部
5…上部電極
6…保護層
6a,6b…開口部
7…端子電極
7a…第1端子電極
7b…第2端子電極
10,10a…キャパシタ
1a,1b…トレンチ
2…絶縁膜
3…下部電極
4…誘電体膜
4a…開口部
5…上部電極
6…保護層
6a,6b…開口部
7…端子電極
7a…第1端子電極
7b…第2端子電極
10,10a…キャパシタ
Claims (5)
- 基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された誘電体膜と、
前記誘電体膜上の一部に形成された上部電極と、
前記上部電極に接続する第1端子電極と、
を備え、
前記上部電極及び前記第1端子電極は、前記第1端子電極側からキャパシタを見た平面視において、前記下部電極の形成領域内に形成されている、
キャパシタ。 - 前記下部電極に接続する第2端子電極をさらに備え、
前記第2端子電極は、前記第1端子電極側からキャパシタを見た平面視において、前記下部電極の形成領域内に形成されている、
請求項1に記載のキャパシタ。 - 前記上部電極は、前記第1端子電極側からキャパシタを見た平面視において、前記第1端子電極の形成領域内に形成されている、
請求項1又は2に記載のキャパシタ。 - 前記下部電極が形成される前記基板の領域には、トレンチが形成されている、
請求項1〜3のいずれか一項に記載のキャパシタ。 - 前記下部電極が形成される前記基板の領域には、ピラミッド構造が形成されている、
請求項1〜3のいずれか一項に記載のキャパシタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016128047 | 2016-06-28 | ||
JP2016128047 | 2016-06-28 | ||
PCT/JP2017/021240 WO2018003445A1 (ja) | 2016-06-28 | 2017-06-08 | キャパシタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020076963A Division JP2020115587A (ja) | 2016-06-28 | 2020-04-23 | キャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2018003445A1 true JPWO2018003445A1 (ja) | 2019-03-07 |
Family
ID=60785215
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018525004A Pending JPWO2018003445A1 (ja) | 2016-06-28 | 2017-06-08 | キャパシタ |
JP2020076963A Pending JP2020115587A (ja) | 2016-06-28 | 2020-04-23 | キャパシタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020076963A Pending JP2020115587A (ja) | 2016-06-28 | 2020-04-23 | キャパシタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US11101072B2 (ja) |
JP (2) | JPWO2018003445A1 (ja) |
WO (1) | WO2018003445A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114981904A (zh) * | 2020-01-20 | 2022-08-30 | 株式会社村田制作所 | 半导体装置以及电容装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7067616B2 (ja) * | 2018-04-18 | 2022-05-16 | 株式会社村田製作所 | キャパシタおよびその製造方法 |
JP7156369B2 (ja) * | 2018-04-27 | 2022-10-19 | 株式会社村田製作所 | キャパシタ集合体 |
JP7178187B2 (ja) * | 2018-06-27 | 2022-11-25 | 太陽誘電株式会社 | トレンチキャパシタ |
JP7318279B2 (ja) * | 2019-04-03 | 2023-08-01 | 株式会社村田製作所 | キャパシタ |
CN113841211B (zh) * | 2019-05-13 | 2023-04-14 | 株式会社村田制作所 | 电容器 |
WO2020235175A1 (ja) * | 2019-05-21 | 2020-11-26 | 株式会社村田製作所 | キャパシタ |
WO2022235419A1 (en) * | 2021-05-03 | 2022-11-10 | KYOCERA AVX Components Corporation | Metal-oxide-semiconductor capacitor and circuit board including the same embedded therein |
WO2024086220A1 (en) * | 2022-10-21 | 2024-04-25 | KYOCERA AVX Components Corporation | Metal-oxide-semiconductor capacitor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224033A (ja) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | 薄膜コンデンサ |
JP2004172154A (ja) * | 2002-11-15 | 2004-06-17 | Fujitsu Media Device Kk | 高周波キャパシタ |
JP2007299939A (ja) * | 2006-04-28 | 2007-11-15 | Renesas Technology Corp | 半導体装置 |
JP2008251972A (ja) * | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
WO2008149622A1 (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corporation | キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4423087A (en) | 1981-12-28 | 1983-12-27 | International Business Machines Corporation | Thin film capacitor with a dual bottom electrode structure |
JPH07115032A (ja) * | 1993-10-19 | 1995-05-02 | Shimada Phys & Chem Ind Co Ltd | 薄膜コンデンサおよび薄膜コンデンサを含む半導体集積回路の製造方法 |
JPH08241830A (ja) | 1995-03-07 | 1996-09-17 | Sumitomo Metal Ind Ltd | 薄膜コンデンサ |
EP0837504A3 (en) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
JP4177560B2 (ja) | 2001-03-16 | 2008-11-05 | 株式会社ルネサステクノロジ | 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール |
US6818469B2 (en) * | 2002-05-27 | 2004-11-16 | Nec Corporation | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same |
JP3918675B2 (ja) * | 2002-08-01 | 2007-05-23 | 日本電気株式会社 | 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム |
JP3995619B2 (ja) * | 2003-03-12 | 2007-10-24 | 富士通株式会社 | 薄膜キャパシタ素子、その製造方法及び電子装置 |
JP4641396B2 (ja) * | 2004-09-02 | 2011-03-02 | Okiセミコンダクタ株式会社 | 薄膜コンデンサとその製造方法 |
JP4461386B2 (ja) * | 2005-10-31 | 2010-05-12 | Tdk株式会社 | 薄膜デバイスおよびその製造方法 |
US8361811B2 (en) * | 2006-06-28 | 2013-01-29 | Research In Motion Rf, Inc. | Electronic component with reactive barrier and hermetic passivation layer |
JP4738299B2 (ja) | 2006-09-20 | 2011-08-03 | 富士通株式会社 | キャパシタ、その製造方法、および電子基板 |
JP4370340B2 (ja) | 2007-03-26 | 2009-11-25 | Tdk株式会社 | 電子部品 |
JP2009246180A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 薄膜コンデンサ |
JP2009295925A (ja) * | 2008-06-09 | 2009-12-17 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
JP5369519B2 (ja) * | 2008-07-09 | 2013-12-18 | 株式会社村田製作所 | コンデンサ |
JP2010045297A (ja) * | 2008-08-18 | 2010-02-25 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
US8680649B2 (en) * | 2008-08-22 | 2014-03-25 | Stmicroelectronics (Tours) Sas | Multi-layer film capacitor with tapered film sidewalls |
JP5455352B2 (ja) | 2008-10-28 | 2014-03-26 | 太陽誘電株式会社 | 薄膜mimキャパシタ及びその製造方法 |
JP5589617B2 (ja) * | 2010-06-30 | 2014-09-17 | Tdk株式会社 | 薄膜コンデンサ及びその製造方法 |
KR101422923B1 (ko) * | 2012-09-28 | 2014-07-23 | 삼성전기주식회사 | 커패시터 및 이의 제조 방법 |
JP2015192037A (ja) | 2014-03-28 | 2015-11-02 | 株式会社東芝 | Mimキャパシタ |
JP6520085B2 (ja) * | 2014-12-05 | 2019-05-29 | Tdk株式会社 | 薄膜キャパシタ |
US10607779B2 (en) * | 2016-04-22 | 2020-03-31 | Rohm Co., Ltd. | Chip capacitor having capacitor region directly below external electrode |
-
2017
- 2017-06-08 JP JP2018525004A patent/JPWO2018003445A1/ja active Pending
- 2017-06-08 WO PCT/JP2017/021240 patent/WO2018003445A1/ja active Application Filing
-
2018
- 2018-12-17 US US16/221,789 patent/US11101072B2/en active Active
-
2020
- 2020-04-23 JP JP2020076963A patent/JP2020115587A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224033A (ja) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | 薄膜コンデンサ |
JP2004172154A (ja) * | 2002-11-15 | 2004-06-17 | Fujitsu Media Device Kk | 高周波キャパシタ |
JP2007299939A (ja) * | 2006-04-28 | 2007-11-15 | Renesas Technology Corp | 半導体装置 |
JP2008251972A (ja) * | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
WO2008149622A1 (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corporation | キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114981904A (zh) * | 2020-01-20 | 2022-08-30 | 株式会社村田制作所 | 半导体装置以及电容装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2018003445A1 (ja) | 2018-01-04 |
US11101072B2 (en) | 2021-08-24 |
US20190122820A1 (en) | 2019-04-25 |
JP2020115587A (ja) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018003445A1 (ja) | キャパシタ | |
JP6579502B2 (ja) | キャパシタ | |
US7586181B2 (en) | Semiconductor device and method for manufacturing | |
JP6372640B2 (ja) | キャパシタ | |
KR100438160B1 (ko) | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 | |
JP2018037497A (ja) | 半導体装置 | |
CN110098054B (zh) | 电容器组件 | |
JP6788847B2 (ja) | キャパシタ | |
WO2019026771A1 (ja) | キャパシタ | |
JP4323137B2 (ja) | 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法 | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
US20220059646A1 (en) | Capacitor | |
WO2018088265A1 (ja) | 電子部品 | |
JP2020188091A (ja) | キャパシタ | |
US11271074B2 (en) | Capacitor and method for manufacturing the same | |
CN110660781A (zh) | 金属-绝缘体-金属电容器 | |
CN112151494B (zh) | 一种半导体器件及其形成方法 | |
US20240275387A1 (en) | Logic device and manufacturing method thereof | |
KR100781446B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 | |
JP2006332458A (ja) | 半導体装置の製造方法 | |
WO2019208221A1 (ja) | キャパシタ集合体 | |
WO2018101291A1 (ja) | キャパシタ及びその製造方法 | |
JP2012221990A (ja) | 半導体装置及びその製造方法 | |
US8502328B2 (en) | Micro electronic mechanical system structure | |
TWI419297B (zh) | 具有被動元件結構之半導體結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200124 |