JP2002270776A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JP2002270776A JP2002270776A JP2001069917A JP2001069917A JP2002270776A JP 2002270776 A JP2002270776 A JP 2002270776A JP 2001069917 A JP2001069917 A JP 2001069917A JP 2001069917 A JP2001069917 A JP 2001069917A JP 2002270776 A JP2002270776 A JP 2002270776A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- polysilicon
- dummy
- semiconductor device
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路における細長形状のポリシリ
コン配線の長手方向の各区間の抵抗が不均一となる。 【解決手段】 ポリシリコン配線２０の長辺に隣接し
て、同一のポリシリコン層で構成されるダミー配線２２
を設ける。ポリシリコン配線２０には複数のコンタクト
部２４が一定間隔で設けられ、隣接するコンタクト部２
４間のポリシリコン配線２０がそれぞれ一定の抵抗値を
有する抵抗１０として用いられる。この構成において、
ダミー配線２２には、ポリシリコン配線２０の各コンタ
クト部２４に並んで、すなわちポリシリコン配線２０と
同じ長手方向位置に配置されるダミーコンタクト部２６
が設けられる。
コン配線の長手方向の各区間の抵抗が不均一となる。 【解決手段】 ポリシリコン配線２０の長辺に隣接し
て、同一のポリシリコン層で構成されるダミー配線２２
を設ける。ポリシリコン配線２０には複数のコンタクト
部２４が一定間隔で設けられ、隣接するコンタクト部２
４間のポリシリコン配線２０がそれぞれ一定の抵抗値を
有する抵抗１０として用いられる。この構成において、
ダミー配線２２には、ポリシリコン配線２０の各コンタ
クト部２４に並んで、すなわちポリシリコン配線２０と
同じ長手方向位置に配置されるダミーコンタクト部２６
が設けられる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にポリシリコン等を用いた配線の構造に関する。
し、特にポリシリコン等を用いた配線の構造に関する。
【０００２】
【従来の技術】半導体基板に構成される集積回路におい
ては、配線材料としてアルミニウム等の金属のほか、ポ
リシリコン（poly-Si）が用いられる。これら配線材料
は半導体基板上に成膜される。その導電膜はフォトリソ
グラフィ技術を用い、不要部分をエッチングにより除去
されて、基本的に細長形状の配線が形成される。
ては、配線材料としてアルミニウム等の金属のほか、ポ
リシリコン（poly-Si）が用いられる。これら配線材料
は半導体基板上に成膜される。その導電膜はフォトリソ
グラフィ技術を用い、不要部分をエッチングにより除去
されて、基本的に細長形状の配線が形成される。
【０００３】ポリシリコンで構成される配線は一般に
は、その長手方向の端部において上層のアルミニウム
（Ａｌ）等の電極とコンタクト構造により接続される。
その一方で、ポリシリコン配線を抵抗体として用いる場
合、配線の長手方向の途中位置にコンタクト構造を設
け、Ａｌ等の他の配線に接続することも行われる。図５
は、長手方向の端部及び途中位置にＡｌ配線が接続され
た細長形状のポリシリコン配線の模式的な平面図であ
る。この図において、配線２はポリシリコンで形成さ
れ、その端部及び途中位置にＡｌの配線４とのコンタク
ト６が設けられている。
は、その長手方向の端部において上層のアルミニウム
（Ａｌ）等の電極とコンタクト構造により接続される。
その一方で、ポリシリコン配線を抵抗体として用いる場
合、配線の長手方向の途中位置にコンタクト構造を設
け、Ａｌ等の他の配線に接続することも行われる。図５
は、長手方向の端部及び途中位置にＡｌ配線が接続され
た細長形状のポリシリコン配線の模式的な平面図であ
る。この図において、配線２はポリシリコンで形成さ
れ、その端部及び途中位置にＡｌの配線４とのコンタク
ト６が設けられている。
【０００４】図５に示すような配線構造は、例えば、図
６に示すような回路に用いられる。図６はデジタル−ア
ナログ変換器（Digital-to-Analog Converter：ＤＡ
Ｃ）の回路図である。この回路において、複数の抵抗１
０の直列接続部分１２が図５に示す構造で形成され得
る。すなわち、Ａｌの配線４はそれぞれトランジスタス
イッチ１４のエミッタに接続され、ポリシリコンの配線
２の隣接する配線４間の部分がそれぞれ図６の抵抗１０
を構成する。
６に示すような回路に用いられる。図６はデジタル−ア
ナログ変換器（Digital-to-Analog Converter：ＤＡ
Ｃ）の回路図である。この回路において、複数の抵抗１
０の直列接続部分１２が図５に示す構造で形成され得
る。すなわち、Ａｌの配線４はそれぞれトランジスタス
イッチ１４のエミッタに接続され、ポリシリコンの配線
２の隣接する配線４間の部分がそれぞれ図６の抵抗１０
を構成する。
【０００５】
【発明が解決しようとする課題】導電膜をエッチングし
て配線をパターニングする際に、エッチングレートが場
所によって異なるため、細長い配線を形成した場合、長
手方向に関し配線の中央部に向かって配線の幅が狭くな
り、抵抗が大きくなる傾向がある。特に上述の配線２の
ように、ポリシリコン等の比較的高抵抗の材料を用い、
途中に他の配線とのコンタクトを設け、細長配線を長手
方向に複数の区間に区分して利用する場合には、各区間
の抵抗が不均一となるという問題があった。
て配線をパターニングする際に、エッチングレートが場
所によって異なるため、細長い配線を形成した場合、長
手方向に関し配線の中央部に向かって配線の幅が狭くな
り、抵抗が大きくなる傾向がある。特に上述の配線２の
ように、ポリシリコン等の比較的高抵抗の材料を用い、
途中に他の配線とのコンタクトを設け、細長配線を長手
方向に複数の区間に区分して利用する場合には、各区間
の抵抗が不均一となるという問題があった。
【０００６】本発明は上記問題点を解消するためになさ
れたもので、細長形状の配線の幅の均一化が図られた半
導体装置を提供することを目的とする。
れたもので、細長形状の配線の幅の均一化が図られた半
導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の配線構造は、導電体又は半導体からなる膜が細長形状
にパターニングされた配線が基板上に形成され、前記配
線の長手方向の途中位置に他の導電膜とのコンタクト構
造が形成される半導体装置において、前記配線に対して
平行に隣接して配置され、前記配線と同一の工程にて形
成される疑似配線を備えたものである。
の配線構造は、導電体又は半導体からなる膜が細長形状
にパターニングされた配線が基板上に形成され、前記配
線の長手方向の途中位置に他の導電膜とのコンタクト構
造が形成される半導体装置において、前記配線に対して
平行に隣接して配置され、前記配線と同一の工程にて形
成される疑似配線を備えたものである。
【０００８】本発明の好適な態様は 前記疑似配線が、
前記配線の両側に隣接してそれぞれ設けられ、前記疑似
配線のそれぞれは前記配線に対して互いに等しい間隔で
配置されることを特徴とする半導体装置の配線構造であ
る。
前記配線の両側に隣接してそれぞれ設けられ、前記疑似
配線のそれぞれは前記配線に対して互いに等しい間隔で
配置されることを特徴とする半導体装置の配線構造であ
る。
【０００９】本発明の他の好適な態様は、複数の前記配
線が互いに平行に隣接して配置され、複数の前記疑似配
線が前記複数の配線を挟むように前記配線に対して平行
に隣接して配置されるものである。
線が互いに平行に隣接して配置され、複数の前記疑似配
線が前記複数の配線を挟むように前記配線に対して平行
に隣接して配置されるものである。
【００１０】さらに好適な態様は、前記配線及び前記疑
似配線が、等間隔に配置されることを特徴とするもので
ある。
似配線が、等間隔に配置されることを特徴とするもので
ある。
【００１１】他の本発明に係る半導体装置の配線構造
は、前記疑似配線が、前記疑似配線の長手方向の途中位
置に前記コンタクト構造と同一の工程にて形成される疑
似コンタクト構造を備え、前記疑似コンタクト構造が、
前記長手方向に関して前記コンタクト構造と同じ位置に
形成されるものである。
は、前記疑似配線が、前記疑似配線の長手方向の途中位
置に前記コンタクト構造と同一の工程にて形成される疑
似コンタクト構造を備え、前記疑似コンタクト構造が、
前記長手方向に関して前記コンタクト構造と同じ位置に
形成されるものである。
【００１２】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１３】［実施形態１］図１は、本発明の第１の実
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、ＤＡＣ回路に用いられるはしご型抵
抗回路網を構成する細長形状のポリシリコン配線を示し
ている。この図には、ポリシリコン配線２０、ダミー配
線２２、コンタクト部２４、ダミーコンタクト部２６、
Ａｌ配線２８が表されている。ポリシリコン配線２０、
及びダミー配線２２は互いに同一のポリシリコン層で構
成される。すなわち、半導体基板上にポリシリコン層が
ＣＶＤ（Chemical Vapor Deposition）法等により成膜
され、次にポリシリコン層の上にフォトリソグラフィ技
術によりマスクが形成され、ポリシリコン配線２０とな
るべき部分及びダミー配線２２となるべき部分が覆われ
る。そして、ウェットエッチング法、またはドライエッ
チング法により、ポリシリコン配線２０とダミー配線２
２との間隙等のマスクされていない部分のポリシリコン
層が除去される。
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、ＤＡＣ回路に用いられるはしご型抵
抗回路網を構成する細長形状のポリシリコン配線を示し
ている。この図には、ポリシリコン配線２０、ダミー配
線２２、コンタクト部２４、ダミーコンタクト部２６、
Ａｌ配線２８が表されている。ポリシリコン配線２０、
及びダミー配線２２は互いに同一のポリシリコン層で構
成される。すなわち、半導体基板上にポリシリコン層が
ＣＶＤ（Chemical Vapor Deposition）法等により成膜
され、次にポリシリコン層の上にフォトリソグラフィ技
術によりマスクが形成され、ポリシリコン配線２０とな
るべき部分及びダミー配線２２となるべき部分が覆われ
る。そして、ウェットエッチング法、またはドライエッ
チング法により、ポリシリコン配線２０とダミー配線２
２との間隙等のマスクされていない部分のポリシリコン
層が除去される。
【００１４】ポリシリコン配線２０は細長形状を有し、
その両側にそれぞれ１つずつダミー配線２２が配置され
る。ダミー配線２２は細長形状を有し、ポリシリコン配
線２０の長辺に隣接して細長形状に形成される。設計
上、すなわちマスクのパターンとしては、ポリシリコン
配線２０とダミー配線２２との互いに対向する長辺同士
は基本的に平行とされる。ポリシリコン配線２０とダミ
ー配線２２との間隙の幅は、例えばエッチングの加工最
小寸法を考慮して定められ、基本的にポリシリコン配線
２０やダミー配線２２の幅に比べて小さく定められる。
その両側にそれぞれ１つずつダミー配線２２が配置され
る。ダミー配線２２は細長形状を有し、ポリシリコン配
線２０の長辺に隣接して細長形状に形成される。設計
上、すなわちマスクのパターンとしては、ポリシリコン
配線２０とダミー配線２２との互いに対向する長辺同士
は基本的に平行とされる。ポリシリコン配線２０とダミ
ー配線２２との間隙の幅は、例えばエッチングの加工最
小寸法を考慮して定められ、基本的にポリシリコン配線
２０やダミー配線２２の幅に比べて小さく定められる。
【００１５】ポリシリコン配線２０のコンタクト部２４
は、その長手方向の端部のみならず、ポリシリコン配線
２０の長手方向の途中位置にも設けられ、Ａｌ配線２８
とポリシリコン配線２０とを電気的に接続する。Ａｌ配
線２８は、ＤＡＣ回路を構成する図６のトランジスタス
イッチ１４のエミッタにつながる配線である。図６に示
すＤＡＣ回路は、同一抵抗値の抵抗１０の直列接続部分
１２を有するが、この直列接続部分１２がポリシリコン
配線２０で構成される。すなわち、隣接するコンタクト
部２４間のポリシリコン配線２０がそれぞれ抵抗１０と
して用いられ、各コンタクト部２４間の抵抗値が一定値
となるように複数のコンタクト部２４がポリシリコン配
線２０の長手方向に一定間隔で配置される。
は、その長手方向の端部のみならず、ポリシリコン配線
２０の長手方向の途中位置にも設けられ、Ａｌ配線２８
とポリシリコン配線２０とを電気的に接続する。Ａｌ配
線２８は、ＤＡＣ回路を構成する図６のトランジスタス
イッチ１４のエミッタにつながる配線である。図６に示
すＤＡＣ回路は、同一抵抗値の抵抗１０の直列接続部分
１２を有するが、この直列接続部分１２がポリシリコン
配線２０で構成される。すなわち、隣接するコンタクト
部２４間のポリシリコン配線２０がそれぞれ抵抗１０と
して用いられ、各コンタクト部２４間の抵抗値が一定値
となるように複数のコンタクト部２４がポリシリコン配
線２０の長手方向に一定間隔で配置される。
【００１６】一方、ダミー配線２２にも複数のダミーコ
ンタクト部２６が設けられる。ダミーコンタクト部２６
は、基本的にポリシリコン配線２０の各コンタクト部２
４に並んで、すなわちポリシリコン配線２０と同じ長手
方向位置に配置される。
ンタクト部２６が設けられる。ダミーコンタクト部２６
は、基本的にポリシリコン配線２０の各コンタクト部２
４に並んで、すなわちポリシリコン配線２０と同じ長手
方向位置に配置される。
【００１７】図２は、本半導体装置のコンタクト部２
４、ダミーコンタクト部２６を通る模式的な断面図であ
る。コンタクト部２４では、ポリシリコン配線２０とそ
の上に形成される第１Ａｌ配線４０とが、層間膜４１に
開けられたコンタクトホール４２を介して電気的に接続
されると共に、第１Ａｌ配線４０とその上に形成される
第２Ａｌ配線であるＡｌ配線２８とが、層間膜４３に開
けられたコンタクトホール４４を介して電気的に接続さ
れ、これによりポリシリコン配線２０とＡｌ配線２８と
の電気的接続が実現されている。一方、ダミーコンタク
ト部２６では、ダミー配線２２とその上に形成される第
１Ａｌ配線４６とが、層間膜４１に開けられたコンタク
トホール４８を介して電気的に接続される。しかしダミ
ーコンタクト部２６では、第１Ａｌ配線４６とその上の
第２Ａｌ配線とは電気的に接続されず、また第１Ａｌ配
線４０，４６は互いに同一のＡｌ層から形成されるがパ
ターン上、分断されているので、ダミー配線２２はポリ
シリコン配線２０とは基本的に電気的に接続されない。
なお、このことはダミー配線２２が電気的にフローティ
ングの状態にあることを必ずしも意味しない。ダミー配
線２２を例えば接地するなどして、所定電位に保つこと
は任意である。
４、ダミーコンタクト部２６を通る模式的な断面図であ
る。コンタクト部２４では、ポリシリコン配線２０とそ
の上に形成される第１Ａｌ配線４０とが、層間膜４１に
開けられたコンタクトホール４２を介して電気的に接続
されると共に、第１Ａｌ配線４０とその上に形成される
第２Ａｌ配線であるＡｌ配線２８とが、層間膜４３に開
けられたコンタクトホール４４を介して電気的に接続さ
れ、これによりポリシリコン配線２０とＡｌ配線２８と
の電気的接続が実現されている。一方、ダミーコンタク
ト部２６では、ダミー配線２２とその上に形成される第
１Ａｌ配線４６とが、層間膜４１に開けられたコンタク
トホール４８を介して電気的に接続される。しかしダミ
ーコンタクト部２６では、第１Ａｌ配線４６とその上の
第２Ａｌ配線とは電気的に接続されず、また第１Ａｌ配
線４０，４６は互いに同一のＡｌ層から形成されるがパ
ターン上、分断されているので、ダミー配線２２はポリ
シリコン配線２０とは基本的に電気的に接続されない。
なお、このことはダミー配線２２が電気的にフローティ
ングの状態にあることを必ずしも意味しない。ダミー配
線２２を例えば接地するなどして、所定電位に保つこと
は任意である。
【００１８】さて、細長形状のポリシリコン配線は、そ
の幅がマスク上は一定であっても、実際に製造すると中
央部が端部より細くなることは従来技術の課題として上
述した。これは例えば、エッチング等のプロセス条件が
配線の長手方向位置に応じて微妙に相違することに起因
すると思われる。これを解決する本発明の本実施形態の
構成は、ポリシリコン配線２０の両脇にダミー配線２２
が設けられる点で、従来の構成と相違している。本構成
によれば、ポリシリコン配線２０の長手方向端部におけ
るコンタクト部２４間の抵抗値と中央部におけるコンタ
クト部２４間の抵抗値との差異が抑制される。これは、
ポリシリコン配線２０と同一工程にて形成されるダミー
配線２２を、ポリシリコン配線２０に近接して配置する
ことにより、ポリシリコン配線２０の長手方向位置に応
じたエッチングレートの不均一が緩和されるからである
と解される。このように、ポリシリコン配線２０の各コ
ンタクト部２４間の抵抗値の均一化が図られることによ
り、例えば、上述したＤＡＣ回路ではデジタル−アナロ
グ変換の精度が向上する。
の幅がマスク上は一定であっても、実際に製造すると中
央部が端部より細くなることは従来技術の課題として上
述した。これは例えば、エッチング等のプロセス条件が
配線の長手方向位置に応じて微妙に相違することに起因
すると思われる。これを解決する本発明の本実施形態の
構成は、ポリシリコン配線２０の両脇にダミー配線２２
が設けられる点で、従来の構成と相違している。本構成
によれば、ポリシリコン配線２０の長手方向端部におけ
るコンタクト部２４間の抵抗値と中央部におけるコンタ
クト部２４間の抵抗値との差異が抑制される。これは、
ポリシリコン配線２０と同一工程にて形成されるダミー
配線２２を、ポリシリコン配線２０に近接して配置する
ことにより、ポリシリコン配線２０の長手方向位置に応
じたエッチングレートの不均一が緩和されるからである
と解される。このように、ポリシリコン配線２０の各コ
ンタクト部２４間の抵抗値の均一化が図られることによ
り、例えば、上述したＤＡＣ回路ではデジタル−アナロ
グ変換の精度が向上する。
【００１９】なお、上述の構成では、ポリシリコン配線
２０とダミー配線２２とのマスク上での間隙の幅は長手
方向の位置に依らずに一定とした。ここで、ポリシリコ
ン配線２０に近接してダミー配線２２を配したことによ
り、ポリシリコン配線２０の長手方向中央部での電極幅
の細りが緩和される効果が確認されたことは、この間隙
の幅がポリシリコン配線２０の長辺に対するエッチング
レートに影響を与えると考えるのが妥当である。よっ
て、ポリシリコン配線２０の幅が長手方向の位置に依ら
ずに一定となるように、ポリシリコン配線２０とダミー
配線２２との間隙の幅をポリシリコン配線２０の長手方
向位置に応じて変化させることも可能である。例えば、
ポリシリコン配線２０が、その端部より中央部で太くな
る場合、両者の間隙幅が小さくなるように、ダミー配線
２２のポリシリコン配線２０に対向する長辺を曲線等に
構成してもよい。
２０とダミー配線２２とのマスク上での間隙の幅は長手
方向の位置に依らずに一定とした。ここで、ポリシリコ
ン配線２０に近接してダミー配線２２を配したことによ
り、ポリシリコン配線２０の長手方向中央部での電極幅
の細りが緩和される効果が確認されたことは、この間隙
の幅がポリシリコン配線２０の長辺に対するエッチング
レートに影響を与えると考えるのが妥当である。よっ
て、ポリシリコン配線２０の幅が長手方向の位置に依ら
ずに一定となるように、ポリシリコン配線２０とダミー
配線２２との間隙の幅をポリシリコン配線２０の長手方
向位置に応じて変化させることも可能である。例えば、
ポリシリコン配線２０が、その端部より中央部で太くな
る場合、両者の間隙幅が小さくなるように、ダミー配線
２２のポリシリコン配線２０に対向する長辺を曲線等に
構成してもよい。
【００２０】［実施形態２］図３は、本発明の第２の実
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、第１の実施形態と同様、ＤＡＣ回路
に用いられるはしご型抵抗回路網を構成する細長形状の
ポリシリコン配線を示している。図３において上記実施
形態と同様の構成要素には同一の符号を付し、説明の簡
略化を図る。本構成は、ダミー配線２２がポリシリコン
配線２０の両脇に設けられる点で、上記実施形態の構成
と共通するが、ダミー配線２２にコンタクト部が設けら
れない点で相違する。
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、第１の実施形態と同様、ＤＡＣ回路
に用いられるはしご型抵抗回路網を構成する細長形状の
ポリシリコン配線を示している。図３において上記実施
形態と同様の構成要素には同一の符号を付し、説明の簡
略化を図る。本構成は、ダミー配線２２がポリシリコン
配線２０の両脇に設けられる点で、上記実施形態の構成
と共通するが、ダミー配線２２にコンタクト部が設けら
れない点で相違する。
【００２１】［実施形態３］図４は、本発明の第３の実
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、第１の実施形態と同様、ＤＡＣ回路
に用いられるはしご型抵抗回路網を構成する細長形状の
ポリシリコン配線を示している。図４において上記実施
形態と同様の構成要素には同一の符号を付し、説明の簡
略化を図る。本構成では、ポリシリコン配線２０が２本
隣接して配置される。このような構成は、はしご型抵抗
回路網の段数が多く、１本のポリシリコン配線２０では
足りないときなどに用いられ、隣接するポリシリコン配
線２０は図に示すようにＡｌ配線６０で連結される。
施形態である半導体装置における本発明の主要部の模式
的な平面図であり、第１の実施形態と同様、ＤＡＣ回路
に用いられるはしご型抵抗回路網を構成する細長形状の
ポリシリコン配線を示している。図４において上記実施
形態と同様の構成要素には同一の符号を付し、説明の簡
略化を図る。本構成では、ポリシリコン配線２０が２本
隣接して配置される。このような構成は、はしご型抵抗
回路網の段数が多く、１本のポリシリコン配線２０では
足りないときなどに用いられ、隣接するポリシリコン配
線２０は図に示すようにＡｌ配線６０で連結される。
【００２２】この構成では、２つのポリシリコン配線２
０を互いに近接して配置することにより、一方のポリシ
リコン配線２０が他方のポリシリコン配線２０に対する
ダミー配線２２の役目を果たす。よって、ダミー配線２
２は各ポリシリコン配線２０の２つの長辺のうち、他の
ポリシリコン配線２０に対向しない長辺側にのみ隣接配
置される。すなわち、２本のポリシリコン配線２０に対
して設けられるダミー配線２２は２本で済み、各ポリシ
リコン配線２０それぞれに２本ずつダミー配線２２を設
ける構成に比べて、半導体チップ面積の有効利用が図れ
る。
０を互いに近接して配置することにより、一方のポリシ
リコン配線２０が他方のポリシリコン配線２０に対する
ダミー配線２２の役目を果たす。よって、ダミー配線２
２は各ポリシリコン配線２０の２つの長辺のうち、他の
ポリシリコン配線２０に対向しない長辺側にのみ隣接配
置される。すなわち、２本のポリシリコン配線２０に対
して設けられるダミー配線２２は２本で済み、各ポリシ
リコン配線２０それぞれに２本ずつダミー配線２２を設
ける構成に比べて、半導体チップ面積の有効利用が図れ
る。
【００２３】
【発明の効果】本発明の半導体装置によれば、ポリシリ
コン等で構成された細長形状の配線に隣接して類似構成
のダミー配線を配置することにより、長手方向の位置に
応じた電極抵抗の変動を抑制することができる。
コン等で構成された細長形状の配線に隣接して類似構成
のダミー配線を配置することにより、長手方向の位置に
応じた電極抵抗の変動を抑制することができる。
【図１】 本発明の第１の実施形態であるＤＡＣ回路に
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
【図２】 ポリシリコン配線及びダミー配線それぞれの
コンタクト部を通る模式的な断面図である。
コンタクト部を通る模式的な断面図である。
【図３】 本発明の第２の実施形態であるＤＡＣ回路に
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
【図４】 本発明の第３の実施形態であるＤＡＣ回路に
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
用いられるはしご型抵抗回路網を構成する細長形状のポ
リシリコン配線の構造を示す模式的な平面図である。
【図５】 長手方向の端部及び途中位置にＡｌ配線が接
続された細長形状のポリシリコン配線の模式的な平面図
である。
続された細長形状のポリシリコン配線の模式的な平面図
である。
【図６】 ＤＡＣの概略の回路図である。
２０ ポリシリコン配線、２２ ダミー配線、２４ コ
ンタクト部、２６ ダミーコンタクト部、２８，６０
Ａｌ配線、４０，４６ 第１Ａｌ配線。
ンタクト部、２６ ダミーコンタクト部、２８，６０
Ａｌ配線、４０，４６ 第１Ａｌ配線。
Claims (5)
- 【請求項１】 導電体又は半導体からなる膜が細長形状
にパターニングされた配線が基板上に形成され、前記配
線の長手方向の途中位置に他の導電膜とのコンタクト構
造が形成される半導体装置において、 前記配線に対して平行に隣接して配置され、前記配線と
同一の工程にて形成される疑似配線を備えたことを特徴
とする半導体装置の配線構造。 - 【請求項２】 請求項１記載の半導体装置の配線構造に
おいて、 前記疑似配線は、前記配線の両側に隣接してそれぞれ設
けられ、前記疑似配線のそれぞれが前記配線に対して互
いに等しい間隔で配置されることを特徴とする半導体装
置の配線構造。 - 【請求項３】 請求項１記載の半導体装置の配線構造に
おいて、 複数の前記配線が互いに平行に隣接して配置され、複数
の前記疑似配線が前記複数の配線を挟むように前記配線
に対して平行に隣接して配置されることを特徴とする半
導体装置の配線構造。 - 【請求項４】 請求項３記載の半導体装置の配線構造に
おいて、 前記配線及び前記疑似配線は、等間隔に配置されること
を特徴とする半導体装置の配線構造。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置の配線構造において、 前記疑似配線は、前記疑似配線の長手方向の途中位置に
前記コンタクト構造と同一の工程にて形成される疑似コ
ンタクト構造を備え、 前記疑似コンタクト構造は、前記長手方向に関して前記
コンタクト構造と同じ位置に形成されることを特徴とす
る半導体装置の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069917A JP2002270776A (ja) | 2001-03-13 | 2001-03-13 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069917A JP2002270776A (ja) | 2001-03-13 | 2001-03-13 | 半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270776A true JP2002270776A (ja) | 2002-09-20 |
Family
ID=18927876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069917A Pending JP2002270776A (ja) | 2001-03-13 | 2001-03-13 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270776A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005096364A1 (ja) * | 2004-03-31 | 2005-10-13 | Nec Corporation | 半導体装置及びその製造方法 |
| US7148116B2 (en) * | 2002-03-22 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor device with load resistor and fabrication method |
| JP2009253181A (ja) * | 2008-04-10 | 2009-10-29 | Nec Electronics Corp | 半導体装置 |
| CN102142426A (zh) * | 2010-01-28 | 2011-08-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US8039968B2 (en) | 2008-03-11 | 2011-10-18 | Panasonic Corporation | Semiconductor integrated circuit device |
-
2001
- 2001-03-13 JP JP2001069917A patent/JP2002270776A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148116B2 (en) * | 2002-03-22 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor device with load resistor and fabrication method |
| WO2005096364A1 (ja) * | 2004-03-31 | 2005-10-13 | Nec Corporation | 半導体装置及びその製造方法 |
| US8039968B2 (en) | 2008-03-11 | 2011-10-18 | Panasonic Corporation | Semiconductor integrated circuit device |
| JP2009253181A (ja) * | 2008-04-10 | 2009-10-29 | Nec Electronics Corp | 半導体装置 |
| CN102142426A (zh) * | 2010-01-28 | 2011-08-03 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020613A (en) | Field effect transistor array including resistive interconnections | |
| KR970077744A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR920702556A (ko) | 반도체장치및 그 제조방법 | |
| JP2002270776A (ja) | 半導体装置の配線構造 | |
| JPH08288512A (ja) | 電界効果により制御可能の半導体デバイス | |
| KR100462878B1 (ko) | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 | |
| CN211479791U (zh) | 一种薄膜电阻器结构 | |
| KR20080042378A (ko) | 표시 기판 및 이의 제조 방법 | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| JPH09293831A (ja) | 半導体構造 | |
| JPH07135251A (ja) | 高周波回路装置のエアブリッジ配線 | |
| JP2005303051A (ja) | 半導体装置及びその製造方法 | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JP5550316B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09289286A (ja) | 半導体装置の容量素子 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| KR960043129A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2005064193A (ja) | 半導体装置及びその製造方法 | |
| CN111261348A (zh) | 一种薄膜电阻器结构及制备方法 | |
| JP2965638B2 (ja) | 半導体装置 | |
| KR0144417B1 (ko) | 워드선 분기영역을 갖는 반도체소자 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| KR970005700B1 (ko) | 반도체 소자의 중첩오차 방지방법 | |
| KR20040011016A (ko) | 알에프 반도체소자 제조방법 |