KR0144417B1 - 워드선 분기영역을 갖는 반도체소자 - Google Patents
워드선 분기영역을 갖는 반도체소자Info
- Publication number
- KR0144417B1 KR0144417B1 KR1019940006633A KR19940006633A KR0144417B1 KR 0144417 B1 KR0144417 B1 KR 0144417B1 KR 1019940006633 A KR1019940006633 A KR 1019940006633A KR 19940006633 A KR19940006633 A KR 19940006633A KR 0144417 B1 KR0144417 B1 KR 0144417B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- word
- line
- strapping
- region
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
반도체소자에 구비된 다수의 워드선 분기영역에서 다수의 워드선에 각각 스트래핑용 금속선을 콘택 시킴으로 인하여 설계규칙에 따른 공정여유도가 저하되는 것을 방지하기 위해 종래의 워드선 분기영역을 두곳으로 나누어서 워드선 분기영역에서 워드선중 홀수행에서는 워드선을 여장시키고, 짝수행에서는 워드선을 절단시켜서 상기 홀수행에 있는 워드선에는 스트래핑용 금속선을 콘택 시키고, 상기 짝수행에 절단된 워드선에서는 스트래핑용 금속선을 콘택 시키지 않고 연장시켜서 콘택 공정여유도를 증대시키는 기술이다.
Description
제1도는 종래의 기술로 워드선을 배열하고 상기 워드선에 콘택되는 스트래핑용 금속선의 등가 회로도.
제2도는 본 발명에 의해 워드선을 배열하고 상기 워드선에 콘택되는 스트래핑용 금속선의 등가 회로도.
제3도는 종래기술에 의해 다수의 워드선을 배열하고, 스트래핑용 금속선을 콘택 시킨 레이 아웃도.
제4도는 본 발명에 의해 다수의 워드선을 배열하고, 스트래핑용 금속선을 콘택 시킨 레이 아웃도.
제5도는 제3도의 레이 아웃에서 A-A를 따라 도시한 단면도.
제6도는 제4도의 레이 아웃에서 B-B를 따라 도시한 단면도.
*도면의 주요부분에 대한 부호설명
1:워드선 2:콘택
3:스트래핑용 금속선 7:실리콘기판
10:층간산화막 30,40:워드선 분기영역
본 발명은 워드선 분기영역을 갖는 반도체소자에 관한것으로, 워드선 분기영역에 형성되는 워드선과 스트래핑용 금속선의 구조를 다르게 하여 워드선 분기영역에서의 설계 규칙을 완화시켜 공정의 여유도를 증가시키는 워드선 분기영역을 갖는 반도체소자에 관한 것이다.
본 발명은 디램(DRAM)을 제조할때 워드선 분기영역에 적용 할수 있다.
디램에서는 워드선으로 폴리실리콘을 사용하기 때문에 워드선이 길어지면 저항이 증대되어 소비전력이 증대하고 이동도가 저하된다. 그로인하여 종래에 일반적으로 워드선 상부에 콘택용 스트래핑용 금속선을 배열하고 워드선의 일정간격마다 상부에 형성되는 스트래핑용 금속선을 하부의 워드선에 콘택시켜서 저항이 증대되는 문제를 해결하였다.
종래의 워드선과 스트래핑용 금속선을 제1도를 참조하여 설명하면 다음과 같다.
제1도는 다수의 행으로 이루어진 워드선(1)들에 스트래핑용 금속선(3)이 일정간격 마다 워드선 분기영역(30,30'...)에서 접속되는 것을 도시한 등가 회로도이다.
제3도는 제1도의 등가회로의 워드선 분기영역(30)을 반도체 기판상에 배열한 레이아웃도로서, 폴리실리콘층으로된 워드선(1)과 스트래핑용 금속선(3)을 동일한 선폭으로 중첩시킨것으로, 콘택(2)에서는 워드선(1)과 스트래핑용 금속선(3)의 선폭이 넓어지고, 콘택(2)의 배열이 순차적으로 비켜지도록 형성됨을 도시한다.
제5도는 상기 제3도의 A-A의 단면을 도시한 것으로서, 실리콘기판(1)상에 필드산회막(6)이 형성되고, 그상부에 워드선(1)이 일정간격 이격되어 형성되고, 그상부에 층간산화막(10)이 형성되고, 스트래핑용 금속선(3)이 상기 워드선(1)상부에 중첩되어 지나가면서 상기 예정된 워드선(1)에 콘택됨을 도시한 단면도이다. 여기서 주지할점은 상기 워드선(1)의 간격(9)이 최소패턴 간격으로 형성되고 워드선(1)상에 콘택되는 스트래핑용 금속선(3)의 콘택 오버랩 공정마진(8)이 좁다는 점이다.
상기한 바와같이 종래기술은 다수의 워드선 분기영역에서 다수의 워드선에 각각 스트래핑용 금속선을 콘택 시킴으로 인하여 설계규칙에 따른 공정여유도가 저하된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 워드선 분기영역의 갯수를 종래의 워드선 분기영역의 갯수 보다 두배로 증대하고, 에정된 워드선 분기영역에서 다수의 워드선중 예를들어 홍수번의 워드선에만 스트래핑용 금속선을 콘택하고, 다음번 워드선 분기영역에서 다수의 워드선중 예를들어 짝수번 워드선에만 스트래핑용 금속선을 콘택시키고, 예정된 워드선 분기영역에서 스트래핑용 금속선이 워드선에 콘택되지 않는 워드선은 워드선 분기영역에서 제거시킨 반도체소자를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명에 따르면, 워드선 분기영역을 구비하는 다수의 워드선과 스트래핑용 금속선을 평행으로 배열하되 상기 워드선 분기영역의 홀수행에는 워드선에 콘택되는 스트래핑용 금속선을 형성하며, 상기 워드선 분기영역에서의 짝수행에는 워드선이 절달되도록 형성하며, 상기 워드선 분기영역에서 워드선이 절단지게 형성되는 짝수행을 매개로 상기 워드선 분기영역에서 워드선과 스트래핑용 금속선이 콘택되어 형성되어 있는 홀수행이 중첩되게 형성하여 공정여유도를 확보하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고 하여 본 발며을 상세히 설명하기로 한다.
제2도는 본 발명에 의해 각각의 워드선 분기영역(40,40',40''....)에서 워드선(1)을 제거하여 일정간격 이격시키되, 짝수행의 워드선의 제거부위와 과 홀수행의 워드선의 제거 부위와는 워드선 분기영역이 다르도록 배치하고, 동일행에서 일정간격 이격된 워드선을 전기적으로 접속하기 위해 스트래핑용 금속선(3)으로 접속시킨 것을 도시한 등가 회로도이다.
제4도는 제2도의 등가회로의 워드선 분기영역(40)에 대한 워드선(1)과 스트래핑용 금속선(3)을 실리콘기판상에 배열한 레이아웃도로서, 제1행의 워드선(1)은 연장되어 형성되고, 그상부에 스트래핑용 금속선(3)을 콘택(2)시키는 지역의 워드선(1)을 넓은 면적으로 형성하고, 제2행의 워드선(1)은 워드선 분기영역(40)에서 절단되어 양측 가장자리에만 워드선(1)이 남아 있고, 스트래핑용 금속선(3)은 워드선 분기영역(40)에서 계속연장되어 형성되되 제1행과 제3행의 워드선(1)과 중첩되지 않도록 배열되고, 제3행의 워드선(1)은 워드선 분기영역(40)에서 연장되어 배열되되 콘택(2)지역에서는 넓게 형성하고, 제3행의 스트래핑용 금속선(3)은 상기 제3행 워드선(1)과 일정부분 중첩되도록 배열된다. 여기서, 제1행의 콘택(2)과 제3행의 콘택(2)은 상호 어긋나게 배열된다. 그리고, 제4행의 워드선(1)은 워드선 분기영역(40)에서 절단되어 양측 가장자리에만 워드선(1)이 남아있고, 제4행 스트래핑용 금속선(3)은 워드선 분기영역(40)에서 계속 연장되어 배열된 것을 도시한다. 즉, 본 발명에서는 하나의 워드선 분기영역에 지나가는 워드선중에 홀수행 또는 짝수행의 워드선만 스트래핑용 금속선과 콘택시키고, 워드선 분기영역에서 콘택되지 않는 워드선은 잘라주어 설계규칙 완화로 공정의 여유도를 증대시키는 것이다. 참고로, 제3행과 제4행은 상기 제2행과 제1행과 같은 방법으로 워드선과 스트래핑용 금속선 및 콘택을 형성한다.
제6도는 상기 제4도의 B-B의 단면을 도시한 것으로서, 실리콘기판(1)상에 필드산화막(6)이 형성되고, 그상부에 제1행의 워드선(1)과 제3행의 워드선(1)이 일정간격 이격되어 형성되고, 그상부에 층간산화막(10)이 형성되고, 제1행 내지 제4행 스트래핑용 금속선(3)이 콘택되는데 콘택지역의 워드선(1)의 넓이가 커서 콘택 오버랩 공정마진(8')이 커짐으로 콘택공정이 용이하며, 워드선(1)과 워드선(1)사이의 간격(9')이 넓어서 설계 규칙이 완화 될수 있다.
상기한 본 발명은 워드선 분기영역이 종래의 반도체소자에 비교하여 두배로 증가하지만 워드선 분기영역이 차지하는 면적은 거의 마찬가지이다. 또한, 본 발명은 워드선 분기영역의 설계 규칙에서 워드선간의 거리에 대한 설계규칙 완화로 공정 여유도가 증가하고, 그에 따라 수율을 향상시킬수 있다.
Claims (5)
- 워드선 분기영역을 구비하는 다수의 워드선과 스트래핑용 금속선을 평행으로 배열하되 상기 워드선 분기영역의 홀수행에는 워드선에 콘택되는 스트래핑용 금속선을 형성하며, 상기 워드선 분기영역에서의 짝수행에는 워드선이 절단되도록 형성하며, 상기 워드선 분기영역에서 워드선이 절단지게 형성되는 짝수행을 매개로 상기 워드선 분기영역에서 워드선과 스트래핑용 금속선이 콘택되어 형성되어 있는 홀수행이 중첩되게 형성하여 공정여유도를 확보하는 것을 특징으로 하는 워드선 분기영역을 갖는 반도체 소자.
- 제1항에 있어서, 상기 워드선 분기영역은 종래의 워드선 분기영역들의 폭에 비교하여 1/2크기이나, 상기 워드선 분기영역은 종래의 워드선 분기영역들의 폭에 비교하여 2배로 증대되는 것을 특징으로 하는 워드선 분기영역을 갖는 반도체소자.
- 제1항에 있어서, 상기 홀수행에 있는 워드선에 콘택되는 스트래핑용 금속선은 워드선에 중첩되도록 형성하고, 상기 짝수행에 절단된 워드선에는 콘택되지 않은 상태로 연장되는 스트래핑용 금속선은 상기 홀수행에 있는 워드선과 중첩되지 않도록 형성되는 것을 특징으로 하는 워드선 분기영역을 갖는 반도체소자.
- 제1항에 있어서, 상기 워드선에 스트래핑용 금속선을 콘택하는 지역에서 워드선이 콘택 크기보다 넓게 형성되는 것을 특징으로 하는 워드선 분기영역을 갖는 반도체소자.
- 제1항에 있어서, 상기 워드선 분기영역에서 형성되는 짝수행의 워드선을 홀수행의 워드선으로 홀수행의 워드선은 짝수행의 워드선으로 형성되는 것을 특징으로 하는 워드선 분기영역을 갖는 반도체소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006633A KR0144417B1 (ko) | 1994-03-31 | 1994-03-31 | 워드선 분기영역을 갖는 반도체소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940006633A KR0144417B1 (ko) | 1994-03-31 | 1994-03-31 | 워드선 분기영역을 갖는 반도체소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0144417B1 true KR0144417B1 (ko) | 1998-07-01 |
Family
ID=71783154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940006633A KR0144417B1 (ko) | 1994-03-31 | 1994-03-31 | 워드선 분기영역을 갖는 반도체소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144417B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809725B1 (ko) * | 2007-03-27 | 2008-03-07 | 삼성전자주식회사 | 스트랩핑 콘택 피치가 개선된 반도체 메모리소자 |
-
1994
- 1994-03-31 KR KR1019940006633A patent/KR0144417B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809725B1 (ko) * | 2007-03-27 | 2008-03-07 | 삼성전자주식회사 | 스트랩핑 콘택 피치가 개선된 반도체 메모리소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462041A (en) | High speed and current gain insulated gate field effect transistors | |
| US5812444A (en) | Semiconductor memory device with bit line contact areas and storage capacitor contact areas | |
| US6521960B2 (en) | Column transistor for semiconductor devices | |
| US6767779B2 (en) | Asymmetrical MOSFET layout for high currents and high speed operation | |
| KR900003839B1 (ko) | 절연게이트 전계효과 트랜지스터 | |
| JPH05175337A (ja) | Ｖｌｓｉ回路の導体路配置 | |
| KR100645040B1 (ko) | 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이 | |
| KR20010029998A (ko) | 반도체 집적 회로 | |
| KR860002129A (ko) | 다중 배선용 용량 결합된 전극들을 갖는 가스방전 표시판넬 | |
| JPH01207976A (ja) | 半導体装置 | |
| KR0144417B1 (ko) | 워드선 분기영역을 갖는 반도체소자 | |
| JPS6118167A (ja) | 半導体装置 | |
| KR960000958B1 (ko) | 반도체 메모리 장치와 그 제조 방법 | |
| KR100891249B1 (ko) | 6ｆ2 ｄｒａｍ 셀을 구비한 반도체 메모리 소자 | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| JPH04352469A (ja) | 半導体記憶装置 | |
| KR950008239B1 (ko) | 반도체접속장치 | |
| TWI595544B (zh) | 動態隨機存取記憶體 | |
| KR970018577A (ko) | 오픈 비트선 반도체소자 | |
| US6888197B2 (en) | Power metal oxide semiconductor field effect transistor layout | |
| KR0172829B1 (ko) | 반도체 메모리 셀어레이 | |
| KR100697296B1 (ko) | 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이 | |
| KR930000717B1 (ko) | 적층형 커패시터를 갖는 디램 | |
| KR100242439B1 (ko) | 박막트랜지스터 | |
| KR970053989A (ko) | 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060320 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |