JPH05175337A - Ｖｌｓｉ回路の導体路配置 - Google Patents

Ｖｌｓｉ回路の導体路配置

Info

Publication number
JPH05175337A
JPH05175337A JP4143688A JP14368892A JPH05175337A JP H05175337 A JPH05175337 A JP H05175337A JP 4143688 A JP4143688 A JP 4143688A JP 14368892 A JP14368892 A JP 14368892A JP H05175337 A JPH05175337 A JP H05175337A
Authority
JP
Japan
Prior art keywords
conductor track
conductor
contact
lower conductor
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4143688A
Other languages
English (en)
Other versions
JP3129836B2 (ja
Inventor
Dominique Savignac
サヴイニアク ドミニク
Manfred Menke
メンケ マンフレート
Armin Kohlhase
コールハーゼ アルミン
Hanno Melzner
メルツナー ハンノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05175337A publication Critical patent/JPH05175337A/ja
Application granted granted Critical
Publication of JP3129836B2 publication Critical patent/JP3129836B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Microwave Amplifiers (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 下側の導体路、その上側に位置する上側の導
体路、およびそれらの間の接触部を、わずかな占有面積
で下側導体路、接触孔および上側導体路の相互の位置狂
いに対して高度に不敏感であるように配置する。 【構成】 各下側導体路２１、２２を区間に分割し、区
間の間に間隙を設け、各区間が上側に位置している通し
の上側導体路２３のための接触部２５を有しており、こ
のような接触部２５の少なくとも近傍に第２の方向に隣
接する下側導体路２２が間隙を有している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主に第１の方向に延び
ている少なくとも２つの下側の導体路と、その上側に位
置しており主に第１の方向に延びている少なくとも２つ
の上側の導体路とを有するＶＬＳＩ回路の導体路配置に
関する。
【０００２】
【従来の技術】ＶＬＳＩ回路では特定のセルを駆動する
ための導体路の電気抵抗はできるかぎり低くなければな
らない。しかし、しばしば種々の特に方法技術的な理由
から、十分に低抵抗の材料から導体路を製造することは
可能でない。その一例はシリコンから成る半導体基板の
なかの１つの半導体メモリ装置の一般に多結晶シリコン
帯から成る語線である。従って、電気抵抗を減ずるため
に、語線をその上に位置しているアルミニウム帯と特定
の個所で接触させるのが通常である（たとえばシーメン
ス技術情報、１ＭｂｉｔＤＲＡＭ、Ｎｏ．Ｂ２‐Ｂ３６
４３‐Ｘ‐Ｘ‐７６００を参照）。これらの個所は一般
に領域内に配置されたメモリセルの外側に、詳細にはい
わゆる配線領域としてそれぞれ２つのセル領域の間に位
置している。
【０００３】図３には、その全体開示に関して出願人内
部で公開の優先日付まで公開されていない従来の技術、
すなわちポリシリコンの語線１０（下側導体路）、アル
ミニウム語線１１（上側導体路）およびそれぞれ１つの
ポリシリコンの語線と１つのその上に位置しているアル
ミニウム語線との間の接触部１２の通常の配置を有する
セル領域１の間のこのような配線領域２の一部分の平面
図が示されている。接触部１２の外側で下側および上側
導体路は１つの絶縁層により電気的に互いに絶縁されて
いる。配線領域１のなかで各下側導体路１０と正確に接
触部１２を経て上側導体路１１と、上側導体路１１の形
成前にこの個所に１つの接触孔１２がたとえばエッチン
グプロセスにより絶縁層のなかに作られることにより接
続される。接触部１２のところで下側導体路１０は、下
側導体路１０にくらべての接触部１２の位置に狂いが生
じ得るために、接触面１００として広げられなければな
らず、同時に導体路ラスターはできるかぎり小さくなけ
ればならず、特にセル領域の上の導体路ラスターと一致
しなければならない。一般に上側導体路１１も接触面１
１０として広げられる。六重の梯形のなかの接触部１２
の図３に示されている配置（すなわち隣接する導体路の
接触部は互いにずらされており、その際に６つの導体路
が繰り返してずらされている）、接触面１００、１１０
の特別な形状および波状（すなわちほぼ直線状）の案内
は既にこれらの要求に対してほぼ最適化されている。
【０００４】配線領域２のなかで別の下側に位置してい
る層のなかに一般に他の電気的に需要な構造、半導体メ
モリ装置ではたいていメモリコンデンサの１つの電極と
接続されているポリシリコン層（いわゆるポリシリコン
板）が配置されている。生じ得る接触部１２の位置狂い
が接触面１００のところで得られた下側導体路１０の相
応の側の広がりよりも大きくまたはそれに等しいと、接
触孔が接触面とならんで下側に位置しているポリシリコ
ン板までエッチングされる危険がある。その場合には上
側導体路１１の形成の後にこの個所に機能故障に通ずる
ポリシリコン板への短絡が生ずる。下側導体路の拡大
に、隣接する下側導体路の間の必要な間隔および光技術
により達成可能な構造精細度が対立している。
【０００５】
【発明が解決しようとする課題】従って、本発明の課題
は、下側および上側導体路ならびにそれらの間の接触部
を、それらがわずかな占有面積で下側導体路、接触孔お
よび上側導体路の相互の位置狂いに対して高度に不敏感
であるように配置することである。
【０００６】
【課題を解決するための手段】この課題を解決するた
め、本発明においては、主に第１の方向に延びている少
なくとも２つの下側の導体路と、その上側に位置してお
り主に第１の方向に延びている少なくとも２つの上側の
導体路とを有するＶＬＳＩ回路の導体路配置において、
各下側導体路が区間に分割され、区間の間に間隙を有し
ており、各区間が上側に位置している通しの上側導体路
のための接触部を有しており、このような接触部の少な
くとも近傍に第２の方向に隣接する下側導体路が間隙を
有していることを特徴とするＶＬＳＩ回路の導体路配置
を提案される。
【０００７】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。図面中で同一の部分には同一
の参照符号が付されている。
【０００８】図１には、２つのセル領域１の間の配線領
域の一部分の平面図により第１の方向に延びている下側
導体路２１、２２（破線で記入）およびその上に位置し
ている上側導体路２３、２４が示されている。本発明に
より１つの配線領域２のなかで各第２の（数えて偶数
の）下側導体路は分割されている。すなわち、それは１
つの間隙を有する。第２の、第１の垂直な方向に対して
隣接する下側の導体路２１（奇数の導体路）はこの配線
領域のなかに通して設けられており、また間隙の付近に
接触面２１０を有する。接触面２１０を有する奇数の下
側導体路２１および間隙を有する偶数の下側導体路２２
のこのパターンは、第２の方向に周期的に繰り返され
る。上側導体路２３、２４はその上に直線状に伸びてお
り、接触面２１０のところに下側導体路に対する接触部
２５が存在しており、この接触部は図３で説明したよう
に通常の仕方で作られ得る。配線領域２のなかでこうし
て各第２の上側導体路２３のみが第２の下側導体路２１
と接触させられている。すなわち奇数の下側導体路と上
側導体路との間にのみ接触部２５が存在している。第１
の方向に続いており、セル領域１により図面に示されて
いる配線領域２から隔てられている配線領域のなかに偶
数の下側導体路２２が通しで設けられており、またそれ
ぞれ上に位置している偶数の上側導体路２４に対する接
触部を有する。相応してそこにこのような接触部の付近
に奇数の下側導体路２１は間隙を有する。
【０００９】本発明によりこうして各下側導体路２１、
２２は間隙により隔てられている区間に設けられる。各
区間はその際にこの実施例では２つのセル領域およびそ
れらの間に位置している配線領域にわたり延びている。
その間に位置している配線領域のなかで区間は上に位置
している上側導体路に対する接触部を有する。上記のセ
ル領域に続く（外側に位置している）両配線領域のなか
に、区間を終端させる間隙が配置されている。第２の方
向に隣接する下側導体路は、それらの間に位置している
配線領域のなかに、少なくとも上記の接触部の付近に２
つの区間の間の間隙を有し、外側に位置している配線領
域のなかにこれらの区間の各々は接触部を有する。
【００１０】間隙に基づいて、それぞれ通しの下側導体
路の接触面２１０は、下側導体路２１にくらべての接触
孔２５の最大予想すべき位置狂いの際にも接触孔２５が
なお接触面２１０の範囲内に位置するように、充分に大
きい寸法にされ得る。周囲の腐食および場合によっては
下側に位置する構造への短絡は排除され得る。下側導体
路の間隙は配線領域２の全体にわたり延びていてよい。
【００１１】セル領域のなかのセルと接触部との間の下
側導体路にわたる固定的に予め定められた最大伝播時間
に基づいて、本発明による導体路配置における第１の方
向のセル領域の広がりは従来通常の配置の場合のわずか
半分の大きさであってよい。なぜならば、各セルはセル
領域の１つの側にのみ上側導体路への接触部を有するか
らである。相応に従来通常の配置の場合のｎの配線領域
の代わりに本発明による配置の場合には２ｎ＋１の配線
領域が必要である。そのために第１の方向の配線領域の
広がりは本発明の実施例に応じて強く減ぜられ得る。な
ぜならば、各第２の導体路のみが接触面を有し、また段
付け配置が場合によっては完全に省略され得るからであ
る。実際の占有面積は特に予め定められた導体路ラスタ
ーおよび達成可能な構造精細度に関係している。本発明
による配置は特に非常に狭い導体路ラスターまたは６４
Ｍ‐ＤＲＡＭにおいて有利に使用可能である。
【００１２】本発明による導体路の配置により電気的パ
ラメータは従来通常の配置にくらべて変化しない。なぜ
ならば、下側導体路の有効長さは等しい大きさにとどま
るからである。不完全な接触に基く故障率も変化はな
い。従来通常の配置においても本発明による配置におい
ても、少なくとも当該のセルの故障が生じるだけであ
る。なぜならば、従来通常の場合には故障した接触部の
近傍のセルに対して下側の導体路にわたる伝播時間はフ
ァクタ４だけ大きくなり、また信号がもはや適時に読ま
れ得ないからである。
【００１３】図２に示されている実施例では本発明の特
徴が接触部の段付け配置の導体路の波状形状と有利に組
み合わされる。三重の段付け配置が示されているので、
パターンは６つの導体路の後に繰り返される。この実施
例では上側導体路２３も接触面２３０として広げられて
いる。
【００１４】この配置は大きい位置狂いの際にも確実な
接触を保証する。たとえば導体路ラスターは１．４μｍ
（導体路幅およびその間隔はそれぞれ０．７μｍ）、下
側導体路の接触面は２．３μｍ×２．８μｍ、接触孔２
５は０．７μｍ×１．２μｍである。接触孔２５はこう
して、下側接触面２１０へ突き出ることなしに、４つの
方向の各々に０．８μｍだけ位置が狂っていてもよい。
この大きさの位置狂いは実際上排除され得るので、下側
接触面は一般により小さく選定され得る。それによって
本配置はより小さい占有面積を有する。上側接触面２３
０は１．３μｍ×２．１μｍの大きさである。すなわ
ち、第２の方向の０．３μｍおよび第１の方向の０．４
５μｍの位置狂いの際に接触面２５がなお完全に覆われ
る。２つの上側導体路の間の間隔はどこでも少なくとも
０．７μｍである。
【図面の簡単な説明】
【図１】本発明の一実施例の平面図である。
【図２】本発明の別の実施例の平面図である。
【図３】従来の一例の平面図である。
【符号の説明】
１ セル領域 ２ 配線領域 ｎ、２ｎ＋１ 配線領域の数 １０、２１、２２ ポリシリコン語線、下側導体路 １１、２３、２４ アルミニウム語線、上側導体路 １２、２５ 接触部 １００、１１０、２１０、２３０ 接触面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルミン コールハーゼ ドイツ連邦共和国 8012 オツトーブルン シユワルベンシユトラーセ 102 (72)発明者 ハンノ メルツナー ドイツ連邦共和国 8152 フエルトキルヒ エン‐ウエスターハム バーンホーフシユ トラーセ 51

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 主に第１の方向に延びている少なくとも
    ２つの下側の導体路（２１、２２）と、その上側に位置
    しており主に第１の方向に延びている少なくとも２つの
    上側の導体路（２３、２４）とを有するＶＬＳＩ回路の
    導体路配置において、 各下側導体路（２１、２２）が区間に分割され、区間の
    間に間隙を有しており、 各区間が上側に位置している通しの上側導体路（２３）
    のための接触部（２５）を有しており、 このような接触部（２５）の少なくとも近傍に第２の方
    向に隣接する下側導体路（２２）が間隙を有しているこ
    とを特徴とするＶＬＳＩ回路の導体路配置。
  2. 【請求項２】 各導体路（２１、２２、２３、２４）が
    一連のセル領域（１）およびそれらの間に位置している
    配線領域（２）の上を延びており、間隙および接触部
    （２５）が専ら配線領域（２）の上に配置されているこ
    とを特徴とする請求項１記載の導体路配置。
  3. 【請求項３】 第１の配線領域（２）のなかで各第２の
    （数える際に偶数の）下側導体路（２２）が間隙を有し
    ており、他方においてそれらの間に位置している（奇数
    の）下側導体路（２１）は上側に位置している上側導体
    路（２４）のための接触部（２５）を有しており、 また第１の方向に続く第２の配線領域のなかで各偶数の
    下側導体路（２２）が接触部（２５）を、また各奇数の
    下側導体路（２１）が間隙を有していることを特徴とす
    る請求項２記載の導体路配置。
  4. 【請求項４】 間隙が配線領域（２）の主たる部分にわ
    たり延びていることを特徴とする請求項２または３記載
    の導体路配置。
  5. 【請求項５】 隣接する接触部（２５）がずらされて段
    付けを形成して配置されていることを特徴とする請求項
    １ないし４の１つに記載の導体路配置。
  6. 【請求項６】 接触部（２５）が三重の段付けを形成し
    ていることを特徴とする請求項５記載の導体路配置。
  7. 【請求項７】 下側および（または）上側導体路が接触
    部（２５）の範囲内で接触面（２１０）に向けて広げら
    れていることを特徴とする請求項１ないし６の１つに記
    載の導体路配置。
  8. 【請求項８】 下側および上側導体路（２１、２２、２
    ３、２４）が波状に延びていることを特徴とする請求項
    １ないし７の１つに記載の導体路配置。
JP04143688A 1991-05-15 1992-05-11 Ｖｌｓｉ回路の導体路配置 Expired - Lifetime JP3129836B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4115909A DE4115909C1 (ja) 1991-05-15 1991-05-15
DE4115909.8 1991-05-15

Publications (2)

Publication Number Publication Date
JPH05175337A true JPH05175337A (ja) 1993-07-13
JP3129836B2 JP3129836B2 (ja) 2001-01-31

Family

ID=6431725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04143688A Expired - Lifetime JP3129836B2 (ja) 1991-05-15 1992-05-11 Ｖｌｓｉ回路の導体路配置

Country Status (7)

Country Link
US (1) US5289037A (ja)
EP (1) EP0513715B1 (ja)
JP (1) JP3129836B2 (ja)
KR (1) KR100279954B1 (ja)
AT (1) ATE195035T1 (ja)
DE (2) DE4115909C1 (ja)
TW (1) TW352190U (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300136A (ja) * 2007-07-17 2007-11-15 Toshiba Corp 不揮発性半導体メモリ
US7332762B2 (en) 1998-03-30 2008-02-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JPWO2006035877A1 (ja) * 2004-09-29 2008-05-15 松下電器産業株式会社 半導体装置
JP2012222279A (ja) * 2011-04-13 2012-11-12 Toshiba Corp 集積回路装置及びその製造方法
US8350309B2 (en) 1998-03-30 2013-01-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP2018525823A (ja) * 2015-08-28 2018-09-06 マイクロン テクノロジー， インク． 導電線を含む半導体デバイス、および、導電線を含む半導体デバイスの製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122297B2 (ja) * 1993-12-28 2001-01-09 株式会社東芝 半導体装置
JPH08306774A (ja) * 1995-05-01 1996-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
JPH1092714A (ja) * 1996-09-11 1998-04-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6522011B1 (en) * 2000-08-15 2003-02-18 Micron Technology, Inc. Low capacitance wiring layout and method for making same
DE10126566C1 (de) * 2001-05-31 2002-12-05 Infineon Technologies Ag Integrierte Schaltung
DE10259634B4 (de) * 2002-12-18 2008-02-21 Qimonda Ag Verfahren zur Herstellung von Kontakten auf einem Wafer
JP4770930B2 (ja) * 2009-01-21 2011-09-14 ソニー株式会社 クロスポイント型半導体メモリ装置及びその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US20130026641A1 (en) * 2011-07-25 2013-01-31 United Microelectronics Corp. Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
US9184111B2 (en) * 2013-11-09 2015-11-10 Delta Electronics, Inc. Wafer-level chip scale package
US9754872B1 (en) * 2016-05-16 2017-09-05 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10304771B2 (en) 2017-03-10 2019-05-28 Micron Technology, Inc. Assemblies having shield lines of an upper wiring layer electrically coupled with shield lines of a lower wiring layer
WO2017200639A1 (en) * 2016-05-16 2017-11-23 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048610B1 (en) * 1980-09-22 1986-01-15 Kabushiki Kaisha Toshiba Semiconductor device and its manufacture
JP2511415B2 (ja) * 1986-06-27 1996-06-26 沖電気工業株式会社 半導体装置
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
JP2765583B2 (ja) * 1988-10-20 1998-06-18 株式会社リコー 半導体メモリ装置
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332762B2 (en) 1998-03-30 2008-02-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US7425739B2 (en) 1998-03-30 2008-09-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US7893477B2 (en) 1998-03-30 2011-02-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US8084802B2 (en) 1998-03-30 2011-12-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US8350309B2 (en) 1998-03-30 2013-01-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JPWO2006035877A1 (ja) * 2004-09-29 2008-05-15 松下電器産業株式会社 半導体装置
JP2007300136A (ja) * 2007-07-17 2007-11-15 Toshiba Corp 不揮発性半導体メモリ
JP2012222279A (ja) * 2011-04-13 2012-11-12 Toshiba Corp 集積回路装置及びその製造方法
JP2018525823A (ja) * 2015-08-28 2018-09-06 マイクロン テクノロジー， インク． 導電線を含む半導体デバイス、および、導電線を含む半導体デバイスの製造方法
US10388601B2 (en) 2015-08-28 2019-08-20 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10811355B2 (en) 2015-08-28 2020-10-20 Micron Technology, Inc. Methods of forming semiconductor devices

Also Published As

Publication number Publication date
DE4115909C1 (ja) 1992-11-12
KR920022504A (ko) 1992-12-19
TW352190U (en) 1999-02-01
US5289037A (en) 1994-02-22
KR100279954B1 (ko) 2001-03-02
EP0513715A1 (de) 1992-11-19
JP3129836B2 (ja) 2001-01-31
ATE195035T1 (de) 2000-08-15
DE59209852D1 (de) 2000-08-31
EP0513715B1 (de) 2000-07-26

Similar Documents

Publication Publication Date Title
JPH05175337A (ja) Ｖｌｓｉ回路の導体路配置
JP3110328B2 (ja) 半導体記憶装置
KR100683295B1 (ko) 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계
US7615815B2 (en) Cell region layout of semiconductor device and method of forming contact pad using the same
US6185120B1 (en) Semiconductor memory device
JPH0821699B2 (ja) ダイナミック・ランダム・アクセス・メモリーセル及びその製造方法
KR100532728B1 (ko) 반도체 장치 및 그 제조 방법
JP3431143B2 (ja) コンパクト形半導体メモリデバイスおよびその製造方法
JP3863219B2 (ja) 半導体装置の製造方法
KR100191860B1 (ko) 반도체장치
KR100469151B1 (ko) 반도체소자의 형성 방법
KR100451498B1 (ko) 반도체소자의바패턴형성방법
KR950008239B1 (ko) 반도체접속장치
US20010052649A1 (en) Semiconductor device
KR100461335B1 (ko) 반도체 소자의 콘택 형성 방법
KR100195836B1 (ko) 디램소자 및 그 제조방법
JP2743389B2 (ja) メモリ装置
KR0172829B1 (ko) 반도체 메모리 셀어레이
KR0144417B1 (ko) 워드선 분기영역을 갖는 반도체소자
KR100399934B1 (ko) 반도체장치의콘택형성방법
JPS63132455A (ja) 半導体集積回路装置
JP2001257263A (ja) 半導体装置およびその製造方法
KR960003003B1 (ko) 초고집적 반도체장치
KR20000003885A (ko) 디커플링 커패시터를 갖는 반도체 장치
KR100242468B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001005

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12