KR100191860B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100191860B1
KR100191860B1 KR1019900000632A KR900000632A KR100191860B1 KR 100191860 B1 KR100191860 B1 KR 100191860B1 KR 1019900000632 A KR1019900000632 A KR 1019900000632A KR 900000632 A KR900000632 A KR 900000632A KR 100191860 B1 KR100191860 B1 KR 100191860B1
Authority
KR
South Korea
Prior art keywords
slit
layer wiring
upper layer
semiconductor device
width
Prior art date
Application number
KR1019900000632A
Other languages
English (en)
Other versions
KR900012356A (ko
Inventor
고이치 다카야마
기누가사마사노리
기다무네노부
쇼지슈이치
Original Assignee
니시무로 타이죠
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시기가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR900012356A publication Critical patent/KR900012356A/ko
Application granted granted Critical
Publication of KR100191860B1 publication Critical patent/KR100191860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용없음.

Description

반도체장치
제1도(a)는 본 발명의 제1실시예에 따른 반도체장치를 나타낸 상면도.
제2도(b)는 본 발명의 제1실시예에 따른 반도제장치를 나타낸 단면도.
제2도 내지 제9는 본 발명의 다른 실시예에 따른 반도체장치를 나타낸 상면 도.
제10도는 종래 기술에 따른 반도체장치를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 하층배선 2 : 상층배선
3 : 접속구멍 4 : 슬릿(slit)
5 : 기판 6,7 : 절연층
[산업상의 이용분야]
본 발명은 반도체장치에 관한 것으로, 특히 다층배선구조를 갖춘 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
이하, 제10도를 참조하여 종래기술에 따른 반도체장치에 대해서 설명한다.
제10도는 종래기술에 따른 반도체장치를 나타낸 단면도이다. 종래기술에 따른 다층배선구조를 갖춘 반도체장치는, 반도체기관(21)상에 형성된 절연층(26)과, 이 절연층(26)상에 형성된 하층배선(22), 이 하층배선(22)상에 형성됨과 더불어 소정의 접속영역에 접속구멍(25)을 갖춘 절연층(23) 및, 이 절연층(23)상에 형성되면서 상기 접속구멍(25)을 매개로 상기 하층배선(22)과 접속되어 있는 상층배선(24)으로 형성되고 있다. 이와 같은 반도체장치에 있어서는, 상층배선(24)을 형성한 후, 상층배선(24)상에 보호막을 형성하기 위해 열공정을 행할 핑요가 있다.
상기와 같이 종래기술에 따른 바도체장치에 있어서는, 상층배선(24)을 형성한 후, 열공정을 행할 필요가 있다. 이와 같이 열고정을 행하면, 상층패선(24)과 접속구멍(25)을 매개로 접속되어 있는 하층배선(22)이 열팽창하여 접속구멍(25)을 매개로 그 하층배선(22)이 상층배선(24)을 밀어내게 되므로, 상층배선(24)에 돌기 등의 이상형상이 발생하게 된다. 그리고 이 돌기 등이 횡방향으로 발생하는 경우는, 상층배선(24)이 상호 결합하여 단략해 버린다. 또, 상층배선(24)이 상호 결합은 하지 않도라도 배선간의 공간이 좁아져서 배선상의 절연층에 등에 틈이 생기게 되고, 이러한 틈이 있는 상태에서 열스트레스 등이 가해지면, 돌기 등이 성장하여 배선간이 단락하게 되므로 신뢰성상 문제로 된다.
또, 상기 돌기가 종방향으로 발생한 경우에는, 상층배선(24)의 윗부분에 배선층을 더 형성할 때에 배선표면의 평탄성이 나빠진다는 등의 문제가 있었다. 더욱이, 이들 열팽창의 영향은 하증패션(22)의 면적이 상층배선(24)의 면적보다는 넓은 경우에 보다 커진다.
[발명의 목적]
본 발명은 상술한 문제점을 해결하기 위해 발명된 것으로, 상기와 같은 종래기술에 따른 반도체장치에 있어서의 하층배선의 열팽창에 의해 생기는 상층배선의 돌이 등의 이상형상을 방지하여 배선간의 단락이 발생하지 않는 평탄성 좋은 반도체장치를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명은, 다층배선구조를 갖춘 반도체장치에 있어서, 하층배셔선의 접속영역에 주변에 슬릿을 설치한 반도체장치를 제공한다.
[작용]
상기한 구성으로 된 반도체장치에 의하면, 하층배선의 접속영역 주변에 슬릿을 설치함으로써, 하층배선의 접속영역 주변이 열팽창한 팽창분을 슬릿으로 저지할 수 있다. 이에 따라, 하층배선과 접속영역에 설치된 접속구멍을 매개로 접속된 상층배선으로의 영향을 방지할 수 있게 되어 하층배선의 열팽창에 의해 상층배선에 돌기 등의 이상형상이 발생하는 것을 방지할 수 있게 된다.
[실시예]
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 단, 제1도내지 제9도에 나타낸 상면도에 있어서 기판(5)과 절연층(6,7)은 본 발명의 이해를 돕기 위해 도시하지 않았다.
제1도(a) 및 제1도(b)는 본 발명의 제1실시예에 따른 반도체장치를 나타낸 상면도 및 단면도이다. 제1도에 도시된 반도체장치는, 반도체기판(5)상에 형성된 절연층(7)과, 이 절연층(7)상에 형성된 하층배선(1), 이 하층배선(1)상에 형성됨과 더불어 소정의 접속영역에 접속구멍(3)을 갖춘 절연층(6) 및, 이절연층(6)상에 형성되면서 상기 접속구멍(3)을 매개로 상기 하층배선(1)과 접속되어 있는 상층배선(2)로 형성되고, 상기 하층배선(1)의 접속영역 주변에는 슬릿(4)리 설치되어 있다.
본 실시예에서의 「접속영역주변」이라는 것은 접속구멍(3)을 사이에 두고서 그 접속구멍(3)으로부터 상층배선(2)의 폭방향으로 떨어져 있는 2개소의 영역을 말한다.
또, 상기 슬릿(4)의 한변의 길이는 접속구멍(3)의 한변이 길이보다 길고, 그 폭은 가능한 한 좁게 한여 최소의 배선간격으로 하는 것이 바람직한데, 이는 슬릿(4)의 폭이 넓으면 슬릿(4)의 설치된 부분반큼 전류용량이 작아져 버리기 때문이다. 더욱이, 슬릿(4)은 접속구멍(3)으로부터 그 접속구명(3)에 대한 배선여유만큼 떨어진 영역에 설치하는 것이 바람직한데, 이는 슬릿(4)을 접속구명(3)에 인접한 영역에 설치하면 절연층(6)의 형성시 마스크정합에 오차가 생긴 때에 문제로 되기 때문이다. 예를 들어 접속구멍(3)의 폭이 1.6㎛이고 길이가 2.5㎛인 경우에는, 그 접속구멍(3)으로부터 2㎛ 떨어진 영역에 폭이 2㎛이고 길이가 3.7㎛인 슬릿(4)을 그 접속구멍(3)의 양측에 각각 1개씩 설치하면 좋다.
이와 같은 반도체장지에 의하면, 하층배선(1)의 접속영역주변에 슬릿(4)을 설치함으로써, 상층배선(2) 형성시의 열공정에 의해 생기는 하층배선(1)의 열팽창분은 슬릿(4)내에 있는 절연층(6)으로 저지할 수 있다. 따라서, 접속영역에 설치된 접속구멍(3)을 통해서 하층배선(1)과 접속된 상층배선(2)으로의 영향을 방지할 수 있게 됨으로써, 종래기술의 문제점이었더 상층배선(2)에 생기는 돌기 등의 이상형상이 경감되어 상층배선(2)의 평탄성이 좋아진다. 특히, 상층배선(2)의 바로 아래에는 슬릿(4)이 설치되어 있지 않으므로, 상충배선(2) 평탄성은 더욱 좋어진다. 더욱이, 상기한 반도체장치에 의하면, 특히 상층배선(2)과 직교방향에 생기는 하층배선(1)의 열팽창분의 영향을 방지할 수 있게 된다.
제2도 내지 제9도는 본 발명의 제2내지 제9실시예에 따른 반도체장치를 나타낸 상면도로, 제2도 내지 제9도에 나타낸 참조부호는 제1도에 대응하고 있다.
제2도 내지 제9실시에는, 제1실시예에서의 슬릿(4)이 설치되는 위치 및 형상을 변경한 것이다. 단 슬릿(4)의 폭, 길이, 접속구멍(3)으로부터 떨어진 길이 등의 조건으로 제1실시예에서와 동일하다.
제2도에 나타낸 제2실시예에서는, 슬릿(4)이 접속구멍(3)을 사이에 두고 상층배선(2)과 직교방향에 2개소 설치되어 있다.
이러한 반도체장치에 의하면, 제1실시예와 동일한 효과를 얻을 수 있음은 물론, 상층배선(2)과 평행한 방향에 생기는 하층배선(1)의 열팽창분의 영향을 방지할 수 있게 된다.
제3도에 나타낸 제3실시예느, 접속영역이 하층배선(1)의 측단에 설치되어 있는 경우이다. 이 경우는, 슬릿(4)을 접속구멍(3)을 사이에 두고 양측에 2개소 설치할 필요가 없다. 즉, 접속구멍(3)에 대해 측단과 반대측의 영역에만 슬릿(4)을 설치하면 좋다.
이러한 반도체장치에 의하면, 제2실시예와 동일한 효과가 얻어진다.
제4도에 나타낸 제4실시예는, 슬릿(4)을 접속구멍(3)을 둘러싸도록 접속구멍(3)의 주변을 따라 4개소 설치하고 있다.
이러한 반도체장치에 의하면, 상기 제1 및 제2실시예에서 설명한 바와 같이 상층배선(2)과 직교방향에 생기는 하층배선(1)의 열팽창분과, 상층배선(2)과 평행방향에 생기는 하층배선(1)의 열팽창분의 영향을 모두 방지할 수 있다.
제5도에 나타낸 제5실시예는, 상술한 제3실시예와 마찬가지로 접속영역이 하층배선(1)의 측단에 설치되어 있는 경우이다. 이 경우는, 상술한 제3실시예와 같이 슬릿(4)을 접속구멍(3)에 대해 측단쪽에는 설치할 필요가 없다. 즉 슬릿(4)을 접속구멍(3)을 사이에 두고 상층배선(2)과 평행방향에 2개소 설치하고, 상층배선(2)과 직교방향에 접속구멍(3)에 대해서 측단과 반대측의 영여과, 상층배선(2)과 직교방향에 접속구멍(3)에 대해서 측단과 반대측의 영역에 1개 설치하면 조하다.
이러한 반도체장치에 의하면, 제4실시예와 동일한 효과를 얻을 수 있다.
제6도에 나타낸 제6실시예는, 슬릿(4)을 접속구멍(3)을 둘러싸도록 설치한 경우이다. 이 경우는, 제4실시예와 같이 접속구멍(3)의 주변을 따라 설치된 4개의 슬릿(4)을 세분화하여 설치하고 있다.
이러한 반도체장치에 의하면, 제4실시예와 동일한 효과를 얻을 수 있음은 물론, 슬릿(4)을 설치함으로써 하층배선(1)에 생기는 전류용량의 저하가 적어진다.
제7도에 나타낸 제7실시예는, 접속영역이 하층배선(1)의 모퉁이부분에 설치되어 있는 경우이다. 이 경우는 슬릿(4)을 상층배선(2)과 평행한 방향에 접속구멍(3)에 대해 측단과 반대측의 영역에 2개소에 설치한다.
이러한 반도체장치에 의하면, 제4실시예와 동일한 효과를 얻을 수 있다.
제8도에 나타낸 제8실시예는, 슬릿(4)을 접속구멍(3)을 둘러싸도록 접속구멍(3)의 주변을 따라 4개소에 설치하고, 또한 그 4개의 슬릿(4) 비깥쪽에 슬릿(4)사이를 둘러싸도록 4개소에 L자형의 슬릿(4')을 설치하고 있다.
이러한 반도체장치에 의하면, 제4실시예와 동일한 효과를 얻을 수 있고, 특히 하층배선(1)의 열팽창분의 슬릿(4) 사이로 부터의, 접속구멍(3)을 매개로 하층배선(1)과 접속된 상층배선(2)으로의 영향을 방지할 수 있다. 제9도에 나타낸 제9실시예는, 제5실시예와 마찬가지로 접속영역이 하층배선(1)의 측단에 설치되어 있는 경우이다. 이 경우도 제5실시예와 마찬가지로 3개소의 영역에 슬릿(4)을 설치한 것이지만, 상층배선(2)과 평행한 방향에 접속구멍(3)을 사이에 두고 설치하는 2개소의 슬릿(4)을 하층배선(1)의 측단으로부터 떨러져서 형성하지 않고 그 측단에 접하여 설치하고 있다.
이러한 반도체장에 의하면, 제4실시예와 동일한 효과를 얻을 수 있다.
[발명의 효과]
상술한 바와 같이 본 발명에 의하면, 하층배선(1)의 접속영역 주변에 슬릿을 설치함으로써, 하증배선의 접속영역 주변이 열팽창한 팽창분을 슬릿으로 저지할 수 있다. 이에 따라, 접속영역에 설치된 접속구멍을 매개로 그 하층배선과 접속된 상층배선으로의 영향을 방지할 수 있고, 상충배선에 돌기 등의 이상형상이 발생하는 것을 방지하여 상층배선의 평탄성을 양호하게 하는 것이 가능한 반초체장치을 제공할 수 있다.

Claims (20)

  1. 기판과; 이 기판상에 형성되고, 접속영역과 접속영역 주위로 연장되는 적어도 하나의 슬릿을 갖춘 하층배선; 이 하층배선상 및 적어도 하나의 슬릿에 형성되고, 상기 접속영역에 대응하는 부분에 접속구멍을 갖춘 절연층 및; 이 절연층상 및 접속구멍에 형성된 상층배선을 구비하여 구성되고; 적어도 하나의 슬릿의 길이가 접속구멍의 일측의 길이 보다 작지 않도록 된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 적어도 하나의 슬릿이 적어도 하나의 슬릿이 적어도 하나의 슬릿의 폭 이하이 거리 만큼 접속영역으로부터 떨어진 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행한 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  4. (신설) 제1항에 있어서, 적어도 하나의 슬릿이 상층배선에 수직 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행방향으로 위치하고, 상층배선의 폭에 수직방향으로 위치하는 적어도 하나의 제2슬릿을 더 포함하는 것으 특징으로 하는 반도체장치.
  6. 기판과; 이 기판상에 형성되고, 접속영역과 접속영역 주위로 연장되는 적어도 하나의 슬릿을 갖춘 하층배선; 이 하층배선상 및 적어도 하나의 슬릿에 형성되고, 상기 적속영역에 대응하는 부분에 갖춘 절연층 및; 이 절연층상 및 접속구멍에 형성된 상층배선을 구비하여 구성되고; 적어도 하나의 슬릿의 폭이 상층배선의 폭 보다 작은 것을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 적어도 하나의 슬릿이 적어도 하나의 슬릿의 폭 이하의 거리 만큼 접속영역으로부터 떨어진 것을 특징으로 하는 반도체장치.
  8. 제6항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행한 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  9. 제6항에 있어서, 적어도 하나의 슬릿이 상층배선의 수직방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  10. 제6항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행방향으로 위치하고, 상층배선의 폭에 수직방향으로 위치하는 적어동 하나의 제2슬릿을 더 포함하는 것을 특정으로 하는 반도체장치.
  11. 제1표면과 제2표면 및 관통하는 접속구멍을 갖춘 절연층과; 절연층을 사이에 둠과 더불어 접속구멍을 통해 전기적으로 접속되는 제1 및 제2배선을 구비하여 구성되고; 제1 및 제2배선중 하나가 접속구멍 주위로 연장되는 적어도 하나의 슬릿을 갖춤과 더불어 절연재료로 채워지고, 적어도 하나의 슬릿의 길이가 접속구멍의 일측의 길이보다 작지 않은 것으 특징으로 하는 반도체장치.
  12. 제11항에 있어서, 적어도 하나의 슬릿이 적어도 하나의 슬릿의 폭 이하의 거리 만큼 접속영역으로부터 떨어진 것을 특징으로 하는 반도체장치.
  13. 제11항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행한 방향으로 위치하는 슬릿을 구성된 것을 특징으로 하는 반도체장치.
  14. 제11항에 있어서, 적어도 하나의 슬릿이 상층배선에 수직 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  15. 제11항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행 방향으로 위치하고, 상층배선의 폭에 수직방향으로 위치하는 적어도 하나의 제2슬릿을 더 포함하는 것을 특징으로 하는 반도체장치.
  16. 제1표면과 제2표면 및 관통하는 접속구멍을 갖춘 절연층과; 절연층을 사이에 둠과 더불어 접속구멍을 통해 전기적으로 접속되는 제1 및 제2배선을 구비하여 구성되고; 제1 및 제2배선중 하나가 접속구멍 주위로 연장되는 적어도 하나의 슬릿을 갖춤과 절연재료로 채워지고, 적어도 하나의 슬릿의 폭이 상층배선의 폭 보다 작은 것을 특징으로 하는 바도체장치.
  17. 제16항에 있어서, 적어도 하나의 슬릿이 적어도 하나의 슬릿의 폭 이하의 거리 만큼 접속영역으로부터 떨어진 것을 특징으로 하는 반도체장치.
  18. 제16항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행한 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  19. 제16항에 있어서, 적어도 하나의 슬릿이 상층배선에 수직 방향으로 위치하는 슬릿으로 구성된 것을 특징으로 하는 반도체장치.
  20. 제16항에 있어서, 적어도 하나의 슬릿이 상층배선의 폭에 평행 방향으로 위치하고, 상층배선의 폭에 수직방향으로 위치하는 적어도 하나의 제2슬릿을 더 포함되는 것을 특징으로 하는 반도체장치.
KR1019900000632A 1989-01-20 1990-01-19 반도체장치 KR100191860B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-9843 1989-01-20
JP1009843A JPH02192146A (ja) 1989-01-20 1989-01-20 半導体装置

Publications (2)

Publication Number Publication Date
KR900012356A KR900012356A (ko) 1990-08-03
KR100191860B1 true KR100191860B1 (ko) 1999-06-15

Family

ID=11731409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000632A KR100191860B1 (ko) 1989-01-20 1990-01-19 반도체장치

Country Status (5)

Country Link
US (1) US5402005A (ko)
EP (1) EP0379170B1 (ko)
JP (1) JPH02192146A (ko)
KR (1) KR100191860B1 (ko)
DE (1) DE69034108T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461260A (en) * 1994-08-01 1995-10-24 Motorola Inc. Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density
JP3819670B2 (ja) * 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
EP1420443A3 (fr) * 2002-11-14 2014-10-15 Nxp B.V. Dispositif de connexion électrique entre deux pistes d'un circuit integré
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
CN112122381B (zh) * 2020-09-11 2022-09-06 铭尔金属(苏州)有限公司 铝卷带整平工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834686A (ko) * 1971-09-09 1973-05-21
DE3066941D1 (en) * 1979-05-24 1984-04-19 Fujitsu Ltd Masterslice semiconductor device and method of producing it
US5229642A (en) * 1980-09-01 1993-07-20 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
JPS5893347A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型半導体装置及びその製造方法
JPS58125847A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
JPS6010645A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 樹脂封止型半導体装置
JPS6059774A (ja) * 1983-09-13 1985-04-06 Matsushita Electronics Corp 半導体装置
JPS6115350A (ja) * 1984-06-30 1986-01-23 Nippon Gakki Seizo Kk 半導体装置
JPS61225837A (ja) * 1985-03-29 1986-10-07 Fujitsu Ltd 半導体装置の層間接続方法
JPS61234052A (ja) * 1985-04-10 1986-10-18 Nec Corp 半導体集積回路装置
JPS61288439A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 半導体装置
US4695868A (en) * 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
EP0261289B1 (en) * 1986-09-26 1992-03-04 International Business Machines Corporation A semiconductor integrated display
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
JPS62202525A (ja) * 1987-01-23 1987-09-07 Hitachi Ltd 樹脂封止型半導体装置
JPH0724305B2 (ja) * 1987-04-15 1995-03-15 ロ−ム株式会社 半導体装置
FR2617635B1 (fr) * 1987-07-03 1990-03-09 Thomson Semiconducteurs Procede de contact entre deux couches conductrices ou semi-conductrices deposees sur un substrat
JPS6444048A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Semiconductor integrated circuit device
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
JPH01274456A (ja) * 1988-04-26 1989-11-02 Nec Corp 半導体装置
JP2580301B2 (ja) * 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置

Also Published As

Publication number Publication date
DE69034108T2 (de) 2004-07-29
KR900012356A (ko) 1990-08-03
JPH02192146A (ja) 1990-07-27
EP0379170A2 (en) 1990-07-25
EP0379170B1 (en) 2003-10-15
DE69034108D1 (de) 2003-11-20
EP0379170A3 (en) 1991-11-21
US5402005A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
KR20020029623A (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
JPH05175337A (ja) Ｖｌｓｉ回路の導体路配置
KR100191860B1 (ko) 반도체장치
KR960004074B1 (ko) 다층 금속 상호 접속부를 갖는 반도체 장치
JPH04188886A (ja) プリント配線板
JPH10294553A (ja) 回路基板
JPH09162516A (ja) プリント配線板
JPH08335754A (ja) ビアホール／スルーホールを用いたガード構造
JPH0621628A (ja) 印刷配線板
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JPH0260185A (ja) 回路基板
US20210307159A1 (en) Anodic aluminum oxide structure
JPH07142821A (ja) プリント配線板
JPH03151656A (ja) 半導体素子実装用基板
JPS6366950A (ja) 半導体装置
JPH01112681A (ja) ハイブリッド化プリント基板
KR200309911Y1 (ko) 다층 배선
JP3164084B2 (ja) 半導体装置のフレーム
JPH0223004Y2 (ko)
JPS6148779B2 (ko)
JPS6211505B2 (ko)
JPS62123745A (ja) セラミックパッケージ型半導体装置の製造方法
KR0140683B1 (ko) 반도체 소자의 배선구조
JP2666792B2 (ja) 電子部品の実装構造
JPH08279680A (ja) 多層プリント配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee