KR100279954B1 - 초대규모 집적 회로를 위한 도전체 트랙 구조 - Google Patents
초대규모 집적 회로를 위한 도전체 트랙 구조 Download PDFInfo
- Publication number
- KR100279954B1 KR100279954B1 KR1019920008204A KR920008204A KR100279954B1 KR 100279954 B1 KR100279954 B1 KR 100279954B1 KR 1019920008204 A KR1019920008204 A KR 1019920008204A KR 920008204 A KR920008204 A KR 920008204A KR 100279954 B1 KR100279954 B1 KR 100279954B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor tracks
- conductor track
- conductor
- tracks
- track structure
- Prior art date
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Microwave Amplifiers (AREA)
Abstract
본 발명은 본질적으로 제 1방향으로 확장된 적어도 2개의 아래의 도전체 트랙 및 상기의 도전체 트랙 위에 제 1방향으로 확장된 적어도 2개의 위의 도전체 트랙을 갖는 대규모 집적 회로를 위한 도전체 트랙의 구성에 관한 것이다.
아래의 도전체 트랙의 각각은 세크먼트를 사이에 갭으로 정의되는 세그먼트들로 세분화된다. 세그먼트들의 각각 중 하나는 상기 하나의 세그먼트위에 배치된 위의 도전체 트랙으로 인도하는 하나의 접촉부를 갖는다. 제 2방향으로 놓여있는 세그먼트들에 인접한 아래의 도전체 트랙들은 적어도 접촉부들중 하나의 접촉부와 여러개의 갭들중 상기의 접촉부의 인접한 하나의 갭을 갖는다.
Description
제1도는 배선 필드안의 하부 및 상부의 도전체 트랙을 개략적으로 도시한 부분 평면도.
제2도 및 제3도는 본 발명에 일치하는 2개의 다른 실시예의 도전체 트랙의 구조를 개략적으로 도시한 부분 평면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 셀 필드 2 : 배선 필드
10,21,22 : 폴리실리콘 워드 라인(하부의 도전체 트랙)
11,23,23 : 알루미늄 워드라인(상부의 도전체 트랙)
본 발명은 본질적으로 제 1 방향으로 연장된 적어도 2개의 하부의 도전체 트랙 및 상기의 도전체 트랙위에 제 1 방향으로 연장된 적어도 2개의 상부의 도전체 트랙을 갖는 초대규모 집적(VLSl) 회로를 위한 도전체 트랙의 구조에 관한 것이다.
초대규모 집적 회로에서, 어떤 셀을 트리거하기 위한 도전체 트랙은 전기 저항이 가능한한 아주 작아야 한다. 그러나, 특히 공정기술등 여러 가지 이유때문에 아주 작은 저항을 갖는 물질의 도전체 트랙을 생산하기란 불가능하다. 한 예는 실로콘으로 형성되는 반도체 기판의 반도체 기억 소자에 다결정 트랙으로 형성된 워드라인이다. 전기 저항을 감소 시키기 위해, 워드 라인은 겹쳐져 놓여있는 알루미늄 트랙의 어떤점에서 통상적으로 본딩된다(예를들면 주문번호가 B2-B32643-X-X-7600인 "지멘스 기술정보 1M 비트 DRAM" 로 제목이 되어있는 간행물을 참조). 상기의 접촉점은 필드, 특히 모두 2개의 셀 필드 사이의 소위 배선 필드 형태로 배치된 기억 소자 셀 외부에 일반적으로 배치된다.
따라서 본 발명의 목적은 상기의 일반적인 유형의 지금까지 공지된 장치의 상기에서 진술한 단점을 극복하고, 하부 및 상부의 도전체 트랙간에 거의 간격을 차지하지 않으며, 서로에 관련하여 하부 도전체 트랙, 콘택트홀 및 상부 도전체 트랙의 조절 불량에 거의 영향을 받지않는 콘택트 구조를 제공하는 초대규모 집적 회로를 위한 도전체 트랙 구조를 제공하는 것이다.
본 발명의 다른 목적은 본질적으로 재 1방향으로 연장된 적어도 2개의 하부 도전체 트랙, 하부 도전체 트랙위에 제 1방향으로 실질적으로 연장된 적어도 2개의 상부의 도전체 트랙을 포함하고, 각각의 상기 하부 도전체 트랙은 세그먼트들 사이에 갭이 있는 세그먼트들로 세분되고, 세그먼트들중 각 하나의 세그먼트는 하나의 세그먼트위에 배치된 상부 도전체 트랙으로 인도하는 하나의 콘택트를 갖고 제 2방향으로 도시된 것처럼 세그먼트에 인접한 하부 도전체 트랙은 콘택트들중 최소한 한 콘택트의 부근에 여러개의 갭들중 하나의 갭을 갖는 초대규모 집적 회로를 위한 도전체 트랙의 구조를 제공한다.
본 발명의 제 2의 특징은 연속적인 셀 필드 및 각각의 도전체 트랙이 연장되는 삽입선 배선 필드가 제공되고, 상기 갭 및 콘택트는 배선 필드에만 오직 배치된다.
본 발명의 제 3의 특징은 배선 필드가 제 1방향으로 제 1배선 필드 및 상기의 제 1배선 필드에 일치하는 제 2배선 필드를 포함하고, 하부의 도전체 트랙은 짝수 및 홀수의 하부의 도전체 트랙으로 되어있고, 제 1배선 필드에서 짝수의 하부의 도전체 트랙들의 각 트랙이나 모든 다른 트랙들은 갭들중 하나를 가지며 삽입된 또는 홀수의 하부위 도전체 트랙들은 홀수위 하부위 도전체 트랙위에 배치된 상부의 도전체 트랙으로 인도하는 콘택트들중의 하나의 콘택트를 갖고, 제 2배선 필드에서 모든 짝수의 하부의 도전체 트랙은 콘택트들중 한 콘택트를 갖고 모든 홀수의 하부의 도전체 트랙은 갭들 중의 한 갭을 갖는다.
본 발명은 제 3의 특징에 따라, 각각의 갭들은 배선 필드의 돌출 부분상을 거쳐 연장된다.
본 발명의 제 4의 특징에 따라, 인접한 쿤택트들은 스태거된 구조를 형성하여 상호 오프셋된다.
본 발명의 제 5의 특징에 따라, 각각 3개의인접한 콘택트는 3번 스태거된 구조를 형성하여 서로 스태거된다.
본 발명의 제 6의 특징에 따라 하부 및/또는 상부의 도전체 트랙들이 콘택트들에 인접한 콘택트영역으로 연장된다.
본 발명의 제 7의 특징에 따라, 하부 및 상부의 도전체 트랙들이 굽은 코스를 갖는다.
본 발명의 다른 특징들은 특허 청구의 종속항에서 설명한다.
비록 본 발명이 초대규모 집적 회로를 위한 도전체 트랙의 구조를 실시하기 위한 방법을 상기에서 설명하고 묘사하였을지라도, 여러가지의 변형 및 구조의 변화가 본 발명의 이론 및 청구된 특허 청구의 범위 및 목적안에 있다.
본 발명의 추가적인 목적 및 장점과 함께 본 발명의 동작의 방법 및 구조를 도면과 함께 다음에 바람직한 실시예를 설명하겠다.
이제 도면들의 특징을 상세히 설명하면 같은 소자는 같은 도면 번호가 부여되었다. 특히 제 1도에서 폴리실리콘 워드 라인들(10)(하부의 도전체 트랙들)의 구조를 갖는 셀 필드(1)사이에 배선 필드(2)의 부분, 알루미늄 워드라인(11)(상부 도전체 트랙), 각각의 폴리실리콘 워드 라인(10) 및 위에 놓여있는 워드 라인(11) 사이의 콘택트(12)가 도시된다. 콘택트(12) 밖에서 상부 및 하부의 도전체 트랙 (10,11)은 절연층에 의해 서로 전기적으로 절연된다. 하나의 배선 필드(2)에 모든 하부의 도전체 트랙(10)은 상부의 도전체 트랙(11)이 상기의 부위에 형성 되기전, 콘택트 홀(12)이 예를들면 에칭 공정에 의해 절연층에 생성된다는 사실 때문에 정교한 한 콘택트(12)를 통해 위의 도전체 트랙(11)에 연결된다. 콘택트(12)에서, 하부의 도전체 트랙(10)은 하부의 도전체 트랙(10)에 대해 콘택트 홀(12)의 조절 불량의 가능성 때문에 콘택트 영역(100)을 만들기 위해 연장되어야 한다. 동시에 도전체 트랙 그리드에 정합되어야 한다. 일반적으로 상부의 도전체 트랙(11)은 콘택트 영역(110)을 만들기 위해 연장되어야 한다. 제 1도에 도시된 콘택트(12)의 구조는 콘택트 영역(100,110)의 특정 형태 및 도전체 트랙(10,11)의 굽은(달리 말하면 본질적으로 직선임)코스가 상기의 요구 사항에 이미 바람직하게 최적화된 6 번 스태거된 패턴(즉 도전체 트랙에 인접한 콘택트는 서로 차단되고, 패턴은 매 6개의 도전체 트랙후에 반복된다.)을 도시한 것이다.
배선 필드(2)에서 추가의 밑에 있는 층에 다른 전기적으로 관련된 구조가 일반적으로 제공되고, 상기 구조는 반도체 기억 소자 어레이에 하나의 상기 구조가 기억 소자 커패시터의 하나의 전극에 연결되는 폴리실리콘 층(소위 폴리실리콘 판이라고도 함)이다. 만일 콘택트(12)의 조절 불량의 가능성이 하부의 도전체 트랙(10)에 일치하는 측면 콘택트 영역(100)에서 유지된 확장부와 같거나 더 크다면, 그때 조절 불량의 위험성은 콘택트 영역 옆에 있는 콘택트 홀이 밑에 놓여있는 폴리실리콘 플레이트까지 연장되어 부식될 것이다. 상부의 도전체 트랙(11)이 형성된후, 동작의 불량을 가져오는 폴리실리콘 판의 단락 회로는 그때 상기의 콘택트에서 존재한다. 하부의 도전체 트랙의 콘택트 표면(100)의 연장은 인접한 하부의 도전체 트랙사이의 최소의 간격을 위한 요구 및 사진기술의 공정 처리에 의해 얻어지는 구조의 기술에 의해 제한된다.
제 2도는 제 1방향으로(제 2도의 밑에 도시된 도면번호(1)로 도시됨)연장되고 상부 도전체 드랙(23, 24)과 겹쳐지는 하부 도전체 트랙(21, 22)(점선으로 표시됨)을 도시한 두 개의 셀 필드(1) 사이 배선 필드(2) 부분을 도시한 평면도이다. 본 발명에 의하면 배선 필드(2)에 모든 다른 하부의 도전체 트랙(22)(짝수의 트랙들)이 세분화되는데 달리말하면 상기의 세분화에 의해 갭을 갖는다. 제 1방향에 직각인 제 2방향으로(제 1방향에 대해 오른쪽 방향인 제 2도의 밑에 도시된 도면번호 2)도시된 트랙(22)에 인접한 하부의 도전체 트랙(21)(홀수의 도전체 트랙)은 배선 필드가 게속되고 트랙(22)의 갭의 부근에 콘택트 영역(210)을 갖는다. 콘택트 영역(210)을 갖는 홀수의 하부의 도전체 트랙(21)의 상기 패턴 및 갭을 갖는 짝수의 하부의 도전체 트랙(22)은 제 2의 방향으로 주기적으로 거듭된다. 상부의 도전체 트랙(23,24)은 하부의 도전체 트랙을 거쳐 직선적으로 거듭된다. 콘택트 영역(210)의 위치에 하부위 도전체 트랙을 인도하는 콘택트(25)가 있다. 콘택트에는 제1도와 관련하여 상기에서 설명한 방법으로 생성될 수 있다. 따라서 하나의 배선 필드(2)에 오직 모든 다른 상부의 도전체 트랙(23)이 모든 다른 하부의 도전체 트랙(21)에 접착되고, 달리 말하면 홀수의 하부 및 상부의 도전체 트랙 사이의 하나의 콘택트(25)에만 접착된다. 제 1방향으로 향하고 셀 필드(1)에 의해 도면에 도시된 배선 필드(2)로부터 분리된 배선 필드에서, 짝수의 하부 도전체 트랙(22)은 연속적으로 놓여있고 각각 겹쳐진 짝수의 상부 도전체 트랙(24)으로 인도하는 콘택트를 가진다. 따라서 상기의 콘택트의 부근에 홀수의 하부의 도전체 트랙(21)은 갭을 갖는다.
본 발명에 따르면, 모든 하부의 도전체 트랙(21,22)은 갭에 의해 서로 분리되어 있는 세그먼트에 일치하도록 놓여있다. 상기의 실시예에서 각각의 세그먼트는 2개의 셀 필드 및 삽입된 배선 필드를 가로질러 연장된다. 삽입된 배선 필드에서 세그먼트는 위에 놓여있는 상부의 도전체 트랙과 콘택트를 갖는다. 세그먼트를 종단시키는 갭은 상기에서 설명한 셀 필드에 인접한 2개의 외부 배선 필드사이에 배치된다. 제 2방향으로 인접한 하부의 도전체 트랙은 외부 배선 필드에서 상기 세그먼트의 각각이 한개의 콘택트를 가지며, 적어도 상기에서 설명된 콘택트의 부근의 삽입된 배선 필드의 2개의 세그먼트 사이에 하나의 갭을 갖는다.
갭때문에 각각의 게속적인 하부의 도전체 트랙의 콘택트 영역(210)은 하부의 도전체 트랙(21)에 대해 콘택트 홀(25)의 최대의 기대되는 조절 불량이 발생할지라도 콘택트 홀이 콘택트 영역(210)의 지역에 여전히 위치하도록 충분히 큰 크기로 할 수 있다. 밑에 놓여있는 구조의 단락 회로의 가능성 및 상기 구조 주위의 에칭이 방지되는 것이 가능해진다. 하부의 도전체 트랙의 갭은 전 배선 필드(2)를 거쳐 연장될 수 있다.
셀 필드에 있는 셀 및 콘택트 사이의 하부의 도전체 트랙을 거치는 미리 결정되어 고정된 전이 시간때문에, 본 발명에 일치하는 상기 도전체 구조의 제 1방향에 있는 셀 필드의 길이는 모든 셀이 셀 필드의 오직 한쪽에서만 상부의 도전체 트랙에 콘택트를 갖기 때문에 종래의 구조의 크기의 오직 반만 필요하다. 따라서 종래의 구조의 n 배선 필드 대신에 본 발명에 일치 하는 상기의 구조에서는 (2n+1)의 배선 필드가 필요하다. 이에 따라, 제 1방향의 배선 필드의 길이는 모든 둘 건너 하나의 도전체 트랙마다 오직 하나의 콘택트 영역을 갖고, 스태거링이 가능한한 전체적으로 필요하지 않을 수 있기 때문에 본 발명의 실시예에 따라서 크게 감소될 수 있다. 특히 실제의 요구되는 영역은 소정 도전체 트랙 그리드 패턴 및 실시할 수 있는 구조 기술에 의존한다. 본 발명이 일치하는 구조는 예를들면 64M DRAM 의 매우 밀집된 도전체 트랙 그리드 패턴이 특히 바람직하게 사용될 수 있다.
본 발명의 상기의 도전체 트랙의 구조는 하부의 도전체 트랙의 실효 길이가 같은 크기이기 때문에 종래의 구조와 비교하여 전기적인 파라미터는 변하지 않는다. 불완전한 콘택트 때문에 생기는 오차율은 또한 변하지 않는다. 종래의 구조 및 본 발명에 일치하는 상기의 구조 둘다에서 최소한 포함된 불량은 종래 장소에서 하부 도전체 트랙에 걸쳐 결함 또는 잘못된 콘택트 부근에서 셀에 대한 전이 시간이 4인자 만큼 크고, 신호가 더 이상 충분히 빠르게 판독되지 않기 때문에 발생한다.
제 3도에서 도시된 실시예에서, 본 발명의 특성은 콘택트의 스태거링 및 도전체 트랙의 굽은 코스가 바람직하게 조합된다. 3개의 스태거링은 6개의 도전체 트랙 뒤에 패턴이 거듭되도록 도시되었다. 상기의 바람직한 실시예에서, 상부의 도전체 트랙(23)은 콘택트영역(230)으로 또한 연장된다.
상기의 구조는 주된 조절 에러의 경우 조차 신뢰 할수 있는 콘택트를 보장한다. 예를들면, 도전체 트랙 그리드 패턴은 1.4㎛(도전체 트랙 폭 및 간격은 각각 0.7㎛임.)이고, 하부의 도전체 트랙의 콘택트영역은 2.3㎛ × 2.8㎛ 이고, 콘택트홀(25)은 0.7㎛ × 1.2 ㎛ 이다. 따라서 콘택트홀(25)은 하부의 콘택트 영역(210)을 벗어나지 않고 4개의 방향에서 각각 0.8㎛까지 오차가 허용될 수 있다. 상기 크기의 조절 오차는 사실상 확실히 배제되므로 하부의 콘택트 영역은 전체의 구조가 더 작은 영역을 차지하도록 일반적으로 더 작게 선택될 수 있다. 상부의 콘택트 영역(230)은 크기가 1.3㎛ × 2.1 ㎛ 이다. 달리 말하면, 만일 제 2방향에서 0.3㎛, 제 1방향에서 0.45㎛ 의 조절 불량이 있다면, 콘택트홀(25)은 그래도 완전히 커버될 수 있다. 2개의 상부트렌치 트랙 사이의 간격을 모든 부분에서 적어도 0.7㎛ 이어야 한다.
Claims (11)
- 초대규모 집적 회로(very large-scale integrated circuit)를 위한 도전체 트랙의 구조로서, 실질적으로 제 1방향으로 연장되며 제 2방향에서 볼때 옆으로 나란히 배치되는 복수개의 하부 도전체 트랙들과, 상기 하부 도전체 트랙들의 위에서 실질적으로 상기 제 1방향으로 연장되는 적어도 2개의 상부 도전체 트랙들과, 상기 상부 및 하부 도전체 트랙들의 각 하나 사이에 배치된 절연층을 포함하고, 상기 상부 및 하부 도전체 트랙들의 각 하나 사이에 배치된 절연층을 포함하고, 상기 하부 도전체 트랙의 각각은 세그먼트들로 세분화되고, 상기 세그먼트들 사이에는 갭들이 형성되며, 상기 세그먼트들의 각 하나는 상기 한 세그먼트상에 배치된 상기 상부 도전체 트랙으로 인도하는 하나의 콘택트를 가지며, 상기 갭들이 실질적으로 상기 도전체 트랙들 중 인접하는 도전체 트랙들의 두 개의 콘택트들 사이에 형성되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 상기 도전체 트랙 구조는 연속적인 셀 필드들과 각각의 상기 도전체 트랙이 연장하는 삽입된 배선 필드들을 포함하고, 상기 갭 및 상기 콘택트는 단지 상기 배선 필드에만 배치되는 것을 특징으로 하는 도전체 트랙 구조.
- 제2항에 있어서, 상기의 배선 필드들은 제 1배선 필드와 제 1방향으로 상기 제 1배선 필드뒤에 있는 제 2배선 필드를 갖고, 상기 하부 도전체 트랙들은 짝수 및 홀수의 하부 도전체 트랙들을 갖고, 상기의 배선 필드에서, 상기 짝수의 하부 도전체 트랙들의 각각은 상기 갭들중의 하나를 갖고 상기 홀수의 하부 도전체 트랙들의 각각은 상기 홀수의 하부 도전체 트랙위에 배치된 상기 상부 도전체 트랙으로 인도하는 상기 콘택트들 중 하나의 콘택드를 갖지며, 상기 제 21배선 필드에서 모든 짝수의 하부 도전체 트랙은 상기 콘택트들 중 하나의 콘택트를 갖고 모든 홀수의 하부 도전체 트랙은 상기 갭들 중 하나의 갭을 포함하는 것을 특징으로 하는 도전체 트랙 구조.
- 제2항에 있어서, 상기 갭들의 각각은 상기 배선 필드들 중의 하나의 주요 부분을 거쳐 연장되는 것을 특징으로 하는 도전체 트랙 구조.
- 제3항에 있어서, 상기 갭들의 각각은 상기 배선 필드들 중의 하나의 주요 부분을 거쳐 연장되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 인접한 콘택트들은 서로 오프셋되어 스태거된 구조를 형성하는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 각각 3개의 인접한 콘택트들은 3번 스태거된 구조를 형성하도록 서로 스태거되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 상기 하부 도전체 트랙들은 상기 콘택트들 부근에서 상기 콘택트 영역으로 확장되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 상기 상부 도전체 트랙들은 상기 콘택트들 부근에서 상기 콘택트 영역으로 확장되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 상기 하부 및 상부 도전체 트랙들은 상기 콘택트들 부근에서 상기 콘택트 영역으로 연장되는 것을 특징으로 하는 도전체 트랙 구조.
- 제1항에 있어서, 상기 하부 및 상부 도전체 트랙들은 굽은(wavy) 코스를 갖는 것을 특징으로 하는 도전체 트랙 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4115909A DE4115909C1 (ko) | 1991-05-15 | 1991-05-15 | |
| DEP4115909.8 | 1991-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920022504A KR920022504A (ko) | 1992-12-19 |
| KR100279954B1 true KR100279954B1 (ko) | 2001-03-02 |
Family
ID=6431725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920008204A KR100279954B1 (ko) | 1991-05-15 | 1992-05-15 | 초대규모 집적 회로를 위한 도전체 트랙 구조 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5289037A (ko) |
| EP (1) | EP0513715B1 (ko) |
| JP (1) | JP3129836B2 (ko) |
| KR (1) | KR100279954B1 (ko) |
| AT (1) | ATE195035T1 (ko) |
| DE (2) | DE4115909C1 (ko) |
| TW (1) | TW352190U (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3122297B2 (ja) * | 1993-12-28 | 2001-01-09 | 株式会社東芝 | 半導体装置 |
| JPH08306774A (ja) * | 1995-05-01 | 1996-11-22 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6577007B1 (en) * | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
| JPH1092714A (ja) * | 1996-09-11 | 1998-04-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US8350309B2 (en) | 1998-03-30 | 2013-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| US6353242B1 (en) | 1998-03-30 | 2002-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| US6522011B1 (en) * | 2000-08-15 | 2003-02-18 | Micron Technology, Inc. | Low capacitance wiring layout and method for making same |
| DE10126566C1 (de) * | 2001-05-31 | 2002-12-05 | Infineon Technologies Ag | Integrierte Schaltung |
| DE10259634B4 (de) * | 2002-12-18 | 2008-02-21 | Qimonda Ag | Verfahren zur Herstellung von Kontakten auf einem Wafer |
| US7709888B2 (en) * | 2004-09-29 | 2010-05-04 | Panasonic Corporation | Semiconductor device |
| JP4599375B2 (ja) * | 2007-07-17 | 2010-12-15 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP4770930B2 (ja) * | 2009-01-21 | 2011-09-14 | ソニー株式会社 | クロスポイント型半導体メモリ装置及びその製造方法 |
| JP5571030B2 (ja) | 2011-04-13 | 2014-08-13 | 株式会社東芝 | 集積回路装置及びその製造方法 |
| US8441127B2 (en) * | 2011-06-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace structures with wide and narrow portions |
| US20130026641A1 (en) * | 2011-07-25 | 2013-01-31 | United Microelectronics Corp. | Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure |
| US9184111B2 (en) * | 2013-11-09 | 2015-11-10 | Delta Electronics, Inc. | Wafer-level chip scale package |
| US9911693B2 (en) | 2015-08-28 | 2018-03-06 | Micron Technology, Inc. | Semiconductor devices including conductive lines and methods of forming the semiconductor devices |
| US9754872B1 (en) * | 2016-05-16 | 2017-09-05 | Micron Technology, Inc. | Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level |
| US10304771B2 (en) | 2017-03-10 | 2019-05-28 | Micron Technology, Inc. | Assemblies having shield lines of an upper wiring layer electrically coupled with shield lines of a lower wiring layer |
| WO2017200639A1 (en) * | 2016-05-16 | 2017-11-23 | Micron Technology, Inc. | Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level |
| US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827449A (en) * | 1986-06-27 | 1989-05-02 | Oki Electric Industry Co., Ltd. | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0048610B1 (en) * | 1980-09-22 | 1986-01-15 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacture |
| JPS6344742A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置 |
| JP2765583B2 (ja) * | 1988-10-20 | 1998-06-18 | 株式会社リコー | 半導体メモリ装置 |
| JPH0379059A (ja) * | 1989-08-22 | 1991-04-04 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2856778B2 (ja) * | 1989-09-07 | 1999-02-10 | 株式会社東芝 | 半導体装置の配線構造 |
-
1991
- 1991-05-15 DE DE4115909A patent/DE4115909C1/de not_active Expired - Fee Related
-
1992
- 1992-05-11 AT AT92107909T patent/ATE195035T1/de not_active IP Right Cessation
- 1992-05-11 DE DE59209852T patent/DE59209852D1/de not_active Expired - Lifetime
- 1992-05-11 JP JP04143688A patent/JP3129836B2/ja not_active Expired - Lifetime
- 1992-05-11 TW TW086214428U patent/TW352190U/zh unknown
- 1992-05-11 EP EP92107909A patent/EP0513715B1/de not_active Expired - Lifetime
- 1992-05-14 US US07/883,113 patent/US5289037A/en not_active Expired - Lifetime
- 1992-05-15 KR KR1019920008204A patent/KR100279954B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4827449A (en) * | 1986-06-27 | 1989-05-02 | Oki Electric Industry Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4115909C1 (ko) | 1992-11-12 |
| KR920022504A (ko) | 1992-12-19 |
| JPH05175337A (ja) | 1993-07-13 |
| TW352190U (en) | 1999-02-01 |
| US5289037A (en) | 1994-02-22 |
| EP0513715A1 (de) | 1992-11-19 |
| JP3129836B2 (ja) | 2001-01-31 |
| ATE195035T1 (de) | 2000-08-15 |
| DE59209852D1 (de) | 2000-08-31 |
| EP0513715B1 (de) | 2000-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279954B1 (ko) | 초대규모 집적 회로를 위한 도전체 트랙 구조 | |
| KR0142570B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JP3110328B2 (ja) | 半導体記憶装置 | |
| KR100683295B1 (ko) | 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계 | |
| US6381166B1 (en) | Semiconductor memory device having variable pitch array | |
| EP0409256B1 (en) | Semiconductor IC device and method for manufacturing the same | |
| KR100567984B1 (ko) | 전기 접속 소자를 구비한 집적 회로 | |
| KR100435412B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP0268111A2 (en) | Interposer chip technique for making engineering changes between interconnected semiconductor chips | |
| KR100667379B1 (ko) | 집적 반도체 칩 | |
| KR100226595B1 (ko) | 노광용 마스크 | |
| US6274934B1 (en) | Semiconductor device and method of manufacturing thereof | |
| KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
| EP0817269B1 (en) | Wordline layout for semiconductor memory device | |
| US6323526B1 (en) | Semiconductor integrated circuit | |
| US6664158B2 (en) | Ferroelectric memory configuration and a method for producing the configuration | |
| EP0704901B1 (en) | Tolerant integrated circuit to great manufacturing faults | |
| JP3340267B2 (ja) | 半導体記憶装置における配線形成方法 | |
| GB2073951A (en) | Multilayer interconnections for an integrated circuit | |
| KR100520190B1 (ko) | 메모리 셀 어레이 | |
| KR100287826B1 (ko) | 반도체 메모리 장치 | |
| US6445173B1 (en) | Printed circuit board tester | |
| KR950008239B1 (ko) | 반도체접속장치 | |
| KR19990023655A (ko) | 집적 회로 | |
| GB2286286A (en) | Semiconductor device having shield conduction lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 12 |
|
| EXPY | Expiration of term |