KR920022504A - 대규모 집적 회로를 위한 도전체 트랙의 구성 - Google Patents

대규모 집적 회로를 위한 도전체 트랙의 구성 Download PDF

Info

Publication number
KR920022504A
KR920022504A KR1019920008204A KR920008204A KR920022504A KR 920022504 A KR920022504 A KR 920022504A KR 1019920008204 A KR1019920008204 A KR 1019920008204A KR 920008204 A KR920008204 A KR 920008204A KR 920022504 A KR920022504 A KR 920022504A
Authority
KR
South Korea
Prior art keywords
conductor tracks
conductor
tracks
contacts
configuration
Prior art date
Application number
KR1019920008204A
Other languages
English (en)
Other versions
KR100279954B1 (ko
Inventor
도미니끄 사비그낙
만프레트 멘케
아르민 콜하제
하노 멜츠너
Original Assignee
피켄셔, 네테부쉬
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피켄셔, 네테부쉬, 지멘스 악티엔게젤샤프트 filed Critical 피켄셔, 네테부쉬
Publication of KR920022504A publication Critical patent/KR920022504A/ko
Application granted granted Critical
Publication of KR100279954B1 publication Critical patent/KR100279954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Microwave Amplifiers (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

내용 없음.

Description

대규모 집적 회로를 위한 도전체 트랙의 구성
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 및 제3도는 본 발명에 일치하는 2개의 다른 실시예의 도전체 트랙의 구조를 개략적으로 도시한 상면 단면도.

Claims (11)

  1. 대규모 집적 회로를 위한 도전체 트랙의 구성에 있어서, 본질적으로 제1방향으로 확장된 적어도 2개의 아래의 도전체 트랙들과, 상기 아래의 도전체 트랙들의 위에 본질적으로 제1방향으로 확장된 적어도 2개의 위의 도전체 트랙들과, 상기의 세그먼트를 사이에 갭으로 정의되는 세그먼트를로 세분화되는 상기 아래의 도전체 트랙들의 각 도전체 트랙과, 상기 하나의 세그먼트위에 배치된 상기 위의 도전체 트랙으로 인도하는 하나의 접촉부를 갖는 상기 세그먼트들의 각각의 세그먼트와, 그리고 제2방향에 있는 적어도 상기 접촉부들 중의 하나의 부근에 있는 상기 갭들 중의 하나를 갖는 상기 세그먼트를에 인접한 상기 아래의 도전체 트랙들을 포함하는 것을 특징으로 하는 대규모 집적 회로를, 위한 도전체 트랙의 구성.
  2. 제1항에 있어서, 연속적인 셀 필드들과, 확장된 상기의 도전체 트랙들의 각각을 통하여 삽입된 결선 필드들과, 그리고 상기 결선 필드에 유일하게 배치되는 상기의 갭들과 상기의 접촉부들을 포함하는 것을 특징으로 하는 도전체 트랙의 구성.
  3. 제2항에 있어서, 상기의 결선 필드들은 제1결실 필드 및 제1방향으로 상기 제1결선 필들뒤에 있는 제2결선 필드를 갖고, 상기의 아래의 도전체 트랙들은 홀수 및 짝수의 아래의 도전체 트랙들을 갖고, 상기의 결선 필드에서, 상기 짝수의 아래의 도전체 트랙들의 각각은 상기 갭들중의 하나를 갖고 상기 홀수의 아래의 도전체 트랙들의 각각은 상기 홀수의 아래의 도전체 트랙위에 배치된 상기 위의 도전체 트랙으로 인도하는 상기 접촉부를 중 한 집촉부를 갖고, 그리고 상기 제2결선 필드에서 모든 짝수의 아래의 도전체 트랙은 상기 접촉부들 중 하나의 접촉부를 갖고 모든 홀수의 아래의 도전체 트랙은 상기 갭들 중 하나의 갭을 포함하는 것을 특징으로 하는 도전체 트랙의 구성.
  4. 제2항에 있어서, 상기 갭들의 각각은 상기 결선 필드들 중의 하나의 바람직한 부분을 거쳐 확장되는 것을 특징으로 하는 도전체 트랙의 구성.
  5. 제3항에 있어서, 상기 갭들의 각각은 상기 결선 필드들 중의 하나의 바람직한 부분을 거쳐 확장되는 것을 특징으로 하는 도전체 트랙의 구성.
  6. 제1항에 있어서, 인접한 접촉부들은 스태거된 구조를 형성하는 것에 의해 서로 차단되는 것을 특징으로 하는 도전체 트랙의 구성.
  7. 제1항에 있어서, 각각 인접하여 3번 꺽인 접속부들은 3번 스태거된 구조를 형성하도록 서로 스태거되는 것을 특징으로 하는 도전체 트랙의 구성.
  8. 제1항에 있어서, 상기의 아래의 도전체 트랙들은 상기의 접촉부들에 인접한 접촉 영역으로 확장되는 것을 특징으로 하는 도전체 트랙의 구성.
  9. 제1항에 있어서, 상기의 위의 도전체 트랙들은 상기 접촉부들에 인접한 접촉 영역으로 확장되는 것을 특징으로 하는 도전체 트랙의 구성.
  10. 제1항에 있어서, 상기의 위 및 아래의 도전체 트랙들은 상기 접촉부들에 인접한 접촉 영역으로 화장되는 것을 특징으로 하는 도전체 트랙의 구성.
  11. 제1항에 있어서, 상기의 아래 및 위의 도진체 트랙들은 굽은 코스를 갖는것을 특징으로하는 도전체 트랙의 구성.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008204A 1991-05-15 1992-05-15 초대규모 집적 회로를 위한 도전체 트랙 구조 KR100279954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4115909.8 1991-05-15
DE4115909A DE4115909C1 (ko) 1991-05-15 1991-05-15

Publications (2)

Publication Number Publication Date
KR920022504A true KR920022504A (ko) 1992-12-19
KR100279954B1 KR100279954B1 (ko) 2001-03-02

Family

ID=6431725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008204A KR100279954B1 (ko) 1991-05-15 1992-05-15 초대규모 집적 회로를 위한 도전체 트랙 구조

Country Status (7)

Country Link
US (1) US5289037A (ko)
EP (1) EP0513715B1 (ko)
JP (1) JP3129836B2 (ko)
KR (1) KR100279954B1 (ko)
AT (1) ATE195035T1 (ko)
DE (2) DE4115909C1 (ko)
TW (1) TW352190U (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122297B2 (ja) * 1993-12-28 2001-01-09 株式会社東芝 半導体装置
JPH08306774A (ja) * 1995-05-01 1996-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
JPH1092714A (ja) * 1996-09-11 1998-04-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8350309B2 (en) 1998-03-30 2013-01-08 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
US6353242B1 (en) 1998-03-30 2002-03-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6522011B1 (en) * 2000-08-15 2003-02-18 Micron Technology, Inc. Low capacitance wiring layout and method for making same
DE10126566C1 (de) 2001-05-31 2002-12-05 Infineon Technologies Ag Integrierte Schaltung
DE10259634B4 (de) * 2002-12-18 2008-02-21 Qimonda Ag Verfahren zur Herstellung von Kontakten auf einem Wafer
WO2006035877A1 (ja) * 2004-09-29 2006-04-06 Matsushita Electric Industrial Co., Ltd. 半導体装置
JP4599375B2 (ja) * 2007-07-17 2010-12-15 株式会社東芝 不揮発性半導体メモリ
JP4770930B2 (ja) * 2009-01-21 2011-09-14 ソニー株式会社 クロスポイント型半導体メモリ装置及びその製造方法
JP5571030B2 (ja) * 2011-04-13 2014-08-13 株式会社東芝 集積回路装置及びその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
US20130026641A1 (en) * 2011-07-25 2013-01-31 United Microelectronics Corp. Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
US9184111B2 (en) * 2013-11-09 2015-11-10 Delta Electronics, Inc. Wafer-level chip scale package
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
WO2017200639A1 (en) * 2016-05-16 2017-11-23 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10304771B2 (en) 2017-03-10 2019-05-28 Micron Technology, Inc. Assemblies having shield lines of an upper wiring layer electrically coupled with shield lines of a lower wiring layer
US9754872B1 (en) 2016-05-16 2017-09-05 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3173506D1 (en) * 1980-09-22 1986-02-27 Toshiba Kk Semiconductor device and its manufacture
JP2511415B2 (ja) * 1986-06-27 1996-06-26 沖電気工業株式会社 半導体装置
JPS6344742A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
JP2765583B2 (ja) * 1988-10-20 1998-06-18 株式会社リコー 半導体メモリ装置
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造

Also Published As

Publication number Publication date
JPH05175337A (ja) 1993-07-13
ATE195035T1 (de) 2000-08-15
JP3129836B2 (ja) 2001-01-31
EP0513715A1 (de) 1992-11-19
EP0513715B1 (de) 2000-07-26
TW352190U (en) 1999-02-01
DE59209852D1 (de) 2000-08-31
KR100279954B1 (ko) 2001-03-02
US5289037A (en) 1994-02-22
DE4115909C1 (ko) 1992-11-12

Similar Documents

Publication Publication Date Title
KR920022504A (ko) 대규모 집적 회로를 위한 도전체 트랙의 구성
DE4419844A1 (de) Beschleunigungssensor
GB1432793A (en) Flat electric cables
KR920019001A (ko) 저온 소성 세라믹에 의한 스트립라인 차폐 구조물
KR930003262A (ko) 상이한 크기의 마이크로스트립 전송 선로 구조물
KR930022555A (ko) 루테늄산염 전극을 갖는 커패시터
KR890001179A (ko) 다층 전원 배선들을 갖는 반도체 집적 회로
GB1440392A (en) Reduction of cross talk in flat cable
KR870005562A (ko) 배선판
KR880003415A (ko) 반도체 집적 회로
EP1191600A3 (en) Insulated gate semiconductor device
FI880033A (fi) Staengseltape.
KR970704329A (ko) 레일 조립체
KR970003876A (ko) 접속핀을 갖는 파워 반도체 모듈
KR870007333A (ko) 철도 선로용 전기 절연장치
ATE40615T1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung.
FR2389978A1 (en) AC cable with superconductor divided into sections - has screen of superconducting material and phase conductor with underlayers for stability
KR890002974A (ko) 탭 선형 집적 저항기
KR910007131A (ko) 마스터 슬라이스 집적 회로 장치
KR910008844A (ko) 반도체 장치
GB1358651A (en) Conductor rails for energising electrical machinery
DE2726231A1 (de) Elektrische verbindungsanordnung
KR890007190A (ko) 전자 카드용 정전기 보호장치
IT8441522A0 (it) Macchina con cui vengono isolati i conduttori elettrici per la costruzione dei trasformatori in genere, applicando al conduttore un nastro isolante in senso longitudinale, anziche' in senso elicoidale.
KR900008726A (ko) 이중 목적의 카드 모서리 콘넥터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 12

EXPY Expiration of term