CN112562946B - 氮化钽薄膜电阻及其制备方法 - Google Patents

氮化钽薄膜电阻及其制备方法 Download PDF

Info

Publication number
CN112562946B
CN112562946B CN202011367144.2A CN202011367144A CN112562946B CN 112562946 B CN112562946 B CN 112562946B CN 202011367144 A CN202011367144 A CN 202011367144A CN 112562946 B CN112562946 B CN 112562946B
Authority
CN
China
Prior art keywords
layer
tantalum nitride
film resistor
nitride layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011367144.2A
Other languages
English (en)
Other versions
CN112562946A (zh
Inventor
邹鹏辉
马飞
莫炯炯
蔡全福
魏婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202011367144.2A priority Critical patent/CN112562946B/zh
Publication of CN112562946A publication Critical patent/CN112562946A/zh
Application granted granted Critical
Publication of CN112562946B publication Critical patent/CN112562946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种氮化钽薄膜电阻及其制备方法，通过在同一机台中，采用磁控溅射法形成依次堆叠的氮化钽层及钝化层的复合结构，从而通过钝化层可对氮化钽层进行保护，避免氮化钽层与外界环境接触，以使得氮化钽层具有良好的阻值稳定性；进一步的，当钝化层采用导电层时，通过钝化层即可实现氮化钽层与电极的互连，从而在整个制备工艺中，均可实现钝化层对氮化钽层的覆盖，以有效实现对氮化钽层的保护，以进一步的提高氮化钽层的阻值稳定性，以便制备高稳定性及一致性的氮化钽薄膜电阻。

Description

氮化钽薄膜电阻及其制备方法
技术领域
本发明属于半导体领域，涉及一种氮化钽薄膜电阻及其制备方法。
背景技术
薄膜电阻作为集成电路中应用最广泛的无源器件之一，在电路中主要起到电源去藕、器件工作点偏置、网络匹配及间级耦合等功能。常用薄膜电阻材料有氮化钽(TaNx)、镍铬合金(NiCr)、氮化硅(SiNx)等，其中氮化钽薄膜电阻由于体积小、精度高、噪声低、温度系数低、可靠性好，是一种能在高温、潮湿环境中具有长期稳定性和精度的薄膜电阻材料，在集成电路制造中使用最为广泛。
在实际制作工艺过程中，为确保氮化钽薄膜电阻的阻值的稳定性，通常会制作一层保护层，从而隔绝后续工艺环境对氮化钽层的影响。但目前的制备工艺中，在形成氮化钽薄膜电阻后至保护层形成前的这段工艺过程中，往往需经历去除图形化的掩膜的工艺过程，然而在此去除掩膜的过程中，氮化钽薄膜电阻会直接暴露在工艺环境中，化学溶液及气体等容易与氮化钽层发生反应，如氮化钽层在去除掩膜的过程中，氮化钽在含氧环境中与氧气或含氧等离子体反应生成氧化钽(TaOx)，导致氮化钽薄膜电阻的阻值产生较大波动，以至影响器件性能的稳定性及一致性。
因此，提供一种氮化钽薄膜电阻及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化钽薄膜电阻及其制备方法，用于解决现有技术中制备的氮化钽薄膜电阻的阻值波动较大的问题。
为实现上述目的及其他相关目的，本发明提供一种氮化钽薄膜电阻的制备方法，包括以下步骤：
提供基底；
于所述基底上形成掩膜层，并图形化所述掩膜层，以显露所述基底；
于同一机台中，采用磁控溅射法依次形成氮化钽层及钝化层，且所述钝化层覆盖所述氮化钽层，以制备复合结构；
去除所述掩膜层；
形成覆盖所述基底及复合结构的保护层；
图形化所述保护层，形成接触孔；
采用导电材料填充所述接触孔，以形成电极，且所述电极与所述氮化钽层电连接。
可选地，所述钝化层为绝缘层，且形成的所述接触孔的底部或侧壁显露所述氮化钽层。
可选地，所述绝缘层与所述保护层采用相同材质。
可选地，所述钝化层为导电层，且所述导电层的电阻贡献率<15％。
可选地，形成的所述接触孔的底部显露所述导电层。
可选地，所述钝化层的厚度与所述氮化钽层的厚度的比值的范围为3％～30％，其中，所述钝化层的厚度的范围为1nm～50nm，所述氮化钽层的厚度的范围为50nm～200nm。
本发明还提供一种氮化钽薄膜电阻，所述氮化钽薄膜电阻包括：
基底；
复合结构，所述复合结构位于所述基底上，所述复合结构包括依次叠置的氮化钽层及钝化层，其中，所述氮化钽层与所述基底相接触，所述钝化层覆盖所述氮化钽层；
保护层，所述保护层覆盖所述基底及复合结构；
电极，所述电极贯穿所述保护层，且所述电极与所述氮化钽层电连接。
可选地，所述钝化层为绝缘层，且所述电极的底部或侧壁与所述氮化钽层相接触。
可选地，所述绝缘层与所述保护层采用相同材质。
可选地，所述钝化层为导电层，且所述导电层的电阻贡献率<15％，所述电极的底部与所述导电层相接触。
如上所述，本发明的氮化钽薄膜电阻及其制备方法，通过在同一机台中，采用磁控溅射法形成依次堆叠的氮化钽层及钝化层的复合结构，从而通过钝化层可对氮化钽层进行保护，避免氮化钽层与外界环境接触，以使得氮化钽层具有良好的阻值稳定性，进一步的，当钝化层采用导电层时，通过钝化层即可实现氮化钽层与电极的互连，从而在整个制备工艺中，均可实现钝化层对氮化钽层的覆盖，以有效实现对氮化钽层的保护，以进一步的提高氮化钽层的阻值稳定性，以便制备高稳定性及一致性的氮化钽薄膜电阻。
附图说明
图1显示为实施例一中制备氮化钽薄膜电阻的工艺流程图。
图2显示为实施例一中形成图形化的掩膜层后的结构示意图。
图3显示为实施例一中形成复合结构后的结构示意图。
图4显示为实施例一中去除掩膜层后的结构示意图。
图5显示为实施例一中形成保护层后的结构示意图。
图6a～图6b显示为实施例一中形成的氮化钽薄膜电阻的结构示意图。
图7显示为实施例二中形成的氮化钽薄膜电阻的结构示意图。
元件标号说明
100-基底；200-掩膜层；300-复合结构；301-氮化钽层；302-绝缘层；400-保护层；500-电极；110基底；310-复合结构；311-氮化钽层；312-导电层；410-保护层；510-电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1，本实施例提供一种氮化钽薄膜电阻的制备方法，通过在同一机台中，采用磁控溅射法形成依次堆叠的氮化钽层及钝化层的复合结构，从而通过所述钝化层可对所述氮化钽层进行保护，避免所述氮化钽层与外界环境接触，以使得氮化钽层具有良好的阻值稳定性。
参阅图2～图6b，以下结合附图和具体实施方式以对所述氮化钽薄膜电阻的制备工艺及结构进行进一步的说明。
首先，参阅图2，提供基底100，并于所述基底100上形成图形化的掩膜层200，以显露所述基底100。
具体的，所述基底100可包括硅层、氧化硅层、氮化硅层、锗层、氮化镓层及砷化镓层中的一种或由上述材料层交叠形成的复合基底，且所述基底100内部可包括电子元器件或/及用于连接布线的导电层等，关于所述基底100的材质及结构，具体可根据需要进行选择，此处不作过分限制。其中，所述掩膜层200可采用正性光刻胶或负性光刻胶，以通过在所述基底100上进行涂布、曝光、显影的工艺，形成图形化的所述掩膜层200。其中，涂布工艺可采用喷胶或旋涂等工艺，在本实施例中，为便于后续的剥离，所述掩膜层200采用负性光刻胶，但并非局限于此，如所述掩膜层200也可根据需要采用正性光刻胶，或采用其他材质作为掩膜，以通过光刻及刻蚀的方式形成图形化的所述掩膜层200，关于所述掩膜层200的材质此处不作过分限制。
接着，参阅图3，于同一机台中，采用磁控溅射法依次形成氮化钽层301及钝化层，且所述钝化层覆盖所述氮化钽层301，以制备复合结构300。
具体的，通过在同一机台中形成覆盖所述氮化钽层301的所述钝化层，可将所述钝化层作为所述氮化钽层301的保护层，从而可避免后续工艺中外界环境对所述氮化钽层301的影响，以使得所述氮化钽层301具有良好的阻值稳定性。本实施例中，所述钝化层为绝缘层302，其中，所述绝缘层302可包括如氮化硅层、氧化硅层及氧化铝层中的一种或组合，但并非局限于此。在另一实施例中，所述钝化层也可采用具有导电性的导电层，具体将在实施例二中进行阐述，此处暂不作详述。
作为示例，所述绝缘层302的厚度与所述氮化钽层301的厚度的比值的范围为3％～30％，如3％、5％、10％、15％、20％、25％、30％等任何范围内的值，其中，所述绝缘层302的厚度的范围为1nm～50nm，如1nm、10nm、20nm、25nm、30nm、40nm、50nm等任何范围内的值，所述氮化钽层301的厚度的范围为50nm～200nm，如50nm、80nm、100nm、150nm、200nm等任何范围内的值。以便于所述绝缘层302在起到对所述氮化钽层302的良好的保护作用的前提下，尽可能的降低对所述氮化钽层302的性能的影响。
接着，参阅图4，去除所述掩膜层200。
具体的，在去除所述掩膜层200的过程中，由于位于所述基底100上的所述复合结构300中包括覆盖所述氮化钽层301的所述钝化层，如所述绝缘层302，从而可通过所述绝缘层302对所述氮化钽层301进行保护，以确保所述氮化钽层301的阻值稳定性。
接着，参阅图5，形成覆盖所述基底100及复合结构300的保护层400。
具体的，所述保护层400可包括氮化硅层、氧化硅层及氧化铝层中的一种或组合，其中，优选所述绝缘层302与所述保护层400采用相同材质，从而可简化工艺控制，且可降低后续在采用刻蚀法形成电极的接触孔时的工艺操作难度。
接着，参阅图6a及图6b，图形化所述保护层400，形成接触孔，且采用导电材料填充所述接触孔，以形成电极500，且所述电极500与所述氮化钽层301电连接。
具体的，可通过干法刻蚀或湿法刻蚀形成所述接触孔，其中，所述接触孔的底部或侧壁需显露所述氮化钽层301，以便于后续通过如物理气相沉积、化学气相沉积、电镀、化镀、蒸镀等工艺，在所述接触孔中填充导电材料，以形成所述电极500，且所述电极500的底部或侧壁与所述氮化钽层301电连接。其中，如图6a显示为形成的所述电极500的底部与所述氮化钽层301电连接，图6b显示为形成的所述电极500的侧壁与所述氮化钽层301电连接。
如图6a及图6b，本实施例还提供一种氮化钽薄膜电阻，所述氮化钽薄膜电阻可采用上述方法制备，但并非局限于此，本实施例中，所述薄膜电阻直接采用上述方法制备，因此有关所述氮化钽薄膜电阻的制备、材质、结构等此处不作赘述。
具体的，所述氮化钽薄膜电阻包括基底100、复合结构300、保护层400及电极500，其中，所述复合结构300位于所述基底100上，所述复合结构300包括依次叠置的氮化钽层301及钝化层，其中，所述氮化钽层301与所述基底100相接触，所述钝化层覆盖所述氮化钽层301；所述保护层400覆盖所述基底100及复合结构300；所述电极500贯穿所述保护层400，且所述电极500与所述氮化钽层301电连接。其中，所述钝化层为绝缘层302，且所述电极500的底部或侧壁与所述氮化钽层301相接触，且优选所述绝缘层302与所述保护层500采用相同材质，以降低工艺复杂度。
实施例二
参阅图7，本实施例还提供另一种氮化钽薄膜电阻及其制备方法，本实施例与实施例一的不同之处主要在于：本实施例中所述钝化层采用具有导电性的导电层312。其中，有关所述氮化钽薄膜电阻的具体制备方法及结构可参阅实施例一。
本实施例中，所述氮化钽薄膜电阻包括基底110、复合结构310、保护层410及电极510，其中，所述复合结构310位于所述基底110上，所述复合结构310包括依次叠置的氮化钽层311及导电层312，其中，所述氮化钽层311与所述基底110相接触，所述导电层312覆盖所述氮化钽层311；所述保护层410覆盖所述基底110及复合结构310；所述电极510贯穿所述保护层410，且所述电极510与所述导电层312相接触，以通过所述导电层312实现所述电极510与所述氮化钽层310的电连接，从而由所述氮化钽层311及导电层312所构成的所述复合结构，还可作为复合电阻结构应用。
具体的，在制备所述氮化钽薄膜电阻时，当在刻蚀所述保护层410形成显露所述氮化钽层311的接触孔时，只需刻蚀所述保护层410即可，以使得形成的所述接触孔的底部显露所述导电层312，使得所述电极510的底部与所述导电层312相接触，从而具有导电性的所述导电层312可作为所述氮化钽层311的过渡层，以电连接所述电极510及氮化钽层311，从而所述导电层312在整个工艺过程中均作为保护层覆盖所述氮化钽层311，从而相较于实施例一，可进一步的提高所述氮化钽层311的阻值稳定性，以便制备高稳定性及一致性的氮化钽薄膜电阻。当然，所述电极510也可如实施例一所示，贯穿所述钝化层，即所述导电层312与所述氮化钽层311相接触，或使得所述电极510的侧壁与所述氮化钽层311相接触，此处不作过分限制。
作为示例，所述导电层312的电阻率大于所述氮化钽层311的电阻率，且所述导电层312的电阻贡献率<15％。
具体的，所述导电层312的材质可包括如氮化钨、氮化钛钨、氮化铝、氮化钛，但并非局限于此。其中，优选所述导电层312在所述复合电阻结构中的电阻贡献率<15％，如所述导电层312的电阻与所述复合电阻结构的阻值的比值为14％、10％、5％等，以尽量缩小所述导电层312对所述氮化钽层311的性能的影响，以便于通过具有越低电阻贡献率的所述导电层312实现对电阻阻值的越好的精确控制。
作为示例，所述导电层312的厚度与所述氮化钽层311的厚度的比值的范围为3％～30％，如3％、5％、10％、15％、20％、25％、30％等任何范围内的值，所述导电层312的厚度的范围为1nm～50nm，如1nm、10nm、20nm、25nm、30nm、40nm、50nm等任何范围内的值，所述氮化钽层311的厚度的范围为50nm～200nm，如50nm、80nm、100nm、150nm、200nm等任何范围内的值，以便于所述导电层312在起到对所述氮化钽层311的良好的保护作用的前提下，尽可能的降低对所述氮化钽层311的性能的影响。
综上所述，本发明的氮化钽薄膜电阻及其制备方法，通过在同一机台中，采用磁控溅射法形成依次堆叠的氮化钽层及钝化层的复合结构，从而通过钝化层可对氮化钽层进行保护，避免氮化钽层与外界环境接触，以使得氮化钽层具有良好的阻值稳定性，进一步的，当钝化层采用导电层时，通过钝化层即可实现氮化钽层与电极的互连，从而在整个制备工艺中，均可实现钝化层对氮化钽层的覆盖，以有效实现对氮化钽层的保护，以进一步的提高氮化钽层的阻值稳定性，以便制备高稳定性及一致性的氮化钽薄膜电阻。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种氮化钽薄膜电阻的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底上形成掩膜层，并图形化所述掩膜层，以显露所述基底；
于同一机台中，采用磁控溅射法，以图形化的所述掩膜层作为掩膜，依次形成图形化的氮化钽层及图形化的钝化层，且图形化的所述钝化层覆盖图形化的所述氮化钽层，以制备复合结构；其中，所述钝化层为绝缘层或所述钝化层为电阻贡献率<15％的导电层，所述电阻贡献率为所述导电层的电阻与所述复合结构的阻值的比值；
去除所述掩膜层；
形成覆盖所述基底及复合结构的保护层；
图形化所述保护层，形成接触孔；
采用导电材料填充所述接触孔，以形成电极，且所述电极与所述氮化钽层电连接。
2.根据权利要求1所述的氮化钽薄膜电阻的制备方法，其特征在于：当所述钝化层为绝缘层时，形成的所述接触孔的底部或侧壁显露所述氮化钽层。
3.根据权利要求1所述的氮化钽薄膜电阻的制备方法，其特征在于：所述绝缘层与所述保护层采用相同材质。
4.根据权利要求1所述的氮化钽薄膜电阻的制备方法，其特征在于：形成的所述接触孔的底部显露所述导电层。
5.根据权利要求1所述的氮化钽薄膜电阻的制备方法，其特征在于：所述钝化层的厚度与所述氮化钽层的厚度的比值的范围为3％～30％，其中，所述钝化层的厚度的范围为1nm～50nm，所述氮化钽层的厚度的范围为50nm～200nm。
CN202011367144.2A 2020-11-27 2020-11-27 氮化钽薄膜电阻及其制备方法 Active CN112562946B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011367144.2A CN112562946B (zh) 2020-11-27 2020-11-27 氮化钽薄膜电阻及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011367144.2A CN112562946B (zh) 2020-11-27 2020-11-27 氮化钽薄膜电阻及其制备方法

Publications (2)

Publication Number Publication Date
CN112562946A CN112562946A (zh) 2021-03-26
CN112562946B true CN112562946B (zh) 2022-01-04

Family

ID=75046581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011367144.2A Active CN112562946B (zh) 2020-11-27 2020-11-27 氮化钽薄膜电阻及其制备方法

Country Status (1)

Country Link
CN (1) CN112562946B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114150281B (zh) * 2021-11-22 2022-09-20 北京朝歌汉荣科技有限公司 一种氮化钽薄膜及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193500B2 (en) * 2004-09-20 2007-03-20 International Business Machines Corporation Thin film resistors of different materials
CN103680787B (zh) * 2013-12-12 2016-10-05 苏州智权电子科技有限公司 一种柔性精密电阻器及其制备方法
CN107993782A (zh) * 2017-12-29 2018-05-04 中国电子科技集团公司第四十三研究所 一种低电阻温度系数的复合薄膜电阻及其制备方法
CN210640071U (zh) * 2019-10-29 2020-05-29 中国振华集团云科电子有限公司 一种功率芯片电阻器
TWM593657U (zh) * 2019-12-18 2020-04-11 光頡科技股份有限公司 薄膜電阻元件
CN211479791U (zh) * 2020-03-17 2020-09-11 上海矽安光电科技有限公司 一种薄膜电阻器结构

Also Published As

Publication number Publication date
CN112562946A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN110462857B (zh) 用于制造超导集成电路的系统和方法
US4507852A (en) Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US6645821B2 (en) Method of producing a thin film resistor in an integrated circuit
US20160372420A1 (en) Damascene Thin-Film Resistor with an Added Mask Layer
US6171967B1 (en) Method for forming a self-aligned metal wire of a semiconductor device
TW200427058A (en) Semiconductor device including metal interconnection and metal resistor and method of manufacturing the same
US7808048B1 (en) System and method for providing a buried thin film resistor having end caps defined by a dielectric mask
US11362264B2 (en) Electrical contact structure and methods for forming the same
CN112562946B (zh) 氮化钽薄膜电阻及其制备方法
US11637100B2 (en) Semiconductor device having capacitor and resistor and a method of forming the same
EP4088321B1 (en) Superconductor structure with normal metal connection to a resistor and method of making the same
US10211278B2 (en) Device and method for a thin film resistor using a via retardation layer
CN108288612B (zh) 电接触结构及其形成方法
US8237147B2 (en) Switching element and manufacturing method thereof
CN112018071A (zh) 一种多功能tsv结构及其制备方法
TW475211B (en) Forming method of borderless via
CN107785351B (zh) 零温度系数电阻组件及其制造方法
US11205591B2 (en) Top via interconnect with self-aligned barrier layer
US20240113156A1 (en) Thin film resistor mismatch improvement using a self-aligned double pattern (sadp) technique
US10903069B2 (en) Method of fabricating layered structure
US11621225B2 (en) Electrical fuse matrix
CN208256729U (zh) 相变存储器
KR950003221B1 (ko) 반도체장치 제조방법
KR20110078953A (ko) 반도체 소자의 박막 저항 제조방법
TWI601241B (zh) 電接觸結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant