CN101359717A - 具有一小块定义电性接点区域的电阻随机存取存储结构 - Google Patents
具有一小块定义电性接点区域的电阻随机存取存储结构 Download PDFInfo
- Publication number
- CN101359717A CN101359717A CN200810131159.1A CN200810131159A CN101359717A CN 101359717 A CN101359717 A CN 101359717A CN 200810131159 A CN200810131159 A CN 200810131159A CN 101359717 A CN101359717 A CN 101359717A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- electrode
- conductive film
- electrical conductive
- cover film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000003860 storage Methods 0.000 claims abstract description 29
- 239000012782 phase change material Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 82
- 239000013039 cover film Substances 0.000 claims description 65
- 239000003989 dielectric material Substances 0.000 claims description 40
- 208000005189 Embolism Diseases 0.000 claims description 27
- 238000005498 polishing Methods 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000009466 transformation Effects 0.000 claims description 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 37
- 239000012071 phase Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000007772 electrode material Substances 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 239000000428 dust Substances 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 229910017083 AlN Inorganic materials 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910010037 TiAlN Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有一小块定义电性接点区域的电阻随机存取存储结构。一存储单元装置，而该存储单元包含在施加能量后可在电性状态间转换的一存储材料，包含第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该导电薄膜与该相变化栓塞接触的区域，某种程度上是由在该导电薄膜上形成的介电体的几何区域所定义。同时，本发明包含用以制造本装置的方法，包含在一第一电极上建构一介电体，及在该介电体上一形成导电薄膜的步骤。
Description
技术领域
本发明是有关于以相变化为基础的存储材料的高密度存储装置，包含以硫属化物为基础的材料及其它材料，以及用来制造该类装置的方法。
背景技术
以相变化为基础的存储材料被广泛地运用于读写光盘片中。而这些材料包括有至少两种固态相，包括如一大部分为非晶态的固态相，以及一大体上为结晶态的固态相。激光脉冲是用于读写光盘片中，以在二种相中切换，并读取此种材料于相变化之后的光学性质。
以相变化材料为基础的存储器材料，如硫属化物材料及其类似材料，亦可以通过施加合适于集成电路操作的电流而改变状态。此通常为非晶状态具有较通常为结晶状态为高的电阻特性，其可以被快速感应数据之用。此等性质有利于作为非易失性存储器电路的可程序电阻材料，其可以用随机方式进行数据的读取与写入。
自非晶状态改变为结晶状态的相变化通常是一较低电流的操作。而自结晶状态改变为结非晶状态的相变化，在此称为复位，一般是一高电流操作，其包括一短暂的高电流密度脉冲以熔化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。在理想状态下，致使相变化材料从结晶态转变至非晶态的复位电流强度应越低越好。欲降低复位所需的复位电流强度，可通过减低在存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积，从而对此相变化材料元件施加较小的绝对电流值，便可达成较高的电流密度。
此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞，并使用微量可程序化的电阻材料填充这些微小孔洞。致力于此等微小孔洞的专利包括：于1997年11月11日公告的美国专利第5,687,112号”MultibitSingle Cell Memory Element Having Tapered Contact”、发明人为Ovshinky；于1998年8月4日公告的美国专利第5,789,277号”Method of MakingChalogenide[sic]Memory Device”、发明人为Zahorik等；于2000年11月21日公告的美国专利第6,150,253号”Controllable Ovonic Phase-ChangeSemiconductor Memory Device and Methods of Fabricating the Same”、发明人为Doan等。
在以非常小的尺度制造这些元件、以及欲满足大规模生产存储元件时所需求的严格工艺变数时，则会遭遇到问题。较佳地是提供一种存储单元结构其包括有小尺寸以及低复位电流，以及用以制造此等结构的方法。
发明内容
有鉴于此，本发明提供了一存储单元装置，而该型存储单元装置包含在施加能量后可在电性状态间转换的一存储材料。该存储单元装置具有第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该导电薄膜与该相变化栓塞接触的区域，某种程度上是由在该导电薄膜上形成的介电体的几何区域所定义。
由另一方面来说，本发明提供了一存储单元装置包含第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。
在各种实施例中，该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该介电体可为一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)；或一截头圆锥或角锥或锲型。而该介电体是被该导电薄膜的接触区域与该相变化栓塞所截断，而该相变化栓塞是部分地被该截断区域所定义，且其精准度及准确度是通过该介电体的成形工艺来控制。
该电性导电薄膜接触该第一电极的边缘部位。该导电薄膜是一外壳，而该导电薄膜的形状是部分地由该介电体的形状，及是部分地由该第一电极的边缘部位所定义。
本发明的另一目的是制造一种存储单元装置的方法，通过：提供一衬底其具有一金属层间介电质于一表面上；在该金属层间介电质上形成一第一电极层，及图案化该第一电极层以形成第一电极(底电极)；在该衬底及该底电极上沉积一第一介电材料；移除该第一介电材料的一部位以露出该底电极的边缘部位，以及在该底电极间的该底电极及一第一介电层上留下成形的介电体；在该介电体及该底电极的露出边缘上形成一电性导电材料的一薄膜；在该电性导电薄膜上形成一覆盖薄膜；图案化该覆盖薄膜及该电性导电薄膜以在个别的电极上隔离该电性导电薄膜及该覆盖薄膜；在该覆盖薄膜及该第一介电层上沉积一第二介电材料；移除该第二介电材料的一部位以暴露出该覆盖薄膜部位；移除该覆盖薄膜的露出部位以暴露出该电性导电薄膜区域；在该暴露出的该电性导电薄膜及该第二介电材料上沉积一相变化材料；以及在该相变化材料层上图案化一第二电极层以形成与该电性导电薄膜及第二电极露出区域接触的隔离的相变化栓塞。
在工艺上有多种步骤可以实施在各种的工艺上，举例来说，该衬底可由在一半导体上具有一氧化物层的晶片所提供，像是硅或砷化镓，或具有一后段工艺(BEOL)金属层。该介电材料层可通过一高密度等离子体工艺，以及可包含一高密度等离子体掺氟硅玻璃(HDP-FSG)、或一高密度等离子体磷硅玻璃(HDP-PSG)、或一高密度等离子体氮化硅(HDP-SIN)、或一高密度等离子体掺硼-磷硅玻璃(HDP-BPSG)。该第一介电材料可以通过一选择刻蚀工艺(例如：湿法刻蚀或一选择干法刻蚀)来移除。该电性导电材料薄膜可以通过溅射来形成，例如借着直流溅射；对于一氮化钛材料，可使用氩气及氮气流通至该溅射室，以及可以使用一钛标靶。举例来说，适合用来形成该电性导电薄膜的方法包含溅射。例如，用来沉积氮化钛，可以使用一氩气及氮气混合物及一钛标靶的直流溅射。该覆盖薄膜应对随后形成的该介电层材料，具有一较高化学机械抛光选择性，该第二介电材料可为一氧化物所沉积、或一掺氟硅玻璃(FSG)、或低介电系数材料(例如具有一介电系数低于二氧化硅的材料)。该覆盖薄膜可用一气相沉积工艺所形成；对于氮化钛，可以使用一硅烷及氮气混合物流通至该溅射室在控制的的压力和射频功率条件下。该覆盖薄膜及电性导电薄膜可利用一掩膜及刻蚀工艺来图案化。可以通过一化学机械抛光法，例如：具有材料选择性的化学机械抛光工艺，来移除该第二介电材料的一部位；而该电性导电材料是氮化钛以及该第二介电材料是二氧化硅，例如：该化学机械抛光工艺可以使用一氧化铪等离子体。或者，在一刻蚀工艺之后，通过一化学机械抛光法来移除该第二介电材料的一部位，而该电性导电材料是氮化钛以及该第二介电材料是二氧化硅，例如：该化学机械抛光工艺可以使用一氧化铪等离子体以及该刻蚀工艺可使用一氢氟酸刻蚀。
在至少一些实施例中该相变化栓塞及该导电薄膜接触区域的形状及大小，是至少部分地由该介电体的形状及尺寸所决定，而该介电体之上形成该导电薄膜；以及该相变化栓塞及该导电薄膜接触区域的形状及大小，是至少部分地由该由该覆盖薄膜的露出表面的形状及尺寸所决定。
附图说明
图1A是依据本发明的一实施例绘示两相邻存储单元概括剖视图。
图1B是依据图1A中存储装置的一放大的概括剖视图。
图2A是依据本发明的一实施例绘示两相邻存储单元概括剖视图。
图2B是依据图2A中存储装置的一放大的概括剖视图。
接着底电极的沉积及图案化，而图3是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着在该底电极上沉积介电质及形成如图3所示的衬底，而图4是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着用湿法刻蚀形成如图4所示的该介电层以露出该底电极的肩部，而图5是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着在如图5所示的结构上，沉积一导电薄膜及一覆盖薄膜，而图6是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着图案化该导电薄膜及覆盖薄膜如图6所示，而图7是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着在如图7所示的结构上沉积一介电质，并平坦化该介电层以露出该覆盖薄膜的一小块部位，而图8是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着移除如图8所示的结构的覆盖层的露出部位，而图9是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
接着沉积一相变化材料层及一顶电极材料层在如图9所示的结构上，而图10是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。
图11至图18是依据本发明的另一实施例绘示一存储装置工艺步骤的概括剖视图。
图19是绘示包含相变化存储元件的一存储阵列的概要结构图。
【主要元件符号说明】
10、20 相变化存储单元
32 介电衬底
34、144、244 底电极(第一电极)
42、82 介电层
54、264 介电体
62、102、202 电性导电薄膜
64、104、204 覆盖薄膜
58、68、268 边缘部位
74 覆盖薄膜外壳
78、84、106 小块区域(暴露区域)
82 第二介电层(金属层)
106 顶表面
112、212 相变化材料栓塞
114、214 顶电极(第二电极)
具体实施方式
通过参考以下图式所绘示的本发明的替代实施例，将能更进一步描述本发明。此等图式是概略的显示本发明的特征及其与其它特征与结构的关系，但非关其规模。为了使呈现方式更清晰在图式中所绘示的本发明实施例中，各图式间所使用的相关元件并不特别地重新标号表示在各图式中。
参照图1A及图1B，是绘示依据本发明的一实施例的一相变化存储单元10。该存储单元包含一底电极144、一电性导电薄膜102、一覆盖薄膜104、一相变化材料栓塞112及一顶电极114。该电性导电薄膜是由一介电体54所支持，而该介电体54是在底部宽，而其置于该底电极144之上，且其是在顶部较窄。该介电体54可以有各种形式的设计，举例来说包含一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)；或如在图1A、图1B中的实施例是一截头圆锥或角锥或锲型。该电性导电薄膜102接触该底电极144的边缘部位68。因此，该电性导电薄膜102就像是一外壳，而该电性导电薄膜102的形状是部分地由该介电体54的形状所定义，而部分地由该底电极144的边缘部位68所定义。在顶部位置一开口穿透该覆盖薄膜104暴露出该电性导电薄膜102表面的一小范围限制区域106，以及该相变化栓塞112与该电性导电薄膜102在该限制区域106上接触。该顶电极114与该相变化栓塞112的上表面接触。穿透该存储单元的电流如箭头12所指示；更特别地，由该顶电极114经过该相变化栓塞112至该电性导电薄膜102而经过被该开口至该覆盖薄膜的该限制区域106的电流，以及通过该电性导电薄膜102与该底电极144的边缘部位接触，电流经过该电性导电薄膜102至该底电极144。
参照图2A及图2B，是绘示依据本发明的另一实施例的一相变化存储单元20。该存储单元包含一底电极244、一电性导电薄膜202、一覆盖薄膜204、一相变化材料栓塞212及一顶电极214。该电性导电薄膜是由一介电体264所支持，而该介电体264是在底部宽，而其置于该底电极244之上，且其是在顶部较窄。在图2A及图2B中介电体264非截头形状(在图1A及图1B是截头形状)，该介电体264可以有各种形式的设计，举例来说包含一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)。该电性导电薄膜202接触该底电极244的边缘部位268。因此，该电性导电薄膜202就像是一外壳，而该电性导电薄膜202的形状是部分地由该介电体264的形状所定义，而部分地由该底电极244的边缘部位268所定义。在顶部位置一开口穿透该覆盖薄膜204暴露出该电性导电薄膜202表面的一小范围限制区域206，以及该相变化栓塞112与该电性导电薄膜202在该限制区域206上接触。该顶电极214与该相变化栓塞212的上表面接触。穿透该存储单元的电流如箭头22所指示；更特别地，由该顶电极214经过该相变化栓塞212至该电性导电薄膜202而经过被该开口至该覆盖薄膜的该限制区域206的电流，以及通过该电性导电薄膜202与该底电极244的边缘部位接触，电流经过该电性导电薄膜202至该底电极244。
该存储单元的实施例中包含以相变化为基础的存储材料，其中包含以硫属化物为基础的材料或其它材料来做为该存储材料112、212。相变化合金可于一第一结构态与第二结构态之间切换，其中第一结构态是指此材料大体上为非晶固相，而第二结构态是指此材料大体上为结晶固相。这些合金系至少为双稳定的(bistable)。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可侦测的特征如比结晶态更高的电阻值。此词汇「结晶」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可侦测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可侦测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。
相变化合金可以通过施加电脉冲从一相状态变化成另一相状态。已经观察出一较短较高振幅脉冲容易使相变化材料变成一般非晶状态，一般称作为重设脉冲。较长较低振幅脉冲容易使相变化材料变成一通常结晶状态，一般称作为程序脉冲。较短较长振幅脉冲内的能量够高到使结晶结构的键能断裂，并且短到足以避免原子重新排成结晶状态。适合脉冲的状况可以依照经验法则判断，不需要过多的实验，而能找出适用于一特定的相变化合金的条件。下列说明里，相变化材料称为GST，应了解其它类型相变化材料也可以使用。用以实施在一存储装置的材料为Ge2Sb2Te5。
再次参照图1A、图1B或图2A、图2B，存取电路可以利用各种不同的组态实施来与该第一电极144(244)及该第二电极114(214)接触，以控制该存储单元的操作，使用该存储材料实施时其可被程序化以设定该相变化材料112(212)为该两种固相之一，并可被可逆地作用。举例来说，使用一硫属化物为基础的相变化材料，该存储单元可被设定在一相对高的电阻状态，其中至少在该电流路径中该电桥的一部分是一非晶固相态，而一相对低的电阻状态其中在该电流路径中电桥的大部分是一结晶固相态。举例来说施加一合适的较短、高振幅的电流脉冲让该相变化材料112(212)局部地改变为一非晶固相态，如图1B中116所指。
依据本发明一实施例的一存储单元结构，如图1A及图1B(或类似的图2A及图2B)可被建构为图3至图10中所示。首先参照图3，将适合做为底电极的一层电性导电材料沉积于一介电衬底32上，并图案化(例如：使用掩膜或刻蚀)，以形成底电极34。举例来说，在一PCRAM结构中，合适的衬底包含有一覆硅氧化物或砷化镓；或一后段工艺金属层。
接着，在该衬底32上形成一介电材料层(例如：二氧化硅)，覆盖住该图案化的底电极34如图4所示。该介电材料覆盖该衬底32，如图4中标号42所示，以及覆盖该图案化的底电极34，如图4中标号44所示。举例来说，该介电材料层可通过高密度等离子体化学气相沉积法(HDP-CVD)形成。该介电材料层厚度范围约在500埃至2000埃之间，例如：约1000埃。举例来说，该介电材料层可通过一高密度等离子体工艺，以及可包含高密度等离子体掺氟硅玻璃(HDP-FSG)、或高密度等离子体磷硅玻璃(HDP-PSG)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体掺硼-磷硅玻璃(HDP-BPSG)。
接着，如图5所示，移除该介电层的一部位以露出该底电极的边缘部位58，如饼图标57所示。该介电层42的一剩余部位覆盖于邻近该图案化电极34的该衬底，而在该电性导电薄膜上组成一介电体54。举例来说，该材料可通过使用在该介电层42、44材料及该底电极34材料间高刻蚀选择比例的湿法刻蚀来移除。举例来说，此等材料应依照以下原则来选择：若该介电层材料为二氧化硅，而该底电极材料可为氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为在该导电材料与一相变化材料间的一扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多：钛(Ti)，钨(W)，钼(Mo)，铝(Al)，钽(Ta)，铜(Cu)，铂(Pt)，铱(Ir)，镧(La)，镍(Ni)，钌(Ru)及其合金。
接着，在图5所示结构上形成一电性导电材料薄膜，如图6所示的图标62。该导电薄膜62覆盖该介电层52的表面在该衬底32、该介电体54及该底电极34的边缘部位58上。举例来说，适合用作该导电薄膜的材料包含氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为该导电材料与一相变化材料间扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多：钛(Ti)，钨(W)，钼(Mo)，铝(Al)，钽(Ta)，铜(Cu)，铂(Pt)，铱(Ir)，镧(La)，镍(Ni)，钌(Ru)及其合金。而该电性导电薄膜62具有一厚度范围在约22埃至500埃之间，一般约在50埃。
举例来说，适合用来形成该电性导电薄膜的方法包含溅射。例如，用来沉积氮化钛，可以使用一氩气及氮气混合物及一钛标靶的直流溅射。而沉积时间将取决于直流功率大小，例如约在功率6500W时间4秒，及在更低功率下(例如1500W)较长的时间。接着在该电性导电薄膜62上形成一覆盖薄膜，如图6所示标号64。举例来说，适合用作该覆盖薄膜材料包含氮化硅。可使用其它覆盖薄膜材料；该覆盖薄膜64应对随后形成的该介电层82材料(参见图8)，具有一较高化学机械抛光选择性，而覆盖薄膜可较佳为氮化硅。举例来说，介电层82可为一氧化物、一掺氟硅玻璃(FSG)、或低介电系数材料。可适用对氧化物的选择性大于50，例如：使用氧化铈等离子体做为化学机械抛光等离子体；在这样的处理条件下当移除500埃的介电层时而仅会移除约10埃的氮化硅层。可以利用对介电层82有较高化学机械抛光选择性的介电层来取代氮化硅。该覆盖薄膜64具有一厚度范围约在100埃至1000埃之间，例如：约200埃。适合用来形成该覆盖薄膜的方法包含，以氮化硅为例在以下的条件沉积：约195sccm的硅烷(SiH4)；约8000cssm的氮气；射频功率约300W；压力约2.6torr。而所形成薄膜的厚度可通过控制该沉积时间来控制。
接着，图案化该电性导电薄膜及该覆盖薄膜，例如在一掩膜及刻蚀工艺中在各自的电极上隔离该导电薄膜72及该覆盖薄膜74，如图7所示。这样暴露出该介电层52表面的区域76。如图7中所绘示该薄膜是外壳，而其形状是部分地由该介电体54来决定。特别地，该外壳72、74是底部宽，而在该底部位置该导电外壳72接触该底电极的边缘部位，且其顶部较窄，在该顶部位置该覆盖外壳74具有一小块区域78，并在该介电体54的顶部截头位置上形成这些外壳。
接着，在该隔离薄膜及该介电层的露出表面上形成一第二介电层，以及移除该第二介电层的一部位，以露出在该覆盖薄膜外壳74的顶部的该小块区域84，以及留下该第二介电层的部位82，如图8中所绘示。举例来说，这些材料可被多种工艺移除。在第一种工艺，通过化学机械抛光来移除该第二介电层的上部位，以平坦化该小块区域84下方金属层。为了要控制该覆盖薄膜的暴露区域84的大小而限制平坦化的范围是非常重要的，也因此控制该相变化材料与该电性导电薄膜的接触区域(参见图9及图10)。一般来说，该金属层82的移除应在该覆盖薄膜顶部露出时就停止，亦或无论如何在大量移除该覆盖薄膜材料的前就要停止，且较佳地在该导电薄膜的顶表面106露出时停止；举例来说，在化学机械抛光在要达到上述情况可通过终点侦测来达成。或者是，可以使用一材料选择化学机械抛光法。举例来说，当该介电材料为二氧化硅而该覆盖薄膜为氮化硅时，当需提供一较高选择性时(氧化物∶氮化硅＞50∶1)，可以使用一氧化铪等离子体。该抛光可以在一小块区域84上停止。
举例来说，替代地可以使用两步骤工艺包含化学机械抛光平坦化的氧化铪等离子体，接着以浸泡氢氟酸以露出该覆盖薄膜的一小块区域。
接着，移除该覆盖材料的露出的小块区域84以形成该覆盖外壳74的开口，如在图9所示的W，露出该电性导电层72的一小块区域，留下具有一定义的小区域106的一电性导电外壳102，如图9所示。例如，该覆盖材料可以被对该覆盖薄膜材料具有较高选择性的刻蚀移除。
接着，在图9所示的结构上沉积一层相变化材料，以及在该相变化材料层上形成适合做为顶电极的一电性导电材料层，以及图案化上述金属层以形成相变化栓塞112，并被该顶电极114所覆盖，如图10中所示。
此步骤系控制来定义该区域106的宽度在一个范围内，例如：约在100埃至500埃。该介电体54的外型及尺寸可借着控制该高密度等离子体沉积而控制于良好的准确度及精准度。
依据本发明一实施例的一存储单元结构，如图2A及图2B可由如图11至图18中所示的工艺建构。首先参照图11，将适合做为底电极的一层电性导电材料沉积于一介电衬底32上，并图案化(例如：使用掩膜或刻蚀)，以形成底电极34。举例来说，在一PCRAM结构中，合适的衬底包含有一覆硅氧化物或砷化镓；或一后段工艺金属层。
接着，在该衬底32上形成一介电材料金属层(例如：二氧化硅)，覆盖住该图案化的底电极34如图12所示。该介电材料覆盖该衬底32，如图12中标号42所示，以及覆盖该图案化的底电极34，如图12中标号44所示。举例来说，该介电材料层可通过高密度等离子体化学气相沉积法(HDP-CVD)形成。该介电材料层厚度范围约在500埃至2000埃之间，例如：约1000埃。举例来说，该介电材料层可通过一高密度等离子体工艺，以及可包含高密度等离子体掺氟硅玻璃(HDP-FSG)、高密度等离子体磷硅玻璃(HDP-PSG)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体掺硼-磷硅玻璃(HDP-BPSG)。
接着，如图13所示，移除该介电层的一部位以露出该底电极的边缘部位158，如饼图标157所示。该介电层42的一剩余部位覆盖于邻近该图案化电极34的该衬底，而在该电性导电薄膜上组成一介电体154。举例来说，该材料可通过使用在该介电层42、44材料及该底电极34材料间高刻蚀选择比例的湿法刻蚀来移除。举例来说，此等材料应依照以下原则来选择：若该介电层材料为二氧化硅，而该底电极材料可为氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为在该导电材料与一相变化材料间的一扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多：钛(Ti)，钨(W)，钼(Mo)，铝(Al)，钽(Ta)，铜(Cu)，铂(Pt)，铱(Ir)，镧(La)，镍(Ni)，钌(Ru)及其合金。
接着，在图13所示结构上形成一电性导电材料薄膜，如图14所示的图标162。该导电薄膜162覆盖该介电层152的表面在该衬底32、该介电体154及该底电极34的边缘部位158上。举例来说，适合用作该导电薄膜的材料包含氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为该导电材料与一相变化材料间扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多：钛(Ti)，钨(W)，钼(Mo)，铝(Al)，钽(Ta)，铜(Cu)，铂(Pt)，铱(Ir)，镧(La)，镍(Ni)，钌(Ru)及其合金。而该电性导电薄膜162具有一厚度范围在约22埃至500埃之间，一般约在50埃。接着，在该电性导电薄膜162上形成一覆盖薄膜，如图14所示标号164。举例来说，适合用作该覆盖薄膜材料包含氮化硅。可使用其它覆盖薄膜材料；该覆盖薄膜164应对随后形成的该介电层182材料(参见图16)，具有一较高化学机械抛光选择性，而覆盖薄膜可较佳为氮化硅。当然，当对介电层182有较高化学机械抛光选择性时，该介电层可取代氮化硅。该覆盖薄膜164具有一厚度范围约在100埃至1000埃之间，例如：约200埃。适合用来形成该覆盖薄膜的方法包含，例如先前所提及的沉积方法。
接着，图案化该电性导电薄膜及该覆盖薄膜，例如在一掩膜刻蚀工艺中在各自的电极上隔离该导电薄膜172及该覆盖薄膜174，如图15所示。这样暴露出该介电层152表面的区域176。如图15中所绘示，该薄膜是外壳，而其形状是部分地由该介电体154来决定。特别地，该外壳172、174是底部宽，而在该底部位置该导电外壳172接触该底电极的边缘部位，且顶部窄，在该顶部位置该覆盖外壳174具有一小块区域178，并在该介电体154的顶点位置上形成这些外壳。
接着，在该隔离薄膜及该介电层的露出表面上形成一第二介电层，以及移除该第二介电层的一部位，以露出在该覆盖薄膜外壳174的顶部的该小块区域184，以及留下该第二介电层的部位182，如图16中所绘示。举例来说，这些材料可被多种工艺移除。在第一种工艺，通过化学机械抛光来移除该第二介电层的上部位，以平坦化该小块区域184下方金属层。为了要控制该覆盖薄膜的暴露区域184的大小而限制平坦化的范围是非常重要的，也因此控制该相变化材料与该电性导电薄膜的接触区域(参见图17及图18)。一般来说，该金属层182的移除应在该覆盖薄膜顶部露出时就停止，亦或无论如何在大量移除该覆盖薄膜材料的前就要停止，且较佳地在该导电薄膜的顶表面206露出时停止；举例来说，在化学机械抛光在要达到上述情况可通过终点侦测来达成。或者是，可以使用一材料选择化学机械抛光法。举例来说，当该介电材料为二氧化硅而该覆盖薄膜为氮化硅时，当需提供一较高选择性时(氧化物∶氮化硅＞50∶1)，可以使用一氧化铪等离子体。该抛光可以在一小块区域184上停止。
举例来说，替代地可以使用两步骤工艺包含化学机械抛光平坦化的氧化铪等离子体，接着以浸泡氢氟酸以露出该覆盖薄膜的一小块区域。
接着，移除该覆盖材料的露出的小块区域184以形成该覆盖外壳174的开口，如在图17所示的W’，露出该电性导电层172的一小块区域，留下具有一定义的小区域206的一电性导电外壳202，如图17所示。例如，该覆盖材料可以被对该覆盖薄膜材料具有较高选择性的刻蚀移除。
接着，在图17所示的结构上沉积一层相变化材料，以及在该相变化材料层上形成适合做为顶电极的一电性导电材料层，以及图案化上述金属层以形成相变化栓塞212，并被该顶电极214所覆盖，如图18中所示。
图19是绘示一存储阵列，其可利用本文所述的方式形成。在图19中，一共同源极线1928、一字线1923、以及一字线1924是安排为大致上平行于Y轴。位线1941，1942则是安排为大致上平行于X轴。因此，在方块1945中的一Y译码器与一字线驱动器，是耦接至字线1923，1924。而在方块1946中的一X译码器与一组感测放大器，是耦接至位线1941，1942。共同源极线1928是耦接至存取晶体管1950，1951，1952，1953的源极终端。存取晶体管1950的栅极是耦接至字线1923。存取晶体管1951的栅极是耦接至字线1924。存取晶体管1952的栅极是耦接至字线1923。存取晶体管1953的栅极是耦接至字线1924。存取晶体管1950的漏极是耦接至存储单元1935的底电极构件1932，此存储单元具有顶电极构件1934。此顶电极构件1934是耦接至位线1941。如图所示，共同源极线1928是被二列存储单元共享，其中一列是在图中呈现Y轴方向排列。在其它实施例中，此存取晶体管可被二极管或其它用以在读取与写入数据阵列中控制电流至选定装置的结构所取代。
Claims (19)
1、一种存储单元装置，其特征在于，包含第一及第二电极、与该第二电极电性接触的一存储材料栓塞、以及一电性导电薄膜，该电性导电薄膜被一介电体所支持，并与该第一电极及该存储材料栓塞电性接触。
2、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是在靠近该第一电极处较宽，而在靠近该存储材料栓塞处较窄。
3、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是呈具有一般圆形或椭圆形为底的一圆锥形，或者
该介电体是呈具有一般矩形或正方形为底的一角锥形，或者
该介电体是呈具有一般拉长矩形为底的一锲形。
4、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是呈一截头圆锥形、一角锥形或一锲形。
5、根据权利要求1所述的存储单元装置，其特征在于，其中该电性导电薄膜接触该第一电极的边缘部位。
6、一种用以制造一存储单元装置的方法，其特征在于，包含：
提供一衬底其具有一金属层间介电质于一表面上；
在该金属层间介电质上形成一第一电极层，及图案化该第一电极层以形成第一电极；
在该衬底及该第一电极上沉积一第一介电材料；
移除该第一介电材料的一部份以露出该第一电极的边缘部位，在该第一电极上留下成形的介电体，以及在该第一电极之间留下一第一介电层；
形成一电性导电薄膜；
在该电性导电薄膜上形成一覆盖薄膜；
图案化该覆盖薄膜及该电性导电薄膜，以在个别的电极上隔离该电性导电薄膜及该覆盖薄膜；
在该覆盖薄膜及该第一介电层上沉积一第二介电材料；
移除该第二介电材料的一部份以暴露出该覆盖薄膜部位；
移除该覆盖薄膜的露出部位以暴露出该电性导电薄膜区域；
在该暴露出的该电性导电薄膜及该第二介电材料上沉积一相变化材料；以及
在该相变化材料层上沉积一第二电极层
图案化该第二电极层及该相变化材料层，以形成与该第二电极及该电性导电薄膜露出区域接触的隔离相变化栓塞。
7、根据权利要求6所述的方法，其特征在于，其中提供一衬底包含提供在一半导体上具有一层氧化物的一晶片，或者
提供在一硅材料上具有一层氧化物的一晶片，或者
提供在一砷化镓材料上具有一层氧化物的一晶片，或者
提供含有一后段工艺金属层的一晶片。
8、根据权利要求6所述的方法，其特征在于，其中沉积一第一介电材料包含一高密度等离子体化学气相沉积HDP-CVD工艺、一高密度等离子体掺氟硅玻璃HDP-FSG工艺、一高密度等离子体磷硅玻璃HDP-PSG工艺、一高密度等离子体氮化硅HDP-SIN工艺或一高密度等离子体掺硼-磷硅玻璃HDP-BPSG工艺。
9、根据权利要求6所述的方法，其特征在于，其中移除该介电材料的一部分包含一选择性刻蚀工艺。
10、根据权利要求6所述的方法，其特征在于，其中在该介电体上形成一电性导电材料薄膜的步骤包含溅射。
11、根据权利要求10所述的方法，其特征在于，其中该溅射包含直流溅射，或者
该溅射包含使用一氩气及氮气混合物、及一钛标靶的直流溅射，以及该电性导电材料包含氮化钛。
12、根据权利要求6所述的方法，其特征在于，其中形成一覆盖薄膜包含形成具有对该第二介电材料具有一较高化学机械抛光CMP选择性的一材料薄膜，或者
形成一覆盖薄膜包含一气相沉积工艺，或者
形成一覆盖薄膜包含使用一硅烷SiH4及氮气流的气相沉积工艺，以及该覆盖薄膜包含氮化硅，或者
形成一覆盖薄膜包含在2.6torr气压下及在300W射频功率下，使用一195sccm的硅烷SiH4流及一8000cssm的氮气流的气相沉积工艺，以及该覆盖薄膜包含氮化硅。
13、根据权利要求6所述的方法，其特征在于，其中沉积一第二介电材料包含沉积一氧化物、沉积一掺氟硅玻璃或沉积一低介电系数的介电质。
14、根据权利要求6所述的方法，其特征在于，其中图案化该覆盖薄膜及该电性导电薄膜包含一掩膜及刻蚀工艺。
15、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含化学机械抛光工艺。
16、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含一具有材料选择性的化学机械抛光工艺。
17、根据权利要求16所述的方法，其特征在于，其中形成一电性导电材料的一薄膜包含形成氮化钛的一薄膜，以及沉积一第二介电材料包含沉积一氧化硅，以及其中移除该第二介电材料的一部份包含使用一氧化铈等离子体的一化学机械抛光工艺。
18、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含在一刻蚀工艺后的一化学机械抛光工艺。
19、根据权利要求18所述的方法，其特征在于，其中移除该第二介电材料的一部份包含在一使用氢氟酸刻蚀工艺之后，使用一氧化铈等离子体的化学机械抛光工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/833,563 | 2007-08-03 | ||
| US11/833,563 US9018615B2 (en) | 2007-08-03 | 2007-08-03 | Resistor random access memory structure having a defined small area of electrical contact |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359717A true CN101359717A (zh) | 2009-02-04 |
| CN101359717B CN101359717B (zh) | 2011-05-04 |
Family
ID=40332106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810131159.1A Active CN101359717B (zh) | 2007-08-03 | 2008-07-30 | 具有一小块定义电性接点区域的电阻随机存取存储结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9018615B2 (zh) |
| CN (1) | CN101359717B (zh) |
| TW (1) | TWI396258B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730571A (zh) * | 2012-10-15 | 2014-04-16 | 马维尔国际贸易有限公司 | 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置 |
| CN105390612A (zh) * | 2015-12-03 | 2016-03-09 | 中国科学院半导体研究所 | 基于锥形衬底的相变存储器的制备方法 |
| CN108963070A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院微电子研究所 | 一种阻变存储器及其制作方法 |
| CN111384239A (zh) * | 2020-03-06 | 2020-07-07 | 厦门半导体工业技术研发有限公司 | 阻变式存储器以及阻变式存储器的制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5159270B2 (ja) * | 2007-11-22 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| CN103855300B (zh) * | 2012-12-04 | 2017-03-29 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| FR3041808B1 (fr) * | 2015-09-30 | 2018-02-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'une cellule memoire resistive |
| US11043634B2 (en) | 2019-04-09 | 2021-06-22 | International Business Machines Corporation | Confining filament at pillar center for memory devices |
| US11038106B1 (en) * | 2019-11-22 | 2021-06-15 | International Business Machines Corporation | Phase change memory cell with a metal layer |
Family Cites Families (136)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3271591A (en) | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
| US3530441A (en) | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
| IL61678A (en) | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
| US4719594A (en) | 1984-11-01 | 1988-01-12 | Energy Conversion Devices, Inc. | Grooved optical data storage device including a chalcogenide memory layer |
| US4876220A (en) | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
| US5534712A (en) | 1991-01-18 | 1996-07-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| US5177567A (en) | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| US5166096A (en) | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
| US5958358A (en) * | 1992-07-08 | 1999-09-28 | Yeda Research And Development Co., Ltd. | Oriented polycrystalline thin films of transition metal chalcogenides |
| US5785828A (en) | 1994-12-13 | 1998-07-28 | Ricoh Company, Ltd. | Sputtering target for producing optical recording medium |
| US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
| US5687112A (en) | 1996-04-19 | 1997-11-11 | Energy Conversion Devices, Inc. | Multibit single cell memory element having tapered contact |
| US6025220A (en) * | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
| US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US6147395A (en) | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6087674A (en) * | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
| US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5952671A (en) | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US7023009B2 (en) * | 1997-10-01 | 2006-04-04 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
| US6617192B1 (en) | 1997-10-01 | 2003-09-09 | Ovonyx, Inc. | Electrically programmable memory element with multi-regioned contact |
| US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6351406B1 (en) | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6177317B1 (en) | 1999-04-14 | 2001-01-23 | Macronix International Co., Ltd. | Method of making nonvolatile memory devices having reduced resistance diffusion regions |
| US6075719A (en) | 1999-06-22 | 2000-06-13 | Energy Conversion Devices, Inc. | Method of programming phase-change memory element |
| US6314014B1 (en) | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
| US6420216B1 (en) | 2000-03-14 | 2002-07-16 | International Business Machines Corporation | Fuse processing using dielectric planarization pillars |
| US6420215B1 (en) | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
| US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
| US6501111B1 (en) | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
| US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6429064B1 (en) | 2000-09-29 | 2002-08-06 | Intel Corporation | Reduced contact area of sidewall conductor |
| US6555860B2 (en) | 2000-09-29 | 2003-04-29 | Intel Corporation | Compositionally modified resistive electrode |
| US6567293B1 (en) | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| US6339544B1 (en) | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| TW490675B (en) | 2000-12-22 | 2002-06-11 | Macronix Int Co Ltd | Control method of multi-stated NROM |
| US6271090B1 (en) | 2000-12-22 | 2001-08-07 | Macronix International Co., Ltd. | Method for manufacturing flash memory device with dual floating gates and two bits per cell |
| US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
| US6534781B2 (en) | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| US6487114B2 (en) | 2001-02-28 | 2002-11-26 | Macronix International Co., Ltd. | Method of reading two-bit memories of NROM cell |
| US6730928B2 (en) * | 2001-05-09 | 2004-05-04 | Science Applications International Corporation | Phase change switches and circuits coupling to electromagnetic waves containing phase change switches |
| US6514788B2 (en) | 2001-05-29 | 2003-02-04 | Bae Systems Information And Electronic Systems Integration Inc. | Method for manufacturing contacts for a Chalcogenide memory device |
| US6589714B2 (en) | 2001-06-26 | 2003-07-08 | Ovonyx, Inc. | Method for making programmable resistance memory element using silylated photoresist |
| US6613604B2 (en) | 2001-08-02 | 2003-09-02 | Ovonyx, Inc. | Method for making small pore for use in programmable resistance memory element |
| US6673700B2 (en) | 2001-06-30 | 2004-01-06 | Ovonyx, Inc. | Reduced area intersection between electrode and programming element |
| US6605527B2 (en) | 2001-06-30 | 2003-08-12 | Intel Corporation | Reduced area intersection between electrode and programming element |
| US6511867B2 (en) | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
| US6643165B2 (en) * | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US6586761B2 (en) | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
| US6861267B2 (en) * | 2001-09-17 | 2005-03-01 | Intel Corporation | Reducing shunts in memories with phase-change material |
| US6566700B2 (en) | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| US6545903B1 (en) | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| US6867638B2 (en) * | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
| JP3796457B2 (ja) | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US6579760B1 (en) | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
| US6670628B2 (en) * | 2002-04-04 | 2003-12-30 | Hewlett-Packard Company, L.P. | Low heat loss and small contact area composite electrode for a phase change media memory device |
| US6864500B2 (en) * | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
| US6605821B1 (en) * | 2002-05-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Phase change material electronic memory structure and method for forming |
| US6864503B2 (en) * | 2002-08-09 | 2005-03-08 | Macronix International Co., Ltd. | Spacer chalcogenide memory method and device |
| US6850432B2 (en) | 2002-08-20 | 2005-02-01 | Macronix International Co., Ltd. | Laser programmable electrically readable phase-change memory method and device |
| US6992932B2 (en) * | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
| JP4928045B2 (ja) * | 2002-10-31 | 2012-05-09 | 大日本印刷株式会社 | 相変化型メモリ素子およびその製造方法 |
| US7049623B2 (en) * | 2002-12-13 | 2006-05-23 | Ovonyx, Inc. | Vertical elevated pore phase change memory |
| US6791102B2 (en) | 2002-12-13 | 2004-09-14 | Intel Corporation | Phase change memory |
| US6744088B1 (en) | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
| US6815266B2 (en) * | 2002-12-30 | 2004-11-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for manufacturing sidewall contacts for a chalcogenide memory device |
| KR100476690B1 (ko) * | 2003-01-17 | 2005-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100486306B1 (ko) * | 2003-02-24 | 2005-04-29 | 삼성전자주식회사 | 셀프 히터 구조를 가지는 상변화 메모리 소자 |
| KR100504698B1 (ko) * | 2003-04-02 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7067865B2 (en) * | 2003-06-06 | 2006-06-27 | Macronix International Co., Ltd. | High density chalcogenide memory cells |
| US7893419B2 (en) * | 2003-08-04 | 2011-02-22 | Intel Corporation | Processing phase change material to improve programming speed |
| US6927410B2 (en) * | 2003-09-04 | 2005-08-09 | Silicon Storage Technology, Inc. | Memory device with discrete layers of phase change memory material |
| US6815704B1 (en) * | 2003-09-04 | 2004-11-09 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids |
| US7485891B2 (en) | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
| US6937507B2 (en) * | 2003-12-05 | 2005-08-30 | Silicon Storage Technology, Inc. | Memory device and method of operating same |
| KR100564608B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
| US6936840B2 (en) * | 2004-01-30 | 2005-08-30 | International Business Machines Corporation | Phase-change memory cell and method of fabricating the phase-change memory cell |
| JP4529493B2 (ja) * | 2004-03-12 | 2010-08-25 | 株式会社日立製作所 | 半導体装置 |
| KR100598100B1 (ko) * | 2004-03-19 | 2006-07-07 | 삼성전자주식회사 | 상변환 기억 소자의 제조방법 |
| DE102004014487A1 (de) * | 2004-03-24 | 2005-11-17 | Infineon Technologies Ag | Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material |
| KR100626381B1 (ko) * | 2004-07-19 | 2006-09-20 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7608503B2 (en) * | 2004-11-22 | 2009-10-27 | Macronix International Co., Ltd. | Side wall active pin memory and manufacturing method |
| US7220983B2 (en) * | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
| US7214958B2 (en) | 2005-02-10 | 2007-05-08 | Infineon Technologies Ag | Phase change memory cell with high read margin at low power operation |
| US7166533B2 (en) * | 2005-04-08 | 2007-01-23 | Infineon Technologies, Ag | Phase change memory cell defined by a pattern shrink material process |
| US7321130B2 (en) * | 2005-06-17 | 2008-01-22 | Macronix International Co., Ltd. | Thin film fuse phase change RAM and manufacturing method |
| US7598512B2 (en) * | 2005-06-17 | 2009-10-06 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation layer and manufacturing method |
| US8237140B2 (en) * | 2005-06-17 | 2012-08-07 | Macronix International Co., Ltd. | Self-aligned, embedded phase change RAM |
| US7238994B2 (en) * | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
| US7534647B2 (en) * | 2005-06-17 | 2009-05-19 | Macronix International Co., Ltd. | Damascene phase change RAM and manufacturing method |
| US7514367B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Method for manufacturing a narrow structure on an integrated circuit |
| US7514288B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
| US7381982B2 (en) * | 2005-08-26 | 2008-06-03 | Macronix International Co., Ltd. | Method for fabricating chalcogenide-applied memory |
| US20070045606A1 (en) * | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
| EP1764847B1 (en) * | 2005-09-14 | 2008-12-24 | STMicroelectronics S.r.l. | Ring heater for a phase change memory device |
| US20070111429A1 (en) * | 2005-11-14 | 2007-05-17 | Macronix International Co., Ltd. | Method of manufacturing a pipe shaped phase change memory |
| US7397060B2 (en) * | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7786460B2 (en) * | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7450411B2 (en) * | 2005-11-15 | 2008-11-11 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7414258B2 (en) * | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7449710B2 (en) * | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7479649B2 (en) * | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
| US7507986B2 (en) * | 2005-11-21 | 2009-03-24 | Macronix International Co., Ltd. | Thermal isolation for an active-sidewall phase change memory cell |
| US7829876B2 (en) * | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
| US7599217B2 (en) * | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
| US7459717B2 (en) * | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7688619B2 (en) * | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7605079B2 (en) * | 2005-12-05 | 2009-10-20 | Macronix International Co., Ltd. | Manufacturing method for phase change RAM with electrode layer process |
| US7642539B2 (en) * | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| US7531825B2 (en) * | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) * | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7741636B2 (en) * | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) * | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7595218B2 (en) * | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US20070158632A1 (en) * | 2006-01-09 | 2007-07-12 | Macronix International Co., Ltd. | Method for Fabricating a Pillar-Shaped Phase Change Memory Element |
| US7825396B2 (en) * | 2006-01-11 | 2010-11-02 | Macronix International Co., Ltd. | Self-align planerized bottom electrode phase change memory and manufacturing method |
| US7432206B2 (en) | 2006-01-24 | 2008-10-07 | Macronix International Co., Ltd. | Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram |
| US7456421B2 (en) | 2006-01-30 | 2008-11-25 | Macronix International Co., Ltd. | Vertical side wall active pin structures in a phase change memory and manufacturing methods |
-
2007
- 2007-08-03 US US11/833,563 patent/US9018615B2/en active Active
-
2008
- 2008-06-02 TW TW097120471A patent/TWI396258B/zh active
- 2008-07-30 CN CN200810131159.1A patent/CN101359717B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730571A (zh) * | 2012-10-15 | 2014-04-16 | 马维尔国际贸易有限公司 | 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置 |
| CN103730571B (zh) * | 2012-10-15 | 2018-07-27 | 马维尔国际贸易有限公司 | 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置 |
| CN105390612A (zh) * | 2015-12-03 | 2016-03-09 | 中国科学院半导体研究所 | 基于锥形衬底的相变存储器的制备方法 |
| CN108963070A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院微电子研究所 | 一种阻变存储器及其制作方法 |
| CN111384239A (zh) * | 2020-03-06 | 2020-07-07 | 厦门半导体工业技术研发有限公司 | 阻变式存储器以及阻变式存储器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI396258B (zh) | 2013-05-11 |
| US9018615B2 (en) | 2015-04-28 |
| CN101359717B (zh) | 2011-05-04 |
| US20090032793A1 (en) | 2009-02-05 |
| TW200908225A (en) | 2009-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101359717B (zh) | 具有一小块定义电性接点区域的电阻随机存取存储结构及其制造方法 | |
| US10522595B2 (en) | Memory devices and methods of manufacturing the same | |
| CN100418245C (zh) | 制造熔丝相变随机存取存储器的方法 | |
| CN1967897B (zh) | 管型相变化存储器形成方法 | |
| US6150253A (en) | Controllable ovonic phase-change semiconductor memory device and methods of fabricating the same | |
| CN100563040C (zh) | 相变化存储单元及其制造方法 | |
| CN102097587B (zh) | 具有宽广相变化元素与小面积电极接点的存储器装置 | |
| CN101958398B (zh) | 热保护相变随机存取存储器及其制造方法 | |
| US8270205B2 (en) | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods forming the same | |
| EP1542276B1 (en) | Memory cell with a layer having colossal magnetoresistance and an asymmetric area | |
| US7973301B2 (en) | Low power phase change memory cell with large read signal | |
| CN101924072B (zh) | 具有稳定微结构的相变存储器装置及集成电路的制造方法 | |
| US8101938B2 (en) | Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method | |
| CN101197317A (zh) | 具有热障的相变化存储单元及其制造方法 | |
| CN105118917B (zh) | 相变化存储器单元的形成方法 | |
| CN101877245A (zh) | 一种存储器装置及其操作方法 | |
| CN101877384B (zh) | 低操作电流相变存储器元件结构 | |
| CN100583483C (zh) | 相变化存储单元及其制造方法 | |
| US7759669B2 (en) | Phase change memory element with phase-change electrodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |