CN101958337B

CN101958337B - 相变存储器及其制造方法

Info

Publication number: CN101958337B
Application number: CN2009100549573A
Authority: CN
Inventors: 洪中山; 何其旸
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2009-07-16
Filing date: 2009-07-16
Publication date: 2012-06-20
Anticipated expiration: 2029-07-16
Also published as: CN101958337A

Abstract

一种相变存储器及其制造方法，其中相变存储器包括：字线、位线以及相变存储单元，选通管；所述相变存储单元包括底部电极、顶部电极、以及底部电极与顶部电极之间的相变层；所述选通管一端与字线电连接，另一端与底部电极电连接，所述顶部电极与位线电连接；所述底部电极与相变层连接的一端呈倒锥形，且锥顶与相变层形成欧姆接触。与现有的相变存储器相比，本发明所述相变存储器在同等驱动电流下底部电极对相变层具有更优异的加热效果，从而提高了相变存储器的读写速度。

Description

相变存储器及其制造方法

技术领域

本发明涉及半导体存储器，特别涉及相变存储器(PCRAM，Phase changeRAM)及其制造方法。

背景技术

相变存储器作为一种新兴的不挥发存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器FLASH都具有较大的优越性，成为目前不挥发存储技术研究的焦点。相变存储技术的不断进步使之成为未来不挥发存储技术市场主流产品最有力的竞争者之一。

在相变存储器中，可以通过对记录了数据的相变层进行热处理，而改变存储器的值。构成相变层的相变材料会由于所施加电流的加热效果而进入结晶状态或非晶状态。当相变层处于结晶状态时，PCRAM的电阻较低，此时存储器赋值为“0”。当相变层处于非晶状态时，PCRAM的电阻较高，此时存储器赋值为“1”。因此，PCRAM是利用当相变层处于结晶状态或非晶状态时的电阻差异来写入/读取数据的非易失性存储器。

随着集成电路制造技术的发展，半导体制造已经进入45nm技术阶段。现有的相变存储器均采用一选通管一存储单元结构(1T1R，T：transistor，R：RAM)，且选通管多用二极管来获得较大的驱动电流。公开号为CN1832190A的中国专利“使用二极管的相变存储器及制造方法”提供一种典型的相变存储器结构，如图1所示，包括：

相互垂直的字线1、位线2以及相变存储单元3，选通二极管4；

所述相变存储单元包括底部电极301、顶部电极303、以及底部电极301与顶部电极303之间的相变层302；

选通二极管4一端与字线1电连接，另一端与底部电极301电连接，所述顶部电极303与位线2电连接。

在相变存储器中，相变层302的晶态转变过程需要较高的温度，一般使用底部电极301对相变层302进行加热，而顶部电极303仅起到互连作用。底部电极301对相变302的加热效果好坏将直接影响相变存储器的读写速率。为了获得良好的加热效果，相变存储器一般采用大驱动电流，因此其写操作电流要达到1mA左右，然而驱动电流并不能无限制地上升，大驱动电流会造成外围驱动电路以及逻辑器件的小尺寸化困难。还有一种提高加热效果的方法是，缩小底部电极301与相变层302的接触面积，提高接触电阻。然而现有工艺中，底部电极301的形成过程主要是先在间隔层中形成接触孔，然后填充金属，所述接触孔的顶部宽度总是大于底部，因此所形成的底部电极301呈倒喇叭状，难以进一步缩小底部电极301与相变层302的接触面积。

发明内容

本发明解决的问题是提供一种相变存储器结构，其相变存储单元中底部电极与相变层之间的接触面积较小，使得底部电极对相变层具有更优异的加热效果。

本发明提供的一种相变存储器，包括：

字线、位线以及相变存储单元，选通管；

所述相变存储单元包括底部电极、顶部电极、以及底部电极与顶部电极之间的相变层；所述选通管一端与字线电连接，另一端与底部电极电连接，所述顶部电极与位线电连接；

所述底部电极与相变层连接的一端呈倒锥形，且锥顶与相变层形成欧姆接触。

作为可选方案，所述底部电极的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物、多晶硅中的一种或其组合；所述底部电极的倒锥形一端，优选锥角范围为15～45度。

作为可选方案，所述底部电极形成于第一介质层以及第二介质层内，所述第一介质层位于选通管表面，第二介质层位于第一介质层表面；其中第一介质层以及第二介质层的材质为氧化硅、氮化硅或有机物绝缘层。

本发明提供的一种相变存储器的制造方法，包括：

提供半导体衬底，在半导体衬底上形成字线以及与字线连接的选通管；

在所述选通管的表面形成第一介质层；

刻蚀所述第一介质层形成通孔，所述通孔底部露出选通管；

在所述通孔内填充金属形成底部电极；

减薄所述第一介质层，使得底部电极部分露出第一介质层；

将底部电极露出第一介质层的部分锥形化；

在第一介质层的表面形成第二介质层，所述第二介质层覆盖底部电极；

减薄所述第二介质层，直至露出底部电极；

在底部电极上形成相变层、顶部电极以及与顶部电极连接的位线。

作为可选方案，所述锥形化方法为对底部电极露出第一介质层的部分进行离子轰击，可以采用氩离子。

作为可选方案，所述离子轰击具体为对底部电极露出第一介质层的部分进行RIE等离子刻蚀；工艺参数为：输入含氩气体，压强0.5～2托，射频功率500～1000w，反应时间1～10分钟。

作为可选方案，所述离子轰击具体为使用离子束轰击底部电极露出第一介质层的部分，且离子束与第一介质层表面形成夹角，同时旋转晶圆；工艺参数为：使用氩离子束，与第一介质层表面形成夹角15～45度，在真空环境下，射频功率500-1000w，晶圆旋转速度15～50rpm，反应时间1～10分钟。

作为可选方案，所述锥形化方法为对底部电极露出第一介质层的部分进行选择性湿法刻蚀。

作为可选方案，所述底部电极锥形化的一端，锥角范围为15～45度。

作为可选方案，所述底部电极的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物、多晶硅中的一种或其组合；所述第一介质层以及第二介质层为氧化硅、氮化硅或者有机绝缘层。

本发明所提供的相变存储器中，底部电极与相变层连接的一端呈倒锥形，且锥顶与相变层形成欧姆接触，两者之间接触面积较小。与现有的相变存储器相比，同等驱动电流下底部电极对相变层具有更优异的加热效果，从而提高了相变存储器的读写速度。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1是现有的相变存储器的剖面结构图；

图2是本发明所述相变存储器的剖面结构图；

图3为本发明所述相变存储器制造方法流程图；

图4至图11为本发明所述相变存储器制造方法工艺的示意图；

图7a为本发明所述对底部电极露出第一介质层的部分进行锥形化的另一实施例示意图。

具体实施方式

在现有的制造方法所形成的相变存储器中，底部电极为倒喇叭状，顶部的截面相对底部较大，因此受现有工艺的限制，与相变层的接触面积难以进一步缩小，本发明通过将底部电极的顶部一端锥形化，锥顶与相变层构成欧姆接触，而达到减小接触面积的目的。

如图2所示，本发明所述的相变存储器，包括：

字线1、位线2以及相变存储单元3，选通管4；

所述相变存储单元3包括底部电极301、顶部电极303、以及底部电极301与顶部电极303之间的相变层302；所述选通管4一端与字线1电连接，另一端与底部电极301电连接，所述顶部电极303与位线2电连接；

所述底部电极301与相变层302连接的一端呈倒锥形，且锥顶与相变层302形成欧姆接触。

作为可选方案，所述底部电极301的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物中的一种或其组合；所述底部电极301的倒锥形一端，优选锥角范围为15～45度。

作为可选方案，所述底部电极301形成于第一介质层102以及第二介质层103内，所述第一介质层102位于选通管4表面，第二介质层103位于第一介质层102表面；其中第一介质层102以及第二介质层103的材质为氧化硅、氮化硅或有机物绝缘层。

在上述结构中，底部电极301与相变层302可等效为点接触，与现有的相变存储器相比，较大程度地减小了两者之间的接触面积，提高了接触电阻，在同等驱动电流经过时，相变层302与底部电极301相接触的部分加热效果更为明显，更容易发生晶态的转变，提高了存储器的读写速度。

如图3所示，本发明所述相变存储器的制造方法，主要包括：

S1、提供半导体衬底，在半导体衬底上形成字线以及与字线连接的选通管；

S2、在所述选通管的表面形成第一介质层；刻蚀所述第一介质层形成通孔，所述通孔底部露出选通管；在所述通孔内填充金属形成底部电极；

所述第一介质层可以为氧化硅、氮化硅或者有机绝缘层；

作为可选方案，所述底部电极的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物、多晶硅中的一种或其组合。

S3、减薄所述第一介质层，使得底部电极部分露出第一介质层；

S4、将底部电极露出第一介质层的部分锥形化；

其中，优选的锥角范围是15～45度。

作为可选方案，所述锥形化方法为对底部电极露出第一介质层的部分进行离子轰击，可以采用氩离子；所述离子轰击可以是RIE等离子刻蚀，也可以是用固定方向的离子束轰击，同时旋转晶圆。

作为另一种可选方案，所述锥形化方法为对底部电极露出第一介质层的部分进行选择性湿法刻蚀。

S5、在第一介质层的表面形成第二介质层，所述第二介质层覆盖底部电极；

所述第一介质层可以为氧化硅、氮化硅或者有机绝缘层；

S6、减薄所述第二介质层，直至露出底部电极；

S7、在底部电极上形成相变层、顶部电极以及与顶部电极连接的位线。

下面结合具体实施例对本发明所述的相变存储器制造方法作详细介绍。

图4至图11为本发明所述相变存储器制造方法工艺示意图。

如图4所示，提供半导体衬底100，在半导体衬底100上形成字线1以及与字线1连接的选通管4；其中所述字线之间形成有沟槽隔离101，选通管4可以是二极管。

如图5所示，在所述选通管的表面形成第一介质层102；刻蚀所述第一介质层102形成通孔，通孔的底部露出选通管4；在所述通孔内填充金属形成底部电极301；

其中，第一介质层102可以为氧化硅、氮化硅或者有机绝缘层，厚度范围为100nm～500nm；本实施例中所述第一介质层102为氧化硅；厚度为400nm，可以通过化学气相沉积CVD形成，。

底部电极301的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物、多晶硅中的一种或其组合，可以通过化学气相沉积CVD或者电镀等工艺形成，底部电极301的高度等于第一介质层102的厚度，而截面尺寸取决于刻蚀第一介质层102时所形成的通孔大小，可以根据需要进行选择；本实施例中所述底部电极301的材料为AL，通过电镀工艺形成，形状为圆柱形，直径为100nm，高度为400nm。

如图6所示，减薄所述第一介质层102，使得底部电极301的顶部一段露出第一介质层102；

其中，减薄第一介质层102可以至原厚度的2/3～1/3，可以采用选择性施法刻蚀。本实施例中，所述第一介质层102为氧化硅，因此采用氢氟酸刻蚀减薄第一介质层102至原厚度的1/2处，使得底部电极301露出第一介质层102的部分高度为200nm。

如图7所示，将底部电极301露出第一介质层102的部分锥形化；

所述锥形化工艺可以对底部电极301露出第一介质层102的部分进行离子轰击也可以进行选择性湿法刻蚀，优选的锥角范围是15～45度。

作为一个可选实施例，对底部电极301露出第一介质层102的部分，采用氩离子进行RIE等离子刻蚀。虽然RIE等离子刻蚀是趋于各向同性的，但在实际工艺中，顶部部分首先接触到反应离子，因此刻蚀速度总是比底部快，在一定时间内，能够使得底部电极301的顶端形成锥形。底部电极301的尺寸以及RIE等离子刻蚀的刻蚀速度等决定了锥角大小，可根据需要设定刻蚀的工艺参数，优选的工艺参数范围如下：输入含氩气体，压强0.5～2托，射频功率500～1000w，反应时间1～10分钟。

本实施例中，所述RIE等离子刻蚀的工艺参数为：向反应腔中通入氩气，压强0.5托，射频功率800w，反应时间5分钟。锥形化后，所述底部电极301的顶部锥角约为45度，露出第一介质层102部分的高度约为100nm。

作为可选实施例，除了采用氩离子进行等离子刻蚀外，还可以使用选择性施法刻蚀所述底部电极301露出第一介质层102的部分，其原理相类似，也是利用顶部部分首先接触到刻蚀剂，刻蚀速度总是比底部快，使得底部电极301的顶端形成锥形。底部电极301的尺寸以及刻蚀剂的类型、浓度、刻蚀时间决定了锥角大小，可根据需要进行选择。

需要指出的是，在湿法刻蚀过程中，由于各个存储单元的底部电极301之间的间隔较近，底部电极301中靠近第一介质层102表面的部分容易形成空穴难以被刻蚀剂接触，而在顶部容易形成过刻蚀，得到的锥角较大，工艺难以控制，且清洗去除残留的刻蚀剂较为麻烦。

如图7a所示，还提供了另一可选实施例，对底部电极301露出第一介质层102的部分进行锥形化，具体为采用定向的离子束对底部电极301进行轰击，其中离子束与水平面(即第一介质层102的表面)形成一定的夹角α，可以使得底部电极301顶部形成的一斜面，然后在离子轰击的过程中同时旋转晶圆，便可以得到锥形的结构。锥角的大小基本与所述离子束与水平面的夹角α相近，而锥形结构的大小与底部电极301的尺寸、离子束的能量、轰击时间有关，可根据需要进行选择，优选工艺参数如下：使用氩离子束，与第一介质层表面形成夹角15～45度，在真空环境下，射频功率500-1000w，晶圆旋转速度15～50rpm，反应时间1～10分钟。。

本实施例中，使用与第一介质层102表面的夹角为30度的氩离子束，在真空环境下，射频功率800w，轰击所述底部电极301露出第一介质层102的部分，晶圆旋转速度30rpm，反应时间5分钟。锥形化后，所述底部电极301的顶部锥角为30度，露出第一介质层102部分的高度约为150nm。

如图8所示，在第一介质层102的表面形成第二介质层103，所述第二介质层103覆盖底部电极；

其中，第二介质层103可以为氧化硅、氮化硅或者有机绝缘层，本实施例中，所述第二介质层103为氧化硅，沉积厚度200nm～500nm，可以通过化学气相沉积CVD形成。

如图9所示，减薄所述第二介质层103，直至露出底部电极301；

由于底部电极301的顶部已形成锥形结构，因此随着减薄第二介质层103，露出的底部电极301的截面积也越来越大，所述截面积即后续工艺中底部电极301与相变层形成的接触面积；根据已知的锥角大小，很容易得到减薄后第二介质层103的厚度与露出的底部电极301截面积的关系，可以根据需要选择减薄第二介质层103的厚度。本实施例中，可采用化学机械抛光CMP工艺减薄所述第二介质层103。

如图10所示，在第二介质层103的表面形成间隔层104，刻蚀所述间隔层104形成槽，槽底露出底部电极301，在所述槽内沉积相变材料形成相变层302，所述相变层302与底部电极301形成欧姆接触。

由于底部电极301与相变层302形成欧姆接触的部分为倒锥形一端的锥顶，因此两者之间的接触面积较小，使得制成的相变存储器中，底部电极301对相变层302具有良好的加热效果，且具体的接触面积可以进行调整，工艺流程简单，易于生产制造。

如图11所示，在相变层302上形成顶部电极303以及与顶部电极303连接的位线2；其中，底部电极301、相变层302以及顶部电极303构成了相变存储单元。此处为公知技术，本领域技术人员应当容易推得具体的制造工艺。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种相变存储器的制造方法，其特征在于，包括：

在所述选通管的表面形成第一介质层；

刻蚀所述第一介质层形成通孔，所述通孔底部露出选通管；

在所述通孔内填充金属形成底部电极；

减薄所述第一介质层，使得底部电极部分露出第一介质层；

将底部电极露出第一介质层的部分锥形化；

减薄所述第二介质层，直至露出底部电极；

在底部电极上形成相变层、顶部电极以及与顶部电极连接的位线；

其中，所述锥形化方法为对底部电极露出第一介质层的部分进行离子轰击；所述离子轰击具体为对底部电极露出第一介质层的部分进行RIE等离子刻蚀；所述RIE等离子刻蚀工艺参数为：输入含氩气体，压强0.5～2托，射频功率500～1000w，反应时间1～10分钟。

2.如权利要求1所述的相变存储器的制造方法，其特征在于，所述离子轰击采用的是氩离子。

3.如权利要求1所述的相变存储器的制造方法，其特征在于，所述底部电极锥形化的一端，锥角范围为15～45度。

4.如权利要求1所述的相变存储器的制造方法，其特征在于，所述底部电极的材料为Co，Ni，W，AL，Cu，Ti以及金属硅化物、多晶硅中的一种或其组合。

5.如权利要求1所述的相变存储器的制造方法，其特征在于，所述第一介质层以及第二介质层为氧化硅、氮化硅或者有机绝缘层。

6.一种相变存储器的制造方法，其特征在于，包括：

在所述选通管的表面形成第一介质层；

刻蚀所述第一介质层形成通孔，所述通孔底部露出选通管；

在所述通孔内填充金属形成底部电极；

减薄所述第一介质层，使得底部电极部分露出第一介质层；

将底部电极露出第一介质层的部分锥形化；

减薄所述第二介质层，直至露出底部电极；

其中，所述锥形化方法为对底部电极露出第一介质层的部分进行离子轰击；所述离子轰击具体为使用离子束轰击底部电极露出第一介质层的部分，且离子束与第一介质层表面形成夹角，同时旋转晶圆。

7.如权利要求6所述的相变存储器的制造方法，其特征在于，所述使用离子轰击的工艺参数为：使用氩离子束，与第一介质层表面形成夹角15～45度，在真空环境下，射频功率500-1000w，晶圆旋转速度15～50rpm，反应时间1～10分钟。