CN101930989A - 相变存储器及其制作方法 - Google Patents

相变存储器及其制作方法 Download PDF

Info

Publication number
CN101930989A
CN101930989A CN2009101633068A CN200910163306A CN101930989A CN 101930989 A CN101930989 A CN 101930989A CN 2009101633068 A CN2009101633068 A CN 2009101633068A CN 200910163306 A CN200910163306 A CN 200910163306A CN 101930989 A CN101930989 A CN 101930989A
Authority
CN
China
Prior art keywords
dielectric layer
phase
electrode
change memory
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101633068A
Other languages
English (en)
Other versions
CN101930989B (zh
Inventor
涂丽淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN101930989A publication Critical patent/CN101930989A/zh
Application granted granted Critical
Publication of CN101930989B publication Critical patent/CN101930989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明公开了一种相变存储器及其制作方法。一种相变存储器单元结构，包含有底二极管，设于基材上；加热柄，位于该底二极管上；第一介电层，围绕着该加热柄，其中该第一介电层于该加热柄构成凹陷区域；冠状相变储存盖层，套盖在该加热柄及该第一介电层上；及第二介电层，覆盖该第一介电层及该冠状相变储存盖层，且该第二介电层中于该凹陷区域内形成气室。

Description

相变存储器及其制作方法
技术领域
本发明涉及半导体存储器装置及其制作方法，特别是涉及一种二极管选择式阵列(diode-selected array)相变存储器(phase-change memory)及利用自动对准方式(self-aligned)制作此相变存储器的方法。
背景技术
相变存储器为一种非易失性存储器，其运作原理是透过电流加热相变材料层，例如，硫属玻璃(chalcogenide glass)，使储存单元能够在非晶态和结晶态这两种状态下进行切换。由于非晶态相变材料层与结晶态相变材料层的电阻值差异很大，如此达到储存数字资讯的效果。
图1绘示的是已知相变存储器单元结构的剖面示意图。如图1所示，已知相变存储器单元结构包括硅基材10，其上设有下电极12。在下电极12上，形成有介电层14，在介电层14中设有加热电极16。在介电层14上另有图案化的相变材料层20，其可以是形成在介电层18中，使相变材料层20的部分底面接触加热电极16。在介电层18上，另有介电层24以及上电极22，使上电极22接触相变材料层20。操作时，电流流过加热电极16，并加热相变材料层20，由此改变相变材料层20的相态。
为了使相变存储器装置的应用层面更广，目前相变存储器装置的储存单元的尺寸已越做越小，然而，在缩小储存单元尺寸而使存储器密度增加的同时，代表着操作储存单元的工作电流也必须跟着降低。因此，现阶段相变存储器技术面临的挑战就在于如何维持存储器写入时的高电流密度，使其足够切换相变材料层的相态。过去的作法是通过减少加热电极16与相变材料层20间的接触面积，例如缩小加热电极16的直径D0，以维持足够的电流密度。然而，这种作法却会受限于光刻工艺的微缩能力。
此外，受热的相变区域其接触到的邻近介电层则是另一问题，因为介电层可能在高温下开始产生漏电现象，或者由于与相变材料层的热膨胀系数不同，而发生界面接合力不足或剥离等等问题。
发明内容
本发明的主要目的在提供一种具有高相变切换效率及低切换时间的高密度相变存储器装置，以解决前述先已知技术的不足与缺点。
本发明另一目的在提供一种以自动对准方式制作相变存储器装置的方法，可以克服光刻工艺的微缩能力限制，并且提升相变存储器装置的电性效能。根据本发明的优选实施例，本发明方法至少能够节省过去用来图案化相变材料层的光掩模，故相较于已知技术更具备经济效益。
根据本发明的优选实施例，本发明提供一种相变存储器单元结构，包含有：底二极管，设于基材上；加热柄，位于该底二极管上；第一介电层，围绕着该加热柄，其中该第一介电层于该加热柄构成凹陷区域；冠状相变储存盖层，套盖在该加热柄及该第一介电层上；及第二介电层，覆盖该第一介电层及该冠状相变储存盖层，且该第二介电层中于该凹陷区域内形成气室。
根据本发明的另一优选实施例，本发明提供一种相变存储器单元结构的制作方法，包含有：提供基材，其上形成有多条埋入式位址线及第一介电层；于该第一介电层中形成电极；去除部分的该第一介电层，由此暴露出该电极的上半部；于该第一介电层上及该电极的该上半部的表面上沉积第二介电层，其中该第二介电层于该电极的该上半部的周围及该第一介电层上方定义凹陷区域；于该第二介电层上沉积第三介电层，其中该第三介电层填入该凹陷区域；进行平坦化工艺，去除部分的该第三介电层及部分的该第二介电层，由此暴露出该电极的该上半部的上表面；金属硅化该电极的该上半部，形成加热柄；选择性的将剩余的该第三介电层从该凹陷区域中移除；形成相变材料层，使其覆盖该加热柄及该第二介电层；及进行自动对准蚀刻工艺，蚀刻该相变材料层，形成冠状相变储存盖层。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1绘示的是已知相变存储器单元结构的剖面示意图；
图2至图16为依据本发明优选实施例所绘示的制作相变存储器单元结构的方法剖面示意图；
图17例示图13的变化型；
图18例示图13的又另一变化型；
图19为图14俯视布局示意图，显示出冠状相变储存盖层与圆柱形结构在完成自动对准蚀刻工艺的厚的相对位置。
附图标记说明
10：硅基材                12：下电极
14：介电层                16：加热电极
18：介电层                20：相变材料层
22：上电极                24：介电层
100：基材                 102：N+埋入式位址线或基线
103：介电层               103a：开口
104：电极                 104a：上半部
104b：氧化层              105：介电层
105a：凹陷区域            106：介电层
106a：剩余介电层          107：金属层
108：硅化金属加热柄       109：相变材料层
109a：悬垂部              109b：空洞
109c：冠状相变储存盖层    110：圆柱形结构
111：介电层               120：气室
140：位线                 144：插塞
具体实施方式
以下，将通过图2至图18详细说明本发明的优选实施例。首先，请参阅图2，提供基材100，例如半导体基材或P型掺杂硅基材。在基材100上可以形成有例如晶体管、二极管等有源元件或介电层等薄膜，但在图中并未特别显示。为了简化说明，基材100以平坦表面显示，而不特别显示前述形成在基材100上的有源元件或介电层等薄膜。在基材100内已形成有多条N+埋入式位址线或基线102。前述的多条N+埋入式位址线或基线102的形成是利用传统的光刻工艺以及离子注入工艺来完成。
举例来说，定义前述的多条N+埋入式位址线或基线102的图案的掩模层(图未示)，例如光致抗蚀剂层，先形成在基材100上，接着进行离子注入工艺，透过掩模层的开口将N型掺杂剂，例如砷或磷，注入基材100中，随后去除掩模层，后续可以再进行回火工艺，以活化掺杂剂。形成前述的多条N+埋入式位址线或基线102之后，利用气相沉积法或旋涂法在基材100上形成介电层103，例如硼磷硅玻璃(BPSG)、氧化硅、旋涂玻璃(SOG)或氮化硅等。
如图3所示，接着进行光学光刻(位线图案化)工艺以及蚀刻工艺，在介电层103中形成开口103a，其中，开口穿透介电层103，且每一开口103a暴露出其下方部分的N+埋入式位址线或基线102。
如图4所示，接着整面的在介电层103上沉积导电材料，并且使导电材料填入开口103a，在开口103a以外的导电材料以及在介电层正上方的导电材料部分则利用平坦化工艺去除，例如，化学机械抛光(CMP)工艺，由此于各开口103a内形成电极104，此时，电极104的暴露出其上表面。根据本发明的优选实施例，电极104可以包含掺杂多晶硅、掺杂硅、掺杂硅锗、钛钨合金或氮化钛等，但不限于此。
如图5所示，接着进行蚀刻工艺，选择性的去除掉部分的介电层103，由此暴露出各电极104的上半部104a。根据本发明的优选实施例，被暴露出来的各电极104的上半部104a其高度H约为10-5000埃之间，优选介于100-4000埃之间。电极104的直径D1决定于制作开口103a时所使用的光学光刻工艺的微缩能力。电极104可作为加热电极，用来加热后续形成的相变材料层。
如图6及图7所示，接着进行氧化工艺，将被暴露出来的各电极104的上半部104a的表面局部的氧化成氧化层104b。前述的氧化工艺可以是炉管氧化工艺，其操作温度约介于500-1000度，加热时间约介于1-600分钟。当然，前述的氧化工艺不限于上述方法以及温度、时间，而是可以依据不同材料选择不同的工艺方法。氧化层104b形成在电极104暴露出来的的上表面以及侧壁表面上，并且可以稍微的向下氧化到介电层103表面下部分的电极104。接着，利用已知的剥除方法，例如湿蚀刻，将氧化层104b去除，如图7所示。此时，各电极104的上半部104a的直径已被缩小至D2。另外，也可以直接使用湿蚀刻工艺，取代前述的氧化工艺，以缩小各电极104的上半部104a。
如图8所示，在介电层103上以及各电极104的上半部104a表面上顺应的沉积介电层105，且介电层105在相邻的电极104的上半部104a之间构成凹陷区域105a，事实上，凹陷区域105a是环绕着各电极104的上半部104a周围。根据本发明的优选实施例，介电层105可以包含有氮化硅或氧化硅，且其厚度约介于50-500埃之间。此外，介电层105可以利用化学气相沉积法，例如等离子体加强化学气相沉积法(PECVD)来形成。
如图9所示，在介电层105上沉积介电层106，并且使介电层106填满凹陷区域105a。根据本发明的优选实施例，介电层106以及介电层105是由不同的介电材料所构成的。举例来说，介电层105由氮化硅所构成，而介电层106是由氧化硅所构成的，如此可以选择性的将介电层106从介电层105表面上去除。在本发明的另一实施例中，介电层105是由氧化硅所构成的，而介电层106是由氮化硅所构成的。同样的，介电层106可以利用化学气相沉积法，例如等离子体加强化学气相沉积法来形成。
如图10所示，随后进行平坦化工艺，例如化学机械抛光工艺，以去除部分的介电层106以及部分的介电层105，由此将各电极104的上半部104a的上表面暴露出来，并形成大致平坦的表面。在化学机械抛光工艺之后，剩余的介电层106a则是嵌入在凹陷区域105a中，且介于相邻的电极104的上半部104a之间。
如图11及图12所示，接着进行硅化金属工艺。首先，利用已知方法，如电镀法、溅镀法或沉积法，在基材100上沉积金属层107。根据本发明的优选实施例，前述的金属层107可以包含有钴、镍、钛或其它适合的金属。使金属层107直接接触到前述被暴露出来的各电极104的上半部104a的上表面。然后，如图12所示，进行热工艺(RTP)，使金属层107与接触到的各电极104的上半部104a反应成硅化金属加热柄108，作为相变存储器的加热元件。未反应的金属层107则予以去除，暴露出硅化金属加热柄108上表面。前述的硅化金属加热柄108连接至底二极管200，其由嵌入介电层103的电极104以及一部分的N+埋入式位址线或基线102所构成。
如图13所示，在完成硅化金属工艺后，将嵌入在凹陷区域105a中介于相邻电极104的上半部104a之间的剩余介电层106a选择性的从介电层105表面去除，由此暴露出凹陷区域105a。从图中可看出，均厚的介电层105延伸至前述的硅化金属加热柄108的侧壁上，并且包覆住硅化金属加热柄108，如此形成向上凸起的圆柱形结构110。接下来，进行非顺应性(non-conformal)沉积工艺，在基材100上沉积相变材料层109。根据本发明的优选实施例，前述的相变材料层109并非一均厚且顺应沉积的材料层，而是刻意在圆柱形结构110正上方沉积出较厚的厚度，但是在圆柱形结构110的侧壁及凹陷区域105a底部上则具有薄的厚度，如此构成渐缩的剖面轮廓。前述的相变材料层109在结构上的另一特征其在于凹陷区域105a入口处具有悬垂部109a。前述的非顺应性相变材料层109可以利用非顺应性物理气相沉积方法形成，而相变材料层109可以包含有锗-锑-碲(Ge-Sb-Te)三元或锑-碲(Te-Sb)二元硫属玻璃。
根据本发明的另一优选实施例，前述的相变材料层109的悬垂部109a也可以密封住凹陷区域105a，而形成空洞109b，如图17所示。再根据本发明的又另一优选实施例，前述的相变材料层109的悬垂部109a可以密封住凹陷区域105a，而形成空洞109b，而且相变材料层109不会形成在凹陷区域105a底部，如图18所示。
如图14所示，接着进行自动对准蚀刻工艺，例如自动对准干蚀刻工艺或者自动对准湿蚀刻工艺，蚀刻掉部分厚度的相变材料层109，如此形成冠状相变储存盖层109c，并且以自动对准方式打开或暴露出凹陷区域105a。根据本发明的优选实施例，是将凹陷区域105a底部的相变材料完全去除。然而，本领域一般技术人员应当理解也可以将凹陷区域105a底部的相变材料部分去除。前述的冠状相变储存盖层109c可以盖住圆柱形结构110上端的部分侧壁。在另一实施例中，前述的冠状相变储存盖层109c可以覆盖住圆柱形结构110全部侧壁，并且包覆住圆柱形结构110。从图19的俯视布局示意图中可看出冠状相变储存盖层109c与圆柱形结构110在完成自动对准蚀刻工艺的厚的相对位置。
如图15所示，在完成前述的自动对准蚀刻工艺之后，接着于基材100上沉积介电层111，例如氧化硅、氮氧化硅、氮化硅或低介电常数材料，并且使介电层111封住凹陷区域105a，由此于凹陷区域105a内形成气室120，其中，气室120可以是真空气孔或者接近真空，端视沉积介电层111时的真空环境而定。前述的气室120环绕着圆柱形结构110，并且可以作为热绝缘体，有效的避免硅化金属加热柄108操作时产生的热干扰到邻近的存储器单元。此外，本发明另一结构上的特征在于相变材料可以包覆住圆柱形结构110侧壁，而由于相变材料的低热传导性，故能够提供优选的热绝缘特性。
如图16所示，接着在介电层111上形成多条位线140，且各位线140经由形成在介电层111中的插塞144电连接至相对应的相变存储器单元的冠状相变储存盖层109c。根据本发明的优选实施例，前述的位线140可以是由金属所构成的，例如铝、铜、钨、银、金或其合金。前述的插塞144可以是由铝、铜、钨所构成的。
综上所述，本发明至少包括以下特征：(1)由于以自动对准方法形成冠状相变储存盖层109c，因此可以至少节省道光掩模，而使本发明方法更有经济效益；(2)由于以自动对准方法形成冠状相变储存盖层109c并自动对准硅化金属加热柄108，因此存储器单元之间的空间可以更加缩小，故能够增加存储器密度；以及(3)硅化金属加热柄108由气室120所环绕，且可选择性的被具有低热传导性的相变材料所包覆，故可以避免邻近存储器单元操作时的互相串扰现象，并改善相变效率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种相变存储器单元结构，其特征在于包含：
底二极管，设于基材上；
加热柄，位于该底二极管上；
第一介电层，围绕着该加热柄，该第一介电层于该加热柄构成凹陷区域；
冠状相变储存盖层，套盖在该加热柄及该第一介电层上；及
第二介电层，覆盖该第一介电层及该冠状相变储存盖层，且该第二介电层中于该凹陷区域内形成气室。
2.如权利要求1所述的相变存储器单元结构，其特征在于该冠状相变储存盖层具有渐缩轮廓。
3.如权利要求1所述的相变存储器单元结构，其特征在于该冠状相变储存盖层包含硫属玻璃。
4.如权利要求1所述的相变存储器单元结构，其特征在于该底二极管包含电极。
5.如权利要求4所述的相变存储器单元结构，其特征在于该电极包含掺杂多晶硅、掺杂硅、掺杂硅锗、钛钨合金或氮化钛。
6.如权利要求4所述的相变存储器单元结构，其特征在于该电极与形成在该基材内的N+埋入式基线电连接。
7.如权利要求1所述的相变存储器单元结构，其特征在于该第一介电层包含氧化硅或氮化硅。
8.如权利要求1所述的相变存储器单元结构，其特征在于该第一介电层的厚度介于50埃至500埃。
9.如权利要求1所述的相变存储器单元结构，其特征在于该第二介电层包含氧化硅、氮氧化硅、氮化硅或低介电常数材料。
10.一种相变存储器单元结构的制作方法，其特征在于包含有：
提供基材，其上形成有多条埋入式位址线及第一介电层；
于该第一介电层中形成电极；
去除部分的该第一介电层，由此暴露出该电极的上半部；
于该第一介电层上及该电极的该上半部的表面上沉积第二介电层，其中该第二介电层于该电极的该上半部的周围及该第一介电层上方定义凹陷区域；
于该第二介电层上沉积第三介电层，其中该第三介电层填入该凹陷区域；
进行平坦化工艺，去除部分的该第三介电层及部分的该第二介电层，由此暴露出该电极的该上半部的上表面；
金属硅化该电极的该上半部，形成加热柄；
选择性的将剩余的该第三介电层从该凹陷区域中移除；
形成相变材料层，使其覆盖该加热柄及该第二介电层；及
进行自动对准蚀刻工艺，蚀刻该相变材料层，形成冠状相变储存盖层。
11.如权利要求10所述的制作方法，其特征在于在完成该自动对准蚀刻工艺后，另包含：
于该基材上沉积第四介电层，在该凹陷区域内形成气室。
12.如权利要求11所述的制作方法，其特征在于沉积第四介电层之后，另包含：
于该第四介电层上形成位线，使该位线接触该冠状相变储存盖层。
13.如权利要求10所述的制作方法，其特征在于在去除部分的该第一介电层，由此暴露出该电极的该上半部之后，另包含：
进行氧化工艺，在该电极的该上半部表面上形成氧化层；及
去除该氧化层，由此缩小该电极的该上半部。
14.如权利要求10所述的制作方法，其特征在于该相变材料层于该凹陷区域处具有悬垂部。
15.如权利要求10所述的制作方法，其特征在于该埋入式位址线为N+埋入式位址线。
16.如权利要求10所述的制作方法，其特征在于该第一介电层包含硼磷硅玻璃、氧化硅、旋涂玻璃或氮化硅。
17.如权利要求10所述的制作方法，其特征在于该第二介电层包含氮化硅或氧化硅。
18.如权利要求17所述的制作方法，其特征在于中该第三介电层包含氮化硅或氧化硅。
19.如权利要求10所述的制作方法，其特征在于该相变材料层包含硫属玻璃。
CN2009101633068A 2009-06-23 2009-08-11 相变存储器及其制作方法 Active CN101930989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/489,440 US8026503B2 (en) 2009-06-23 2009-06-23 Phase-change memory and method of making same
US12/489,440 2009-06-23

Publications (2)

Publication Number Publication Date
CN101930989A true CN101930989A (zh) 2010-12-29
CN101930989B CN101930989B (zh) 2012-05-02

Family

ID=43353476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101633068A Active CN101930989B (zh) 2009-06-23 2009-08-11 相变存储器及其制作方法

Country Status (3)

Country Link
US (2) US8026503B2 (zh)
CN (1) CN101930989B (zh)
TW (1) TWI389363B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800805A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 相变存储单元及其形成方法
CN113517393A (zh) * 2020-04-28 2021-10-19 台湾积体电路制造股份有限公司 相变存储器件及其形成方法
WO2022104803A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的制备方法和相变存储器
US11925127B2 (en) 2020-04-28 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333273B (en) * 2007-05-02 2010-11-11 Powerchip Technology Corp Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same
TWI418027B (zh) * 2008-11-28 2013-12-01 Powerchip Technology Corp 相變化記憶裝置及其製造方法
US8379440B2 (en) * 2009-05-01 2013-02-19 The Royal Institution For The Advancement Of Learning/Mcgill University Metallic-glass-based phase-change memory
US8536559B2 (en) * 2009-07-07 2013-09-17 Macronix International Co., Ltd. Phase change memory
JP5025696B2 (ja) * 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
US8624394B2 (en) * 2011-12-07 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated technology for partial air gap low K deposition
KR101994449B1 (ko) 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
KR102539122B1 (ko) 2016-02-17 2023-06-01 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US10050194B1 (en) 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
US10714684B2 (en) 2018-07-02 2020-07-14 International Business Machines Corporation Phase change memory with doped silicon germanium alloy-containing electrodes and air gap-containing spacer
US10505111B1 (en) 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
US11437571B2 (en) 2019-06-25 2022-09-06 International Business Machines Corporation Integration of selector on confined phase change memory
US11239418B2 (en) * 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
US11690305B2 (en) 2021-06-09 2023-06-27 International Business Machines Corporation Phase change memory cell with an airgap to allow for the expansion and restriction of the PCM material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
TW200805643A (en) * 2006-03-24 2008-01-16 Koninkl Philips Electronics Nv Electric device with phase change resistor
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US20080096344A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator
TWI343642B (en) * 2007-04-24 2011-06-11 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
CN101452992A (zh) * 2007-11-28 2009-06-10 财团法人工业技术研究院 相变化存储装置及其制造方法
US7869257B2 (en) * 2007-12-17 2011-01-11 Qimonda Ag Integrated circuit including diode memory cells
US8076664B2 (en) * 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800805A (zh) * 2011-05-25 2012-11-28 中芯国际集成电路制造(上海)有限公司 相变存储单元及其形成方法
CN113517393A (zh) * 2020-04-28 2021-10-19 台湾积体电路制造股份有限公司 相变存储器件及其形成方法
US11925127B2 (en) 2020-04-28 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-change memory device and method
WO2022104803A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的制备方法和相变存储器

Also Published As

Publication number Publication date
US20100320435A1 (en) 2010-12-23
US20110223739A1 (en) 2011-09-15
US8026503B2 (en) 2011-09-27
US8305800B2 (en) 2012-11-06
TW201101553A (en) 2011-01-01
TWI389363B (zh) 2013-03-11
CN101930989B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN101930989B (zh) 相变存储器及其制作方法
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
CN100481553C (zh) 记忆胞及其制造方法、记忆胞数组及记忆胞的操作方法
US8242034B2 (en) Phase change memory devices and methods for fabricating the same
CN101461071B (zh) 纵向相变存储器单元及其制造方法
US8188569B2 (en) Phase change random access memory device with transistor, and method for fabricating a memory device
US7244956B2 (en) Self-aligned process for manufacturing a phase change memory cell and phase change memory cell thereby manufactured
US20100163828A1 (en) Phase change memory devices and methods for fabricating the same
CN1627546A (zh) 场致发射的相变二极管存储器
CN106058044A (zh) 高密度电阻性随机存取存储器（rram）
KR100985756B1 (ko) 상변화 메모리 소자 및 그 제조 방법
CN101252169A (zh) 相变存储器件及其制造方法
TWI418027B (zh) 相變化記憶裝置及其製造方法
US7675054B2 (en) Phase change memory devices and methods for fabricating the same
US20100163834A1 (en) Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device
CN104078563A (zh) 相变存储器及其形成方法、相变存储器阵列
US11665987B2 (en) Integrated switch using stacked phase change materials
CN106298481A (zh) 相变存储器及其形成方法
CN102468436A (zh) 一种相变存储器及其制造方法
CN105336851B (zh) 相变化记忆体结构的制造方法
CN108123035B (zh) 相变化记忆体
CN102412367B (zh) 相变存储器底部电极的制作方法
KR20060001056A (ko) 상변환 기억 소자 및 그 제조방법
CN209496899U (zh) 存储单元及存储装置
CN101820048A (zh) 相变化存储装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant