CN101207178B - 相变存储元件及其制造方法 - Google Patents

相变存储元件及其制造方法 Download PDF

Info

Publication number
CN101207178B
CN101207178B CN2006101686983A CN200610168698A CN101207178B CN 101207178 B CN101207178 B CN 101207178B CN 2006101686983 A CN2006101686983 A CN 2006101686983A CN 200610168698 A CN200610168698 A CN 200610168698A CN 101207178 B CN101207178 B CN 101207178B
Authority
CN
China
Prior art keywords
phase change
layer
hard mask
phase
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101686983A
Other languages
English (en)
Other versions
CN101207178A (zh
Inventor
陈颐承
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN2006101686983A priority Critical patent/CN101207178B/zh
Publication of CN101207178A publication Critical patent/CN101207178A/zh
Application granted granted Critical
Publication of CN101207178B publication Critical patent/CN101207178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种相变存储元件。相变柱位于第一相变层上，第二相变层位于相变柱上，下电极电连接第一相变层，及上电极电连接第二相变层。

Description

相变存储元件及其制造方法 
技术领域
本发明涉及一种存储元件及其制造方法，且特别是涉及一种相变存储元件及其制造方法。 
背景技术
相变存储具有速度、功率、容量、可靠度、工艺整合度及成本等方面的竞争性优势，为适合用来作为较高密度的独立式或嵌入式的存储所应用。由于相变存储技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的静态存储SRAM与动态随机存储DRAM挥发性存储与闪存Flash非挥发性存储技术，可望成为未来极有潜力的下一代半导体存储。 
图1A绘示现有T型结构的相变存储单元100，如图1A所示，现有T型结构的相变存储单元100依次包括下电极102、加热电极104、相变层106、接触插塞108和上电极110，其利用电流通过加热电极104和相变层106时，于两者接口产生高温，而致使相变层在局部区域112因高温和后续的快速冷却(quench)而形成非晶态。由于相变层106在非晶态的电阻比结晶态高，因此可使存储元件产生元件电流大小差异，而可纪录和读取信号。然而，此种T型结构的相变存储单元100于加热电极104和相变层106间产生的热量容易从此界面经由介电层或是其它路径流失，因此，无法有效降低相变存储的操作电流。 
图1B揭示另一种结构的相变存储单元150，如图所示，于下电极152上形成具有开口的介电层154，之后，将相变存储材料填入开口中，以形成T型相变层156，后续，于T型相变层156上形成保护层158和上电极160，然而，此种相变存储单元结构150仍无法有效避免或减少电极152和相变层156间热量的流失，而不易达到降低读写相变存储所需的操作电流的目的。 
发明内容
根据上述问题，本发明的目的为提供一种相变存储元件，可有效避免或 减少电极和相变层间热量的流失，达到降低相变存储元件所需的操作电流的目的。另外，本发明的另一目的为通过降低相变存储元件的操作电流，进一步达到缩小相变存储元件尺寸，提高相变存储元件集成度的目的。 
本发明提供一种相变存储元件，包括下列元件：相变柱位于第一相变层上，第二相变层位于相变柱上，下电极电连接第一相变层，及上电极电连接第二相变层。 
本发明提供一种相变存储元件的制造方法，包括下列步骤：首先，提供第一介电层，其中形成有下电极。接着，形成第一相变层于第一介电层和下电极上，形成第一硬式掩模层于第一相变层上。后续，形成第一图案的光致抗蚀剂于第一硬式掩模层上，消减(trimming)第一图案的光致抗蚀剂的尺寸。接下来，以消减后的第一图案的光致抗蚀剂为掩模，蚀刻第一硬式掩模层和部分厚度的第一相变层，以形成相变柱于蚀刻后的第一相变层上。其后，毯覆性地形成第二介电层于蚀刻后的第一相变层和第一硬式掩模层上，研磨第二介电层，停止于第一硬式掩模层，后续，移除第一硬式掩模层，形成第二相变层于相变柱和第一介电层上。接着，图形化第一相变层、第二介电层和第二相变层，形成上电极，电连接第二相变层。 
本发明还提供一种相变存储元件，包括下列元件：相变层位于下电极上，相变柱位于第一相变层上，及上电极电连接相变柱。 
本发明还提供一种相变存储元件的制造方法，包括下列步骤：首先，提供第一介电层，其中形成有下电极。接着，形成相变层于第一介电层和下电极上，形成硬式掩模层于相变层上。其后，形成第一图案的光致抗蚀剂于第一硬式掩模层上，消减(trimming)第一图案的光致抗蚀剂的尺寸。接下来，以消减后的第一图案的光致抗蚀剂为掩模，蚀刻硬式掩模层和部分厚度的相变层，以形成相变柱于蚀刻后的相变层上。后续，毯覆性地形成第二介电层于蚀刻后的相变层和硬式掩模层上，研磨第二介电层，停止于硬式掩模层。接着，图形化蚀刻后的相变层和第二介电层，形成上电极，电连接相变柱。 
附图说明
图1A绘示现有T型结构的相变存储器。 
图1B绘示现有另一种结构相变存储器。 
图2A～2L揭示本发明实施例的相变存储元件200的制造方法。
图3A～3J揭示本发明另一实施例相变存储元件的制造方法。 
简单符号说明 
100～相变存储单元；          102～下电极； 
104～加热电极；              106～相变层； 
108～接触插塞；              110～上电极； 
112～局部区域；              150～相变存储单元； 
152～下电极；                154～介电层； 
156～T型相变层；             158～保护层； 
160～上电极；                200～相变存储元件； 
202～第一介电层；            204～下电极； 
206～第一相变层；            206a～相变突起状结构； 
206b～蚀刻后第一相变层；     208～第一硬式掩模层； 
210～第一图案的光致抗蚀剂； 
212～第二介电层；            214～第二相变层； 
216～第二硬式掩模层；        218～第二图案的光致抗蚀剂； 
220～第三介电层；            222～上电极； 
300～相变存储元件；          302～第一介电层； 
304～下电极；                306～相变层； 
306a～相变突起状结构；       306b～蚀刻后相变层； 
308～第一硬式掩模层；        310～第一图案的光致抗蚀剂； 
312～第二介电层；            314～第二图案的光致抗蚀剂； 
316～第三介电层；            318～上电极。 
具体实施方式
以下将以实施例详细说明作为本发明的参考，且以范例伴随着附图来加以说明。在附图或描述中，相似或相同的部分使用相同的图号。在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。附图中各元件的部分将以分别描述予以说明，值得注意的是，图中未绘示或描述的元件，可以具有各种本领域的技术人员所熟知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
另外，本说明书中基底上方可以形成任何所需的半导体元件，例如MOS晶体管、电阻、逻辑元件等，不过此处为了简化附图，仅以基底来表示。在本发明的叙述中，“基底”一词包括半导体晶片上已形成的元件与覆盖在晶片上的各种涂层。 
图2A～2L揭示本发明实施例的相变存储元件200的制造方法，首先，请参照图2A，其为此实施例相变存储元件200中介工艺剖面图，形成第一介电层202于基底(未绘示)上方，第一介电层202中形成有多个下电极204，第一介电层202可以是氧化硅、氮化硅、氮氧化硅或是低介电材料，下电极204可以为W、WNx、TaN、TiN或TiAlN所组成，每个下电极204对应于存储单元，为简洁，在以下的描述中，仅描述构成存储单元的各单元。 
接着，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积第一相变层206于第一介电层202和下电极204上，其中第一相变层206可以由Ag、In、Te、Sb的组合或Ge、Te、Sb的组合所构成。后续，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积第一硬式掩模层208于第一相变层206上，第一硬式掩模层208的组成材料可包括Ti、TiNx、Ta、TaNx和TiW。 
其后，请参照图2B，以黄光光刻方法形成第一图案的光致抗蚀剂210于第一硬式掩模层208上。接着，请参照图2C，进行光致抗蚀剂消减(trimming)工艺，消减第一图案的光致抗蚀剂210的尺寸，如图所示，在本发明的实施例中，光致抗蚀剂消减工艺会导致未被第一图案的光致抗蚀剂210覆盖的第一硬式掩模层208的凹陷。后续，请参照图2D，以消减后第一图案的光致抗蚀剂210为掩模，蚀刻第一硬式掩模层208和部分厚度的第一相变层206，在此须注意，在此步骤的优选实施例中优选采用控制蚀刻时间的方法，仅蚀刻第一图案的光致抗蚀剂210外部分厚度的第一相变层206，简言之，在第一图案的光致抗蚀剂210外，仍保留部分厚度的第一相变层206b，另外，在第一图案的光致抗蚀剂210下构成相对于蚀刻后第一相变层206b的相变突起状结构206a和其上的第一硬式掩模层208，此相变突起状结构206a在此称为相变柱。请注意，上述的工艺步骤是使相变柱206a和第一相变层206b为相同的相变材料所组成，但本发明不限于此，本发明也可采用别的手段(例如增加沉积和黄光光刻步骤)使相变柱206a和第一相变层206b为不同的相变材料。
接下来，请参照图2E，移除第一图案的光致抗蚀剂210，后续，以例如化学气相沉积法毯覆性地沉积第二介电层212于第一硬式掩模层208和蚀刻后的第一相变层206b上，第二介电层212可以是氧化硅、氮化硅、氮氧化硅或是低介电材料。后续，请参照图2F，以例如化学机械研磨法，研磨第二介电层212，在此实施例中，第一硬式掩模层208可供作停止层，亦即，研磨第二介电层212会停在第一硬式掩模层212的平面(level)，且暴露出第一硬式掩模层208。 
后续，请参照图2G，以例如湿蚀刻法或干式蚀刻法，选择性地移除第一硬式掩模层208。接下来，请参照图2H，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积第二相变层214于相变柱206a和第二介电层212上，其中第二相变层214可以由Ag、In、Te、Sb的组合或Ge、Te、Sb的组合所构成。后续，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积第二硬式掩模层216于第二相变层214上，第二硬式掩模层216的组成材料可包括Ti、TiNx、Ta、TaNx和TiW。 
请参照图2I，以黄光光刻方法形成第二图案的光致抗蚀剂218于第二硬式掩模层216上，并如图2J所示，以第二图案的光致抗蚀剂218为掩模，依次蚀刻第二硬式掩模层216、第二相变层214、第二介电层212和第一相变层206b。接着，请参照图2K，以例如化学气相沉积法毯覆性的沉积第三介电层220覆盖第一介电层202和蚀刻后的第二硬式掩模层216，第三介电层220可以是氧化硅、氮化硅、氮氧化硅或是低介电材料。 
后续，进行黄光光刻工艺，形成开口暴露蚀刻后的第二硬式掩模层216，并毯覆性地沉积导电材料于第三介电层220上，并且填入开口，以供作上电极222。 
根据上述实施例的相变存储元件结构，相变柱206a的上侧和下侧形成有具有低热传导特性及良好热隔绝效果的第二相变层214和第一相变层206b，可有效避免或减少电极和相变层间热量的流失，达到降低读写相变记忆体操作电流的目的，并且，通过降低读写相变存储的操作电流，可进一步达到缩小元件尺寸，提高存储集成度的目的。 
图3A～3J揭示本发明另一实施例相变存储元件的制造方法，请参照图3A，其为此实施例相变存储元件300中介工艺剖面图，首先，形成第一介电层302于基底(未绘示)上方，第一介电层302中形成有多个下电极304，第 一介电层302可以是氧化硅、氮化硅、氮氧化硅或是低介电材料，下电极304可以为W、WNx、TaN、TiN或TiAlN所组成，每个下电极304对应于存储单元，为简洁，在以下的描述中，仅描述构成存储单元的各单元。 
接着，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积相变层306于第一介电层302和下电极304上，其中相变层306可以由Ag、In、Te、Sb的组合或Ge、Te、Sb的组合所构成。后续，以例如物理气相沉积法或是化学气相沉积法，毯覆性地沉积第一硬式掩模层308于相变层306上，第一硬式掩模层308的组成材料可包括Ti、TiNx、Ta、TaNx和TiW。 
其后，请参照图3B，以黄光光刻方法形成第一图案的光致抗蚀剂310于第一硬式掩模层308上。接着，请参照图3C，进行光致抗蚀剂消减(trimming)工艺，以消减第一图案的光致抗蚀剂310的尺寸，如图所示，在本发明的实施例中，光致抗蚀剂消减工艺会导致部分第一硬式掩模层308的凹陷。后续，请参照图3D，以消减后的第一图案的光致抗蚀剂310为掩模，蚀刻第一硬式掩模层308和部分厚度的相变层306，在此须注意，在本优选实施例的步骤为采用控制蚀刻时间的方法，仅蚀刻第一图案的光致抗蚀剂310外的部分厚度的相变层306，简言之，在第一图案的光致抗蚀剂310外，仍保留部分厚度的相变层306b，另外，在第一图案的光致抗蚀剂310下构成相对于蚀刻后相变层306b的相变突起状结构306a和其上的第一硬式掩模层308，此相变突起状结构306a在此称为相变柱。请注意，使用上述方法是使相变柱306a和相变层306b为相同的相变材料所组成，但本发明不限于此，本发明也可采用另外的手段(例如增加沉积和黄光光刻步骤)使相变柱306a和相变层306b为不同的相变材料所组成。 
接下来，请参照图3E，移除第一图案的光致抗蚀剂310，后续，以例如化学气相沉积法毯覆性的沉积第二介电层312于第一硬式掩模层308和蚀刻后的相变层306b上，第二介电层312可以是氧化硅、氮化硅、氮氧化硅或是低介电材料。后续，请参照图3F，以例如化学机械研磨法，研磨第二介电层312，在此实施例中，第一硬式掩模层308可供作停止层，亦即，研磨第二介电层312会停在第一硬式掩模层312的平面(level)，且暴露出第一硬式掩模层308。 
接着，请参照图3G，以黄光光刻方法形成第二图案的光致抗蚀剂314于第一硬式掩模层308和第二介电层312上。其后，请参照图3H，以第二 图案的光致抗蚀剂314为掩模，依次蚀刻第二介电层312和相变层306a。接下来，请参照图3I，以例如化学气相沉积法毯覆性地沉积第三介电层316覆盖第一介电层302、第二介电层312和第一硬式掩模层308，第三介电层316可以是氧化硅、氮化硅、氮氧化硅或是低介电材料。 
后续，请参照图3J，进行黄光光刻工艺，形成开口暴露第一硬式掩模层308，并毯覆性地沉积导电材料于第三介电层316上，并且填入开口，以供作上电极318。 
根据上述实施例的相变存储元件，相变柱306a的下侧形成有具有低热传导特性及良好热隔绝效果的相变层306b，可有效避免或减少电极和相变层间热量的流失，达到降低读写相变存储的操作电流的目的，并且，通过降低读写相变存储的操作电流，可进一步达到缩小元件尺寸，提高存储集成度的目的。 
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可作些许的更动与修改，因此本发明的保护范围以所附权利要求所界定者为准。

Claims (6)

1.一种相变存储元件的制造方法，包括：
提供第一介电层，其中形成有下电极；
形成第一相变层于该第一介电层和该下电极上；
形成第一硬式掩模层于该第一相变层上；
形成第一图案的光致抗蚀剂于该第一硬式掩模层上；
消减该第一图案的光致抗蚀剂的尺寸；
以该消减后的第一图案的光致抗蚀剂为掩模，蚀刻该第一硬式掩模层和部分厚度的第一相变层，以形成相变柱于该蚀刻后的第一相变层上；
毯覆性地形成第二介电层于该蚀刻后的第一相变层和该第一硬式掩模层上；
研磨该第二介电层，停止于该第一硬式掩模层；
移除该第一硬式掩模层；
形成第二相变层于该相变柱和该第二介电层上；
图形化该第一相变层、该第二介电层和该第二相变层；及
形成上电极，电连接该第二相变层。
2.如权利要求1所述的相变存储元件的制造方法，其中该第一相变层由Ag、In、Te、Sb的组合或Ge、Te、Sb的组合所构成。
3.如权利要求1所述的相变存储元件的制造方法，其中该第二相变层由Ag、In、Te、Sb的组合或Ge、Te、Sb的组合所构成。
4.如权利要求1所述的相变存储元件的制造方法，其中该第二相变层和该上电极间还包括第二硬式掩模层。
5.如权利要求4所述的相变存储元件的制造方法，其中该第二硬式掩模层包括Ti、TiNx、Ta、TaNx和TiW。
6.如权利要求1所述的相变存储元件的制造方法，其中该第一硬式掩模层包括Ti、TiNx、Ta、TaNx和TiW。
CN2006101686983A 2006-12-22 2006-12-22 相变存储元件及其制造方法 Active CN101207178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101686983A CN101207178B (zh) 2006-12-22 2006-12-22 相变存储元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101686983A CN101207178B (zh) 2006-12-22 2006-12-22 相变存储元件及其制造方法

Publications (2)

Publication Number Publication Date
CN101207178A CN101207178A (zh) 2008-06-25
CN101207178B true CN101207178B (zh) 2010-12-01

Family

ID=39567181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101686983A Active CN101207178B (zh) 2006-12-22 2006-12-22 相变存储元件及其制造方法

Country Status (1)

Country Link
CN (1) CN101207178B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157962B2 (en) 2015-06-01 2018-12-18 Winbond Electronics Corp. Resistive random access memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1355365A2 (en) * 2002-04-04 2003-10-22 Hewlett-Packard Company Electrode for phase change memory device
CN1833290A (zh) * 2003-08-04 2006-09-13 英特尔公司 多层相变存储器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1355365A2 (en) * 2002-04-04 2003-10-22 Hewlett-Packard Company Electrode for phase change memory device
CN1833290A (zh) * 2003-08-04 2006-09-13 英特尔公司 多层相变存储器

Also Published As

Publication number Publication date
CN101207178A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN1819297B (zh) 侧壁有源接脚存储器及其制造方法
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
CN101252167B (zh) 具有自我形成间隙的可程序化电阻存储单元
CN1967896B (zh) 隔离的相变存储器单元及其制造方法
US8153471B2 (en) Method for forming a reduced active area in a phase change memory structure
CN100573952C (zh) 使用单一接触结构的桥路电阻随机存取存储元件及方法
US7358520B2 (en) Semiconductor memory cell, method for fabricating it and semiconductor memory device
CN102024838B (zh) 一种包含凹陷部位电极的集成电路
US20050245030A1 (en) Phase changeable memory cells and methods of fabricating the same
JP2003174144A (ja) 半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
CN101461071A (zh) 纵向相变存储器单元及其制造方法
JP2006344976A (ja) 相変化記憶素子及びその製造方法
US9006022B2 (en) Method for fabricating phase change memory
CN100578753C (zh) 存储器元件及其制造方法
US8373201B2 (en) Semiconductor device and method for fabricating the same
WO2011157096A1 (zh) 阻变随机访问存储器件及制造方法
US9991316B2 (en) Phase-change memory cell, and method for manufacturing the phase-change memory cell
US20080186762A1 (en) Phase-change memory element
CN101207178B (zh) 相变存储元件及其制造方法
US20060115909A1 (en) Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon
KR101052860B1 (ko) 상변환 기억 소자 및 그 제조방법
CN113517310B (zh) 一种半导体器件及其制造方法
CN101399314B (zh) 相变化存储器及其制造方法
JP2011216768A (ja) 半導体装置およびその製造方法
CN113312870B (zh) 一种冗余填充方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION

Owner name: NAN YA TECHNOLOGY CORP.

Free format text: FORMER OWNER: INDUSTRY-TECHNOLOGY RESEARCH INSTITUTE

Effective date: 20100702

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: TAOYUAN COUNTY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100702

Address after: Taoyuan County

Applicant after: Nanya Sci. & Tech. Co., Ltd.

Address before: Hsinchu County, Taiwan, China

Applicant before: Industrial Technology Research Institute

Co-applicant before: Powerchip Semiconductor Corp.

Co-applicant before: Nanya Sci. & Tech. Co., Ltd.

Co-applicant before: Maode Science and Technology Co., Ltd.

Co-applicant before: Huabang Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant